JPH0697245A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0697245A JPH0697245A JP24353092A JP24353092A JPH0697245A JP H0697245 A JPH0697245 A JP H0697245A JP 24353092 A JP24353092 A JP 24353092A JP 24353092 A JP24353092 A JP 24353092A JP H0697245 A JPH0697245 A JP H0697245A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- chip
- circuit
- heating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、半導体装置の加速度寿命試験
の信頼性を向上することが可能な技術を提供することに
ある。 【構成】 半導体装置に、半導体素子の接合部を加熱す
る加熱素子と、加熱された半導体素子の接合部温度を検
出する温度検出素子と、該加熱素子及び温度検出素子と
接続して加熱温度を制御する外部端子とを形成する。 【効果】 半導体装置の加速度寿命試験に際してチップ
内の加熱温度を容易に制御することができ、加速度寿命
試験の信頼性を向上させるという効果がある。
の信頼性を向上することが可能な技術を提供することに
ある。 【構成】 半導体装置に、半導体素子の接合部を加熱す
る加熱素子と、加熱された半導体素子の接合部温度を検
出する温度検出素子と、該加熱素子及び温度検出素子と
接続して加熱温度を制御する外部端子とを形成する。 【効果】 半導体装置の加速度寿命試験に際してチップ
内の加熱温度を容易に制御することができ、加速度寿命
試験の信頼性を向上させるという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に適用して
有効な技術に関し、特に、半導体装置の加速寿命試験の
容易性及び信頼性を向上を図るための技術に関するもの
である。
有効な技術に関し、特に、半導体装置の加速寿命試験の
容易性及び信頼性を向上を図るための技術に関するもの
である。
【０００２】
【従来の技術】従来、半導体装置の寿命を検査する方法
として加速度寿命試験が行なわれている。加速度寿命試
験（バーンイン）は、大型の高温槽内に検査したい半導
体装置を配置し、高温槽内を例えば１２０〜１３０℃位
に加熱してストレスを与えながら半導体装置に対して外
部からバイアス電圧の印加やクロック信号等の入力を行
って、半導体装置を試験することでその耐久性を短時間
に検査する方法である。
として加速度寿命試験が行なわれている。加速度寿命試
験（バーンイン）は、大型の高温槽内に検査したい半導
体装置を配置し、高温槽内を例えば１２０〜１３０℃位
に加熱してストレスを与えながら半導体装置に対して外
部からバイアス電圧の印加やクロック信号等の入力を行
って、半導体装置を試験することでその耐久性を短時間
に検査する方法である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、上記従来の加速度
寿命試験では、単に高温槽内に半導体装置を入れるだけ
であったため、特定用途向け集積回路の少量多品種生産
の要求が進んでいる今日の状況においては、同一の高温
槽内で多品種の加速度寿命試験を行った場合、高温槽内
における半導体装置の配置位置、品種の違いにより半導
体素子のＰＮ接合部の温度Ｔj のバラツキが大きくな
り、各半導体素子の接合部温度Ｔj の上昇に過不足が生
じて一様な加速度寿命試験が行えないという問題点があ
る。この問題点を解決する方法としては、高温槽内に配
置した個々の半導体装置の接合部温度Ｔj を制御するこ
とが考えられるが、試験装置が複雑化、大型化し、事実
上実現は不可能である。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、上記従来の加速度
寿命試験では、単に高温槽内に半導体装置を入れるだけ
であったため、特定用途向け集積回路の少量多品種生産
の要求が進んでいる今日の状況においては、同一の高温
槽内で多品種の加速度寿命試験を行った場合、高温槽内
における半導体装置の配置位置、品種の違いにより半導
体素子のＰＮ接合部の温度Ｔj のバラツキが大きくな
り、各半導体素子の接合部温度Ｔj の上昇に過不足が生
じて一様な加速度寿命試験が行えないという問題点があ
る。この問題点を解決する方法としては、高温槽内に配
置した個々の半導体装置の接合部温度Ｔj を制御するこ
とが考えられるが、試験装置が複雑化、大型化し、事実
上実現は不可能である。
【０００４】本発明の目的は、半導体装置の加速度寿命
試験の容易性及び信頼性を向上することが可能な技術を
提供することにある。本発明の他の目的は、半導体装置
の加速度寿命試験に際して半導体素子内部を自己発熱さ
せる加熱素子と寿命予測に不可欠な接合部温度Ｔj を検
出する温度検出素子を半導体装置内に設けることで加速
度寿命試験を行なう際の容易性かつ信頼性を向上させる
ことが可能な技術を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
試験の容易性及び信頼性を向上することが可能な技術を
提供することにある。本発明の他の目的は、半導体装置
の加速度寿命試験に際して半導体素子内部を自己発熱さ
せる加熱素子と寿命予測に不可欠な接合部温度Ｔj を検
出する温度検出素子を半導体装置内に設けることで加速
度寿命試験を行なう際の容易性かつ信頼性を向上させる
ことが可能な技術を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００６】すなわち、半導体装置に、半導体素子の接
合部を加熱する加熱素子と、加熱された半導体素子の接
合部温度を検出する温度検出素子と、該加熱素子及び温
度検出素子と接続して加熱温度を制御する外部端子とを
形成したものである。
合部を加熱する加熱素子と、加熱された半導体素子の接
合部温度を検出する温度検出素子と、該加熱素子及び温
度検出素子と接続して加熱温度を制御する外部端子とを
形成したものである。
【０００７】
【作用】上記した手段によれば、半導体装置に給電し、
かつ信号を入力して動作させることで半導体素子の接合
部が加熱され、該加熱された半導体素子の接合部温度が
温度検出素子により検出されるため、検出された接合部
温度に基づいて加熱素子を制御することで温度を制御す
ることができる。これにより、半導体装置の加速度寿命
試験を行なう際の容易性及び信頼性を向上させるという
上記目的が達成される。
かつ信号を入力して動作させることで半導体素子の接合
部が加熱され、該加熱された半導体素子の接合部温度が
温度検出素子により検出されるため、検出された接合部
温度に基づいて加熱素子を制御することで温度を制御す
ることができる。これにより、半導体装置の加速度寿命
試験を行なう際の容易性及び信頼性を向上させるという
上記目的が達成される。
【０００８】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には本発明をＭＯＳ（Metal Oxide Se
miconductor)型半導体装置に適用した場合の一実施例が
示されている。図１は、ＭＯＳ型半導体装置内に形成さ
れる論理部と発熱・温度検出部の１回路分の等価回路を
示している。図１において、１はＰ型ＭＯＳトランジス
タとＮ型ＭＯＳトランジスタにより構成された論理回
路、２は一対の制御端子Ｃｎ間に直列に接続された発熱
用抵抗素子Ｒ１、Ｒ２と、温度検出用ダイオードＤｎと
から構成された発熱・温度検出回路である。３は後述す
るダイオードＤｎに流れる電流と半導体素子の接合部温
度Ｔj との関係に基づいて制御端子Ｃｎを介して発熱・
温度検出回路２に供給する電圧ＶF をフィードバック制
御し、抵抗素子Ｒ１、Ｒ２を発熱させてチップ内の加熱
温度を制御するフィードバック制御回路である。発熱・
温度検出回路２内の抵抗素子Ｒ１、Ｒ２は、制御端子Ｃ
ｎにフィードバック制御回路３から供給される電圧によ
り発熱し、基板を通して論理回路１の接合部を加熱し、
ダイオードＤｎでは、抵抗素子Ｒ１、Ｒ２の発熱に応じ
て上昇する接合部温度Ｔj に相当する電流が流れ、この
電流は制御端子Ｃｎを介してフィードバック制御回路３
により検出され、接合部温度Ｔj が所定の温度になるよ
うに印加電圧ＶF が制御される。なお、図中破線で囲む
回路部分が同一半導体チップ上に形成される。
て説明する。図１には本発明をＭＯＳ（Metal Oxide Se
miconductor)型半導体装置に適用した場合の一実施例が
示されている。図１は、ＭＯＳ型半導体装置内に形成さ
れる論理部と発熱・温度検出部の１回路分の等価回路を
示している。図１において、１はＰ型ＭＯＳトランジス
タとＮ型ＭＯＳトランジスタにより構成された論理回
路、２は一対の制御端子Ｃｎ間に直列に接続された発熱
用抵抗素子Ｒ１、Ｒ２と、温度検出用ダイオードＤｎと
から構成された発熱・温度検出回路である。３は後述す
るダイオードＤｎに流れる電流と半導体素子の接合部温
度Ｔj との関係に基づいて制御端子Ｃｎを介して発熱・
温度検出回路２に供給する電圧ＶF をフィードバック制
御し、抵抗素子Ｒ１、Ｒ２を発熱させてチップ内の加熱
温度を制御するフィードバック制御回路である。発熱・
温度検出回路２内の抵抗素子Ｒ１、Ｒ２は、制御端子Ｃ
ｎにフィードバック制御回路３から供給される電圧によ
り発熱し、基板を通して論理回路１の接合部を加熱し、
ダイオードＤｎでは、抵抗素子Ｒ１、Ｒ２の発熱に応じ
て上昇する接合部温度Ｔj に相当する電流が流れ、この
電流は制御端子Ｃｎを介してフィードバック制御回路３
により検出され、接合部温度Ｔj が所定の温度になるよ
うに印加電圧ＶF が制御される。なお、図中破線で囲む
回路部分が同一半導体チップ上に形成される。
【０００９】図２は、図１の論理回路１や発熱・温度検
出回路２が形成された半導体チップの上面の封止樹脂を
除去した外観図である。図２において、Ｐ１〜Ｐ４はボ
ンディングパッド、Ｄ１〜Ｄ４は上記図１に示した発熱
・温度検出回路２内のダイオードＤｎ及び抵抗素子Ｒ
１、Ｒ２であり、その配置は、集積回路内でダイオード
電流を流すことができ、チップの基板内が有効活用で
き、熱が有効に伝わるように、チップ上の各コーナー部
に形成され、図中コーナー部Ｄ４の近傍には、制御端子
Ｃ１、Ｃ２が形成されている。各コーナー部に形成され
たダイオードＤｎ及び抵抗素子Ｒ１、Ｒ２は、フィード
バック制御回路３からの印加電圧ＶF が２個の制御端子
Ｃ１、Ｃ２を介して供給されるように直列あるいは並列
に接続される。また、図中論理部ＬＧＡには上記図１に
示したような論理回路が複数形成されている。
出回路２が形成された半導体チップの上面の封止樹脂を
除去した外観図である。図２において、Ｐ１〜Ｐ４はボ
ンディングパッド、Ｄ１〜Ｄ４は上記図１に示した発熱
・温度検出回路２内のダイオードＤｎ及び抵抗素子Ｒ
１、Ｒ２であり、その配置は、集積回路内でダイオード
電流を流すことができ、チップの基板内が有効活用で
き、熱が有効に伝わるように、チップ上の各コーナー部
に形成され、図中コーナー部Ｄ４の近傍には、制御端子
Ｃ１、Ｃ２が形成されている。各コーナー部に形成され
たダイオードＤｎ及び抵抗素子Ｒ１、Ｒ２は、フィード
バック制御回路３からの印加電圧ＶF が２個の制御端子
Ｃ１、Ｃ２を介して供給されるように直列あるいは並列
に接続される。また、図中論理部ＬＧＡには上記図１に
示したような論理回路が複数形成されている。
【０００１０】図３は、図１の論理回路１及び発熱・温
度検出回路２を形成したチップの断面図である。図３に
おいて、論理回路１は、ＰチャネルＭＯＳＦＥＴＱ１と
ＮチャネルＭＯＳＦＥＴＱ２とからなり、発熱・温度検
出回路２は、Ｎ型基板１０の表面に形成されたＮウエル
領域１１とＮウエル領域１１内に形成されたＰ型拡散領
域１２との間のＰＮ接合が温度検出用ダイオードＤｎと
され、Ｐ型拡散領域１２とＮウエル領域１１の拡散抵抗
が発熱用抵抗素子Ｒ１、Ｒ２とされている。図４は、図
２の半導体チップを８個搭載可能なチップコネクタＣＮ
１〜ＣＮ８とフィードバック制御回路３とが搭載され、
高温槽内に配置される試験基板２０の外観図である。図
４において、チップコネクタＣＮ１〜ＣＮ８とフィード
バック制御回路３は、配線により接続されており、各配
線はチップコネクタＣＮ１〜ＣＮ８に接続される上記チ
ップに形成される制御端子Ｃｎと直列あるいは並列に接
続され、配線を介して各チップとフィードバック制御回
路３との間で上記ダイオード電流や上記供給電圧ＶF が
授受される。また、試験基板２０は、接続端子２１によ
り図外の加速度寿命試験装置に接続され、加速度寿命試
験装置からは接続端子２１を介してチップコネクタＣＮ
１〜ＣＮ８に接続された各チップを活性化するためのバ
イアス信号やクロック信号が入力されるとともに、フィ
ードバック制御回路３により検出される上記ダイオード
電流が接続端子２１を介して加速度寿命試験装置に出力
されると、このダイオード電流に基づいて接合部温度Ｖ
Fあるいは加熱温度が表示される。
度検出回路２を形成したチップの断面図である。図３に
おいて、論理回路１は、ＰチャネルＭＯＳＦＥＴＱ１と
ＮチャネルＭＯＳＦＥＴＱ２とからなり、発熱・温度検
出回路２は、Ｎ型基板１０の表面に形成されたＮウエル
領域１１とＮウエル領域１１内に形成されたＰ型拡散領
域１２との間のＰＮ接合が温度検出用ダイオードＤｎと
され、Ｐ型拡散領域１２とＮウエル領域１１の拡散抵抗
が発熱用抵抗素子Ｒ１、Ｒ２とされている。図４は、図
２の半導体チップを８個搭載可能なチップコネクタＣＮ
１〜ＣＮ８とフィードバック制御回路３とが搭載され、
高温槽内に配置される試験基板２０の外観図である。図
４において、チップコネクタＣＮ１〜ＣＮ８とフィード
バック制御回路３は、配線により接続されており、各配
線はチップコネクタＣＮ１〜ＣＮ８に接続される上記チ
ップに形成される制御端子Ｃｎと直列あるいは並列に接
続され、配線を介して各チップとフィードバック制御回
路３との間で上記ダイオード電流や上記供給電圧ＶF が
授受される。また、試験基板２０は、接続端子２１によ
り図外の加速度寿命試験装置に接続され、加速度寿命試
験装置からは接続端子２１を介してチップコネクタＣＮ
１〜ＣＮ８に接続された各チップを活性化するためのバ
イアス信号やクロック信号が入力されるとともに、フィ
ードバック制御回路３により検出される上記ダイオード
電流が接続端子２１を介して加速度寿命試験装置に出力
されると、このダイオード電流に基づいて接合部温度Ｖ
Fあるいは加熱温度が表示される。
【００１１】次に、上記発熱・温度検出回路２とフィー
ドバック制御回路３の動作を説明する。図２に示した半
導体チップは、図４に示した試験基板２０上のチップコ
ネクタＣＮ１〜ＣＮ８に接続され、試験基板２０は、高
温槽内に配置され加熱される。加速度寿命試験が開始さ
れると、チップコネクタＣＮ１〜ＣＮ８に接続された各
チップには、加速度寿命試験装置からバイアス信号やク
ロック信号が入力されてチップ内部が活性化されるとと
もに、フィードバック制御回路３から各チップに形成さ
れた制御端子Ｃｎを介して発熱・温度検出回路２に電圧
ＶF が供給され、抵抗素子Ｒ１、Ｒ２が発熱すると、そ
の熱がチップ内部に伝達して論理回路１の接合部を加熱
するとともに、その加熱温度に応じてダイオードＤｎに
流れる電流Ｉが変化する。この供給電圧ＶF と、ダイオ
ードＤｎに流れる電流Ｉと、接合部温度Ｔj の間には以
下の式（１）に示す関係が成立する。 Ｉ≒Ｉ0 ｅｘｐ（ｑ・ＶF ／Ｋ・Ｔj ）‥‥（１） 但し、Ｉ0 ：逆方向飽和電流 ｑ：電子の電荷量 Ｋ：ボルツマン定数
ドバック制御回路３の動作を説明する。図２に示した半
導体チップは、図４に示した試験基板２０上のチップコ
ネクタＣＮ１〜ＣＮ８に接続され、試験基板２０は、高
温槽内に配置され加熱される。加速度寿命試験が開始さ
れると、チップコネクタＣＮ１〜ＣＮ８に接続された各
チップには、加速度寿命試験装置からバイアス信号やク
ロック信号が入力されてチップ内部が活性化されるとと
もに、フィードバック制御回路３から各チップに形成さ
れた制御端子Ｃｎを介して発熱・温度検出回路２に電圧
ＶF が供給され、抵抗素子Ｒ１、Ｒ２が発熱すると、そ
の熱がチップ内部に伝達して論理回路１の接合部を加熱
するとともに、その加熱温度に応じてダイオードＤｎに
流れる電流Ｉが変化する。この供給電圧ＶF と、ダイオ
ードＤｎに流れる電流Ｉと、接合部温度Ｔj の間には以
下の式（１）に示す関係が成立する。 Ｉ≒Ｉ0 ｅｘｐ（ｑ・ＶF ／Ｋ・Ｔj ）‥‥（１） 但し、Ｉ0 ：逆方向飽和電流 ｑ：電子の電荷量 Ｋ：ボルツマン定数
【００１２】フィードバック制御回路３では、式（１）
の関係に基づいてダイオードＤｎに流れる電流Ｉの電流
量から接合部温度Ｔj を換算し、発熱・温度検出回路２
に供給する電圧ＶF をフィードバック制御するとによ
り、接合部温度Ｔj 及び活性化エネルギー（ｑ・ＶF ）
を一定に制御する。このフィードバック制御により、各
チップ内の接合部温度Ｔｊをほぼ一様に上昇させること
ができるとともに、各半導体チップに応じて供給電圧Ｖ
F を制御することで各半導体チップ間の温度上昇の過不
足を回避することができ、安定した加速度寿命試験を行
なうことができる。また、接合部温度Ｔj が所定値以上
に上昇して半導体素子を破壊するといった事態も回避す
ることができ、加速度寿命試験の信頼性も向上させるこ
とができる。
の関係に基づいてダイオードＤｎに流れる電流Ｉの電流
量から接合部温度Ｔj を換算し、発熱・温度検出回路２
に供給する電圧ＶF をフィードバック制御するとによ
り、接合部温度Ｔj 及び活性化エネルギー（ｑ・ＶF ）
を一定に制御する。このフィードバック制御により、各
チップ内の接合部温度Ｔｊをほぼ一様に上昇させること
ができるとともに、各半導体チップに応じて供給電圧Ｖ
F を制御することで各半導体チップ間の温度上昇の過不
足を回避することができ、安定した加速度寿命試験を行
なうことができる。また、接合部温度Ｔj が所定値以上
に上昇して半導体素子を破壊するといった事態も回避す
ることができ、加速度寿命試験の信頼性も向上させるこ
とができる。
【００１３】以上説明したように上記実施例によれば、
外部制御端子Ｃｎに接続された発熱用抵抗素子Ｒ１、Ｒ
２と加熱温度を検出するダイオードＤｎとからなる発熱
・温度検出回路２を論理回路１と同一チップ上に形成
し、発熱・温度検出回路２の外部制御端子Ｃｎにフィー
ドバック制御回路３を接続し、フィードバック制御回路
３によって発熱用抵抗素子Ｒ１、Ｒ２に電流を流して半
導体チップ内の論理回路１を加熱するとともに、ダイオ
ードＤｎに流れる電流量の変化に基づいて供給電圧を制
御して加熱温度を制御するようにしたので、加速度寿命
試験においてチップ毎に加熱温度及び接合部温度Ｔj を
所望の温度に上昇させることができるとともに、接合部
温度Ｔj が上昇しすぎて半導体素子が破壊に至る事態を
回避することができ、これによって、加速度寿命試験装
置を大型化、複雑化することなく低コストで加速度寿命
試験の信頼性を向上させることができるという効果があ
る。以上本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記実施例
では、発熱用素子として抵抗を用い、温度検出用素子と
してダイオードを用いたが、その他の発熱用素子と温度
検出用素子を用いてもよく、また、温度検出用ダイオー
ドＤｎをチップ上の各コーナーに形成したが、チップの
基板内が有効活用でき、熱が有効に伝わる箇所であれ
ば、その他の箇所に形成してもよい。さらに、フィード
バック制御回路と接続する制御端子数は、発熱・温度検
出回路内の発熱用素子数及び温度検出素子数、あるいは
その回路構成、また、フィードバック制御回路の制御能
力に合わせて変更してもよい。
外部制御端子Ｃｎに接続された発熱用抵抗素子Ｒ１、Ｒ
２と加熱温度を検出するダイオードＤｎとからなる発熱
・温度検出回路２を論理回路１と同一チップ上に形成
し、発熱・温度検出回路２の外部制御端子Ｃｎにフィー
ドバック制御回路３を接続し、フィードバック制御回路
３によって発熱用抵抗素子Ｒ１、Ｒ２に電流を流して半
導体チップ内の論理回路１を加熱するとともに、ダイオ
ードＤｎに流れる電流量の変化に基づいて供給電圧を制
御して加熱温度を制御するようにしたので、加速度寿命
試験においてチップ毎に加熱温度及び接合部温度Ｔj を
所望の温度に上昇させることができるとともに、接合部
温度Ｔj が上昇しすぎて半導体素子が破壊に至る事態を
回避することができ、これによって、加速度寿命試験装
置を大型化、複雑化することなく低コストで加速度寿命
試験の信頼性を向上させることができるという効果があ
る。以上本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記実施例
では、発熱用素子として抵抗を用い、温度検出用素子と
してダイオードを用いたが、その他の発熱用素子と温度
検出用素子を用いてもよく、また、温度検出用ダイオー
ドＤｎをチップ上の各コーナーに形成したが、チップの
基板内が有効活用でき、熱が有効に伝わる箇所であれ
ば、その他の箇所に形成してもよい。さらに、フィード
バック制御回路と接続する制御端子数は、発熱・温度検
出回路内の発熱用素子数及び温度検出素子数、あるいは
その回路構成、また、フィードバック制御回路の制御能
力に合わせて変更してもよい。
【００１４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＭＯＳ
型半導体装置の加速度寿命試験について説明したが、そ
れに限定されるものではなく、例えばバイポーラ型半導
体装置にも適用できる。この場合、発熱素子を省略して
温度検出用素子のみを設けてフィードバック制御回路に
より検出される接合部温度Ｔj に基づいて供給電圧を制
御することができる。
なされた発明をその背景となった利用分野であるＭＯＳ
型半導体装置の加速度寿命試験について説明したが、そ
れに限定されるものではなく、例えばバイポーラ型半導
体装置にも適用できる。この場合、発熱素子を省略して
温度検出用素子のみを設けてフィードバック制御回路に
より検出される接合部温度Ｔj に基づいて供給電圧を制
御することができる。
【００１５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体装置の加速度寿命試
験に際してチップ内の加熱温度を容易に制御することが
でき、加速度寿命試験の信頼性を向上させることができ
る。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体装置の加速度寿命試
験に際してチップ内の加熱温度を容易に制御することが
でき、加速度寿命試験の信頼性を向上させることができ
る。
【図１】本発明をＭＯＳ型半導体装置に適用した場合の
一実施例を示す回路図である。
一実施例を示す回路図である。
【図２】図１の論理回路及び発熱・温度検出回路を形成
した半導体チップの上面外観図である。
した半導体チップの上面外観図である。
【図３】図１の論理回路及び発熱・温度検出回路を形成
した半導体チップの断面図である。
した半導体チップの断面図である。
【図４】試験基板の外観図である。
１ 論理回路 ２ 発熱・温度検出回路 ３ フィードバック制御回路 ２０ 試験基板 Ｃｎ、Ｃ１、Ｃ２ 制御端子 Ｒ１、Ｒ２ 抵抗素子 Ｄｎ ダイオード ＣＮ１〜ＣＮ８ チップコネクタ
Claims (3)
- 【請求項１】 半導体チップ温度を検出する温度検出手
段と該検出手段からの検出信号を外部へ出力するための
外部端子とを備えてなることを特徴とする半導体装置。 - 【請求項２】 半導体チップを加熱する発熱素子が半導
体素子と同一チップ上に形成され、該発熱素子により加
熱される半導体チップの温度を検出する温度検出手段
と、該発熱素子及び温度検出手段とを接続して加熱温度
を制御する外部端子とを備えてなることを特徴とする半
導体装置。 - 【請求項３】 半導体チップを加熱する抵抗素子と、該
抵抗素子により加熱される半導体チップの温度を検出す
るダイオードとが半導体素子と同一チップ上に形成さ
れ、該抵抗素子とダイオードとを接続して加熱温度を制
御する外部端子とを備えてなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24353092A JPH0697245A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24353092A JPH0697245A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697245A true JPH0697245A (ja) | 1994-04-08 |
Family
ID=17105276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24353092A Pending JPH0697245A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697245A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
| KR100575863B1 (ko) * | 1999-10-21 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 접합열 측정 방법 |
| JP2010197243A (ja) * | 2009-02-25 | 2010-09-09 | Terumo Corp | 体温計の製造方法 |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
| JP2015175687A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社デンソー | 電子装置及び電子装置の製造方法 |
| CN114267604A (zh) * | 2021-12-22 | 2022-04-01 | 浙江里阳半导体有限公司 | 具有控制引脚的电子器件的制造方法及其缺陷检测方法 |
-
1992
- 1992-09-11 JP JP24353092A patent/JPH0697245A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
| KR100575863B1 (ko) * | 1999-10-21 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 접합열 측정 방법 |
| US8497695B2 (en) | 2006-07-07 | 2013-07-30 | Sharp Kabushiki Kaisha | Semiconductor device with fault detection function |
| JP2010197243A (ja) * | 2009-02-25 | 2010-09-09 | Terumo Corp | 体温計の製造方法 |
| JP2015175687A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社デンソー | 電子装置及び電子装置の製造方法 |
| CN114267604A (zh) * | 2021-12-22 | 2022-04-01 | 浙江里阳半导体有限公司 | 具有控制引脚的电子器件的制造方法及其缺陷检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397997A (en) | Burn-in technologies for unpackaged integrated circuits | |
| Roesch et al. | Cycling copper flip chip interconnects | |
| JP4370343B2 (ja) | 不具合検出機能を備えた半導体装置 | |
| TWI734871B (zh) | 載置台及電子元件檢查裝置 | |
| JP5736226B2 (ja) | パワー半導体の温度を決定するための方法 | |
| CN109983350B (zh) | 载置台和电子器件测试装置 | |
| JP6119125B2 (ja) | 半導体試験装置および半導体試験方法 | |
| WO2007137065A2 (en) | Probe card and temperature stabilizer for testing semiconductor devices | |
| Tran et al. | Constant ΔT j power cycling strategy in DC mode for top-metal and bond-wire contacts degradation investigations | |
| US6410936B1 (en) | Semiconductor device | |
| US8134379B2 (en) | Probe wafer, probe device, and testing system | |
| JP2014169964A (ja) | 半導体装置の製造方法 | |
| JPH0697245A (ja) | 半導体装置 | |
| JPH10284707A (ja) | 光電気変換ｉｃ | |
| CN100385639C (zh) | 标准测试环境中加热半导体器件的系统和方法 | |
| Sarkany et al. | Thermal transient analysis of semiconductor device degradation in power cycling reliability tests with variable control strategies | |
| US3559054A (en) | Method of and apparatus for mechanically and electrically testing the quality of joints bonding a chip device to the surface of the substrate of a microminiature module | |
| JPH02302634A (ja) | 半導体集積回路の温度センサ | |
| KR20250133734A (ko) | 검사 시스템 및 온도 제어 방법 | |
| JP3539231B2 (ja) | 接合温度測定方法及びその方法を実施するための測定装置 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP2006138711A (ja) | 半導体装置の高温検査方法 | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPH11297775A (ja) | 半導体装置 |