JPH0697254B2 - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JPH0697254B2 JPH0697254B2 JP62316875A JP31687587A JPH0697254B2 JP H0697254 B2 JPH0697254 B2 JP H0697254B2 JP 62316875 A JP62316875 A JP 62316875A JP 31687587 A JP31687587 A JP 31687587A JP H0697254 B2 JPH0697254 B2 JP H0697254B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit board
- measurement
- probe
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 10
- 238000005259 measurement Methods 0.000 claims description 40
- 239000000523 sample Substances 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 3
- 230000002950 deficient Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに詳しく言
えば、インサーキットテスタにおける新規な検査方法に
関するものである。
えば、インサーキットテスタにおける新規な検査方法に
関するものである。
インサーキットテスタによる回路基板の検査において
は、フィクスチャーと呼ばれる基板固定装置が用いられ
る。このフィクスチャーには被検査回路基板の測定ポイ
ントに対応するプローブが多数植設されており、同プロ
ーブを介して測定信号を与えるとともに、その応答信号
を検出し、例えば良品基板から予め吸収した良品データ
とその検出信号とを比較することにより、回路基板の良
否を判別するようにしている。すなわち基本的には、特
定のプローブを測定信号源に接続し、それに対応する所
定のプローブから検出信号を得るということになるが、
これにはいくつかの方法がある。
は、フィクスチャーと呼ばれる基板固定装置が用いられ
る。このフィクスチャーには被検査回路基板の測定ポイ
ントに対応するプローブが多数植設されており、同プロ
ーブを介して測定信号を与えるとともに、その応答信号
を検出し、例えば良品基板から予め吸収した良品データ
とその検出信号とを比較することにより、回路基板の良
否を判別するようにしている。すなわち基本的には、特
定のプローブを測定信号源に接続し、それに対応する所
定のプローブから検出信号を得るということになるが、
これにはいくつかの方法がある。
総当り方式:これは各プローブ間をすべてテストする
もので、第2図に示されているような例えば4つの抵抗
R1〜R4の回路網をテストする場合には、A−B,A−C,A−
D,B−C,B−D,C−Dの各テストステップを踏むことにな
る。
もので、第2図に示されているような例えば4つの抵抗
R1〜R4の回路網をテストする場合には、A−B,A−C,A−
D,B−C,B−D,C−Dの各テストステップを踏むことにな
る。
ショートグループ、オープングループによるテスト:
良品基板より良品データを吸収する際、特定のプローブ
に対してある一定レベル以下のプローブのグループ(シ
ョートグループ)をつくり、検査時にそのグループ内の
プローブがある一定レベル以下で、かつ、他のグループ
との間ではオープンである時に良品と判断する。
良品基板より良品データを吸収する際、特定のプローブ
に対してある一定レベル以下のプローブのグループ(シ
ョートグループ)をつくり、検査時にそのグループ内の
プローブがある一定レベル以下で、かつ、他のグループ
との間ではオープンである時に良品と判断する。
ピン間テスト:特にL,C,Rなど単品が存在する場合、
そのプローブピン間を測定する。第2図の例について言
えば、A−B,B−C,C−D,D−A間のテストを行う。
そのプローブピン間を測定する。第2図の例について言
えば、A−B,B−C,C−D,D−A間のテストを行う。
上記の総当り方式はプログラム的には比較的単純であ
るが、測定ポイントが多くなると測定ステップが大幅に
増大し、高速性に欠ける。これに対し、のショート、
オープンはある程度高速ではあるが、不良と判定された
場合、その不良部品の存在が掴み難くリペアを行う上で
不便である。その点のピン間テストによれば、精度が
よく不良部品の位置を適確に掴むことができ、リペアを
行う上で便利ではあるが、プログラムが複雑でその設計
にかなりの手間がかかる。その場合なによりもまず問題
なのは、プログラム作成者が測定方法はもとより被測定
対象である部品の性質、特性等を知っていることが前提
であり、このような総合的な知識がなければプログラム
をつくることができないということである。
るが、測定ポイントが多くなると測定ステップが大幅に
増大し、高速性に欠ける。これに対し、のショート、
オープンはある程度高速ではあるが、不良と判定された
場合、その不良部品の存在が掴み難くリペアを行う上で
不便である。その点のピン間テストによれば、精度が
よく不良部品の位置を適確に掴むことができ、リペアを
行う上で便利ではあるが、プログラムが複雑でその設計
にかなりの手間がかかる。その場合なによりもまず問題
なのは、プログラム作成者が測定方法はもとより被測定
対象である部品の性質、特性等を知っていることが前提
であり、このような総合的な知識がなければプログラム
をつくることができないということである。
この発明は上記した従来の事情に鑑みなされたもので、
その目的は、複雑なプログラム設計が不要であり、しか
も多数の測定ポイントを高速に検査することができるよ
うにした回路基板検査方法を提供することにある。
その目的は、複雑なプログラム設計が不要であり、しか
も多数の測定ポイントを高速に検査することができるよ
うにした回路基板検査方法を提供することにある。
上記した目的を達成するため、この発明においては、被
測定回路基板の測定ポイントに接触する複数(N本)の
プローブと、該プローブを介して被検査回路基板に測定
信号を供給する測定信号源およびその被検査回路基板側
から出力される応答信号を同じくプローブを介して検出
する信号検出部と、上記プローブを上記測定信号源もし
くは信号検出部のいずれかに接続する切替え手段とを含
み、上記信号検出部から出力される検出信号を予定され
た基準信号と比較することにより、上記被検査回路基板
の良否を判定する回路基板検査方法において、上記プロ
ーブの内、N−1本を上記測定信号源に接続するととも
に、残りの1本を上記信号検出部に接続し、これを各プ
ローブについて行うことにより各測定ポイントのインピ
ーダンスを測定し、該インピーダンスの値をもって良否
を判定することを特徴としている。
測定回路基板の測定ポイントに接触する複数(N本)の
プローブと、該プローブを介して被検査回路基板に測定
信号を供給する測定信号源およびその被検査回路基板側
から出力される応答信号を同じくプローブを介して検出
する信号検出部と、上記プローブを上記測定信号源もし
くは信号検出部のいずれかに接続する切替え手段とを含
み、上記信号検出部から出力される検出信号を予定され
た基準信号と比較することにより、上記被検査回路基板
の良否を判定する回路基板検査方法において、上記プロ
ーブの内、N−1本を上記測定信号源に接続するととも
に、残りの1本を上記信号検出部に接続し、これを各プ
ローブについて行うことにより各測定ポイントのインピ
ーダンスを測定し、該インピーダンスの値をもって良否
を判定することを特徴としている。
検査に先立って、良品基板から判定基準となる良品デー
タ(基準データ)の取込みが行われる。このデータ取込
み作業は、上記の如くプローブを切替えることにより、
各測定ポイントの個々についてそのインピーダンスが測
定され、その値はメモリに記憶される。このようにし
て、好ましくは複数の良品基板からデータを吸収し、そ
れを平均化して判定基準となる良品データが決められ
る。
タ(基準データ)の取込みが行われる。このデータ取込
み作業は、上記の如くプローブを切替えることにより、
各測定ポイントの個々についてそのインピーダンスが測
定され、その値はメモリに記憶される。このようにし
て、好ましくは複数の良品基板からデータを吸収し、そ
れを平均化して判定基準となる良品データが決められ
る。
しかるのち、実際の基板検査に移行する。すなわち、被
検査回路基板の各測定ポイントにプローブを当て、上記
良品データ吸収時と同一の順序および条件でプローブが
切替えられて、各測定ポイントのインピーダンスが測定
される。そして、この測定インピーダンス値と良品デー
タとが比較され、許容範囲内かが判定される。
検査回路基板の各測定ポイントにプローブを当て、上記
良品データ吸収時と同一の順序および条件でプローブが
切替えられて、各測定ポイントのインピーダンスが測定
される。そして、この測定インピーダンス値と良品デー
タとが比較され、許容範囲内かが判定される。
以下、この発明を第1図に示されている模式図を参照し
ながら詳細に説明する。
ながら詳細に説明する。
同図には第2図の回路網の各測定ポイントA〜Dに対応
する4つのプローブ1〜4が示されている。すなわち、
プローブ1は測定ポイントAに、2はBに、3はCにそ
して4はDにそれぞれ対応するように図示しないフィク
スチャーのピンボードに植設されている。各プローブ1
〜4には、それぞれ2つの切替えスイッチ1a,1b;2a,2b;
3a,3b;4a,4bが並列的に接続されている。各プローブ1
〜4はその一方のスイッチ1a,2a,3a,4aを介して測定信
号源である例えば交流電源5に接続されている。また、
各プローブ1〜4は他方のスイッチ1b,2b,3b,4bを介し
て信号検出部6に接続されている。この実施例において
同信号検出部6は電流−電圧変換器からなる。この信号
検出部6の出力側には、増幅器7を介してA/D変換器8
が接続されており、その変換データはCPU(中央処理手
段)9にて処理され、また、スイッチ1a〜4bもこのCPU9
により制御されるようになっている。
する4つのプローブ1〜4が示されている。すなわち、
プローブ1は測定ポイントAに、2はBに、3はCにそ
して4はDにそれぞれ対応するように図示しないフィク
スチャーのピンボードに植設されている。各プローブ1
〜4には、それぞれ2つの切替えスイッチ1a,1b;2a,2b;
3a,3b;4a,4bが並列的に接続されている。各プローブ1
〜4はその一方のスイッチ1a,2a,3a,4aを介して測定信
号源である例えば交流電源5に接続されている。また、
各プローブ1〜4は他方のスイッチ1b,2b,3b,4bを介し
て信号検出部6に接続されている。この実施例において
同信号検出部6は電流−電圧変換器からなる。この信号
検出部6の出力側には、増幅器7を介してA/D変換器8
が接続されており、その変換データはCPU(中央処理手
段)9にて処理され、また、スイッチ1a〜4bもこのCPU9
により制御されるようになっている。
この発明によれば、次のようにして基板検査が行われ
る。まず、良品基板から判定基準に使用される良品デー
タを得る。すなわち、良品基板を図示しないフィクスチ
ャーにセットし、同じく図示しないプレス装置を動作さ
せて各プローブ1〜4を良品基板の測定ポイントA〜D
に接触させる。そして、交流電源5側のスイッチ1a〜4a
の内、スイッチ1aを「開」、その他のスイッチ2a〜4aを
「開」とするとともに、信号検出器6側のスイッチ1b〜
4bの内、スイッチ1bを「閉」、その他のスイッチ2b〜4b
を「開」とする。これにより、測定ポイントB,C,Dは同
電位で、測定ポイントAのみがそれらに対して低電位と
なるため、この例の場合測定ポイントBとDから測定ポ
イントAに向けて電流が流れ込むことになる。この電流
は信号検出器6にて例えば電圧に変換され、増幅器7で
所定に増幅されたのち、A/D変換器8にてデジタルのデ
ータに変換される。このデータは良品基板の測定ポイン
トAにおけるインピーダンスであり、CPU9はこの良品デ
ータを測定ポイントAの基準データとしてメモリ10に格
納する。次に、交流電源5側のスイッチ1a〜4aの内、ス
イッチ2aを「開」、その他のスイッチ1a,3a,4aを「閉」
とするとともに、信号検出器6側のスイッチ1b〜1dの
内、スイッチ2bを「閉」、その他のスイッチ1b,3b,4bを
「開」とする。これにより、測定ポイントBのインピー
ダンスが検出され、そのデータが同ポイントBにおける
基準データとしてメモリ10に格納される。以後同様にし
て測定ポイントC,Dのインピーダンスが求められ、その
データは同ポイントC,Dにおける基準データとしてメモ
リ10に格納される。このようにして、良品基板から判定
基準としての良品(基準)データを吸収するのである
が、好ましくは複数の良品基板からデータを得て、その
平均値を使用するとよい。
る。まず、良品基板から判定基準に使用される良品デー
タを得る。すなわち、良品基板を図示しないフィクスチ
ャーにセットし、同じく図示しないプレス装置を動作さ
せて各プローブ1〜4を良品基板の測定ポイントA〜D
に接触させる。そして、交流電源5側のスイッチ1a〜4a
の内、スイッチ1aを「開」、その他のスイッチ2a〜4aを
「開」とするとともに、信号検出器6側のスイッチ1b〜
4bの内、スイッチ1bを「閉」、その他のスイッチ2b〜4b
を「開」とする。これにより、測定ポイントB,C,Dは同
電位で、測定ポイントAのみがそれらに対して低電位と
なるため、この例の場合測定ポイントBとDから測定ポ
イントAに向けて電流が流れ込むことになる。この電流
は信号検出器6にて例えば電圧に変換され、増幅器7で
所定に増幅されたのち、A/D変換器8にてデジタルのデ
ータに変換される。このデータは良品基板の測定ポイン
トAにおけるインピーダンスであり、CPU9はこの良品デ
ータを測定ポイントAの基準データとしてメモリ10に格
納する。次に、交流電源5側のスイッチ1a〜4aの内、ス
イッチ2aを「開」、その他のスイッチ1a,3a,4aを「閉」
とするとともに、信号検出器6側のスイッチ1b〜1dの
内、スイッチ2bを「閉」、その他のスイッチ1b,3b,4bを
「開」とする。これにより、測定ポイントBのインピー
ダンスが検出され、そのデータが同ポイントBにおける
基準データとしてメモリ10に格納される。以後同様にし
て測定ポイントC,Dのインピーダンスが求められ、その
データは同ポイントC,Dにおける基準データとしてメモ
リ10に格納される。このようにして、良品基板から判定
基準としての良品(基準)データを吸収するのである
が、好ましくは複数の良品基板からデータを得て、その
平均値を使用するとよい。
しかるのち、被検査回路基板をフィクスチャーにセット
してその基板検査が行われる。すなわち、上記の切替え
順序と同じ順序にしたがって交流電源5側のスイッチ1a
〜4aと、信号検出器6側のスイッチ1b〜4bが切替えられ
て、被検査回路基板の各測定ポイントA〜Dについての
インピーダンスが測定され、CPU9においてその測定デー
タとメモリ10に格納されている基準データとが比較され
る。この場合、基準データは所定の範囲を有し、測定デ
ータがその範囲内であればCRT等の表示装置11に検査合
格を示す『GO』が表示され、その範囲を逸脱していれば
不良品の表示、例えば『NG』と表示される。
してその基板検査が行われる。すなわち、上記の切替え
順序と同じ順序にしたがって交流電源5側のスイッチ1a
〜4aと、信号検出器6側のスイッチ1b〜4bが切替えられ
て、被検査回路基板の各測定ポイントA〜Dについての
インピーダンスが測定され、CPU9においてその測定デー
タとメモリ10に格納されている基準データとが比較され
る。この場合、基準データは所定の範囲を有し、測定デ
ータがその範囲内であればCRT等の表示装置11に検査合
格を示す『GO』が表示され、その範囲を逸脱していれば
不良品の表示、例えば『NG』と表示される。
なお、上記実施例では測定電源として交流電源を使用し
ているが、直流電源であってもよい。また、比較基準値
を良品基板から得ているが、場合によっては例えば設計
時のデータや仕様書に記載されているデータ等を使用し
てもよい。
ているが、直流電源であってもよい。また、比較基準値
を良品基板から得ているが、場合によっては例えば設計
時のデータや仕様書に記載されているデータ等を使用し
てもよい。
以上説明したように、この発明によれば、N本のプロー
ブの内、(N−1)本を測定電源側に接続し、残された
1本のプローブを信号検出器側に切替える操作をN回繰
返して各測定ポイントにおけるインピーダンスを検出
し、その値で良否を判定するものであるため、従来のよ
うに実装部品の個々についてそれに対応するプローブの
ピン番号を指定したり、場合によってはどれをガードピ
ンとするか等の複雑なプログラムを組む必要がなく、特
に各部品の測定方法について余り知識がない者でも基板
検査を行うことができる。また、各測定ポイントについ
て判定を行うため、不良箇所の所在をも適確に知ること
ができる等、その効果は顕著である。
ブの内、(N−1)本を測定電源側に接続し、残された
1本のプローブを信号検出器側に切替える操作をN回繰
返して各測定ポイントにおけるインピーダンスを検出
し、その値で良否を判定するものであるため、従来のよ
うに実装部品の個々についてそれに対応するプローブの
ピン番号を指定したり、場合によってはどれをガードピ
ンとするか等の複雑なプログラムを組む必要がなく、特
に各部品の測定方法について余り知識がない者でも基板
検査を行うことができる。また、各測定ポイントについ
て判定を行うため、不良箇所の所在をも適確に知ること
ができる等、その効果は顕著である。
第1図はこの発明を説明するための模式図、第2図は検
査対象となる回路の一例を示した回路図である。 図中、1〜4はプローブ、5は測定電源、6は信号検出
器、8はA/D変換器、9はCPU、10はメモリである。
査対象となる回路の一例を示した回路図である。 図中、1〜4はプローブ、5は測定電源、6は信号検出
器、8はA/D変換器、9はCPU、10はメモリである。
Claims (1)
- 【請求項1】被測定回路基板の測定ポイントに接触する
複数(N本)のプローブと、該プローブを介して被検査
回路基板に測定信号を供給する測定信号源およびその被
検査回路基板側から出力される応答信号を同じくプロー
ブを介して検出する信号検出部と、上記プローブを上記
測定信号源もしくは信号検出部のいずれかに接続する切
替え手段とを含み、上記信号検出部から出力される検出
信号を予定された基準信号と比較することにより、上記
被検査回路基板の良否を判定する回路基板検査方法にお
いて、 上記プローブの内、N−1本を上記測定信号源に接続す
るとともに、残りの1本を上記信号検出部に接続し、こ
れを各プローブについて行うことにより各測定ポイント
のインピーダンスを測定し、該インピーダンスの値をも
って良否を判定することを特徴とする回路基板検査方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316875A JPH0697254B2 (ja) | 1987-12-15 | 1987-12-15 | 回路基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316875A JPH0697254B2 (ja) | 1987-12-15 | 1987-12-15 | 回路基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01156681A JPH01156681A (ja) | 1989-06-20 |
| JPH0697254B2 true JPH0697254B2 (ja) | 1994-11-30 |
Family
ID=18081887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62316875A Expired - Fee Related JPH0697254B2 (ja) | 1987-12-15 | 1987-12-15 | 回路基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697254B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4959942B2 (ja) * | 2005-01-18 | 2012-06-27 | 日本電産リード株式会社 | 基板検査装置、基板検査プログラム及び基板検査方法 |
| JP2010243204A (ja) * | 2009-04-01 | 2010-10-28 | Hioki Ee Corp | 検査装置および測定試料の合否範囲設定方法 |
| JP2012237622A (ja) * | 2011-05-11 | 2012-12-06 | Nidec-Read Corp | 測定装置及び測定方法 |
| JP6016415B2 (ja) * | 2012-04-04 | 2016-10-26 | 日置電機株式会社 | 検査用データ作成装置および回路基板検査装置 |
-
1987
- 1987-12-15 JP JP62316875A patent/JPH0697254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01156681A (ja) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6469974A (en) | Method and apparatus for diagnosing fault on circuit board | |
| JP2000171529A5 (ja) | ||
| JPH04213079A (ja) | 任意波形の検査システム | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP2962283B2 (ja) | 集積回路の故障検出方法及び故障検出装置 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| TWI860799B (zh) | 積體電路燒機系統的電源板結構 | |
| KR100188693B1 (ko) | 반도체칩의 리드 오픈 검사 장치 | |
| KR950007504Y1 (ko) | 피씨비(pcb) 자동 검사기(ict) 핀 검색장치 | |
| JPH0627773B2 (ja) | 回路基板検査装置における基準データ作成方法 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JPH0627772B2 (ja) | 回路基板検査装置における基準データ作成方法 | |
| JP2521165B2 (ja) | インサ―キットテスタによる不良デ―タの出力表示方法 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH0574024B2 (ja) | ||
| JPS63256872A (ja) | 2点間測定式導通試験器 | |
| JPS63177437A (ja) | 半導体集積回路装置の試験方法 | |
| KR0148723B1 (ko) | 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법 | |
| JPH04205899A (ja) | 半導体製造装置 | |
| JPH08226942A (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH01240873A (ja) | 半導体集積回路の試験方法 | |
| JPS6436040A (en) | Parametric inspection apparatus for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |