JPH0697256B2 - Ａｃレベル校正装置 - Google Patents
Ａｃレベル校正装置Info
- Publication number
- JPH0697256B2 JPH0697256B2 JP61086255A JP8625586A JPH0697256B2 JP H0697256 B2 JPH0697256 B2 JP H0697256B2 JP 61086255 A JP61086255 A JP 61086255A JP 8625586 A JP8625586 A JP 8625586A JP H0697256 B2 JPH0697256 B2 JP H0697256B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- calibration
- level
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 60
- 238000001228 spectrum Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 アナログ信号発生器、デジタル信号発生器、アナログ信
号測定器、デジタル信号測定器、測定用電源及び高精度
電源を有し、テスト用信号の発生及び測定機能をデジタ
ル信号処理により動作することが基本とされたアナログ
試験装置において、アナログ試験装置のアナログ信号発
生器及びアナログ信号測定器のACレベル校正方式に関す
る。
号測定器、デジタル信号測定器、測定用電源及び高精度
電源を有し、テスト用信号の発生及び測定機能をデジタ
ル信号処理により動作することが基本とされたアナログ
試験装置において、アナログ試験装置のアナログ信号発
生器及びアナログ信号測定器のACレベル校正方式に関す
る。
「従来の技術」 近年IC素子の集積度の向上に伴い、多くの機能が１つの
ICチップに組み込まれ、アナログ信号入出力端とティジ
タル信号入出力端とを有するIC素子、例えばコーデック
（CODEC）LSIなどが出現するようになった。その結果、
これらアナログIC素子をテストするアナログ試験装置に
おいてもアナログテスト機能とデジタルテスト機能とを
併せもつことが要求されている。
ICチップに組み込まれ、アナログ信号入出力端とティジ
タル信号入出力端とを有するIC素子、例えばコーデック
（CODEC）LSIなどが出現するようになった。その結果、
これらアナログIC素子をテストするアナログ試験装置に
おいてもアナログテスト機能とデジタルテスト機能とを
併せもつことが要求されている。
第６図はこのようなアナログ試験装置の例を示すブロッ
ク図である。テストステーション11に被測定素子DUTが
セットされ、この被測定素子DUTにテスト信号を供給す
る信号発生部12はアナログ信号発生器13とデジタル信号
発生器14とからなる。この例では、被測定素子DUTに供
給するテスト用アナログ信号はデジタル信号発生器14で
デジタル的に発生され、このデジタル的な信号波形がア
ナログ信号発生器13に与えられ、そのD/A変換器15及び
フィルタ16を通ってアナログのテスト信号として被測定
素子DUTのアナログ信号入力端17Aに供給されるように構
成された例である。このように構成することによって、
安定した波形のアナログ信号を被測定素子DUTに供給す
ることが可能とされる。デジタル信号発生器14はまた
『１』と『０』とから成るデジタル信号を発生し、この
デジタル信号が被測定素子DUTのデジタル信号入力端17B
に供給される。
ク図である。テストステーション11に被測定素子DUTが
セットされ、この被測定素子DUTにテスト信号を供給す
る信号発生部12はアナログ信号発生器13とデジタル信号
発生器14とからなる。この例では、被測定素子DUTに供
給するテスト用アナログ信号はデジタル信号発生器14で
デジタル的に発生され、このデジタル的な信号波形がア
ナログ信号発生器13に与えられ、そのD/A変換器15及び
フィルタ16を通ってアナログのテスト信号として被測定
素子DUTのアナログ信号入力端17Aに供給されるように構
成された例である。このように構成することによって、
安定した波形のアナログ信号を被測定素子DUTに供給す
ることが可能とされる。デジタル信号発生器14はまた
『１』と『０』とから成るデジタル信号を発生し、この
デジタル信号が被測定素子DUTのデジタル信号入力端17B
に供給される。
被測定素子DUTのアナログ信号出力端18A及びデジタル信
号出力端18Bは信号測定部19に接続される。信号測定部1
9はアナログ信号測定器21とデジタル信号測定器22とか
らなる。アナログ信号測定器21は波形デジタイザ23とデ
ジタル信号処理部24とから成る。波形デジタイザ23は被
測定素子DUTから出力されるアナログ信号をその信号の
大きさに対応するデジタル符号に変換してデジタル信号
処理部24に供給する。デジタル信号処理部24は供給され
たデジタル符号に高速フーリェ変換処理（FFT）など施
し、被試験素子DUTのアナログ信号出力はデジタル的に
解析される。
号出力端18Bは信号測定部19に接続される。信号測定部1
9はアナログ信号測定器21とデジタル信号測定器22とか
らなる。アナログ信号測定器21は波形デジタイザ23とデ
ジタル信号処理部24とから成る。波形デジタイザ23は被
測定素子DUTから出力されるアナログ信号をその信号の
大きさに対応するデジタル符号に変換してデジタル信号
処理部24に供給する。デジタル信号処理部24は供給され
たデジタル符号に高速フーリェ変換処理（FFT）など施
し、被試験素子DUTのアナログ信号出力はデジタル的に
解析される。
またこのアナログ試験装置は被測定素子DUTに正規な動
作をさせるために供給する測定用電源25及び高精度電源
26が内蔵される。高精度電源26はアナログ試験装置のDC
レベル校正用の電源として用いられる。
作をさせるために供給する測定用電源25及び高精度電源
26が内蔵される。高精度電源26はアナログ試験装置のDC
レベル校正用の電源として用いられる。
このようなアナログ試験装置ではアナログ信号処理部の
レベル校正をする必要がある。レベル校正は高精度電源
26を用いて行われる。例えば、アナログ信号測定器21の
校正法は大略次の通りに行われる。先ず、 ：波形デジタイザ23（例えばA/D変換器で構成され
る）に高精度電源26の直流電圧が供給され、その時の波
形デジタイザ23の出力を測定することにより、その出力
の期待値からのズレ量が算出され、波形デジタイザ23が
もつ直流オフセット電圧、直流ゲインが校正される。次
に、 ：アナログ信号発生器13の出力が、前項により校正
を終了した波形デジタイザ23に供給される。この場合も
その出力の期待値からのズレ量により、アナログ信号発
生器13が校正される。
レベル校正をする必要がある。レベル校正は高精度電源
26を用いて行われる。例えば、アナログ信号測定器21の
校正法は大略次の通りに行われる。先ず、 ：波形デジタイザ23（例えばA/D変換器で構成され
る）に高精度電源26の直流電圧が供給され、その時の波
形デジタイザ23の出力を測定することにより、その出力
の期待値からのズレ量が算出され、波形デジタイザ23が
もつ直流オフセット電圧、直流ゲインが校正される。次
に、 ：アナログ信号発生器13の出力が、前項により校正
を終了した波形デジタイザ23に供給される。この場合も
その出力の期待値からのズレ量により、アナログ信号発
生器13が校正される。
「発明が解決しようとする問題点」 例えば、コーデックLSIのPCM伝送試験にあるように、こ
れからのアナログ試験装置には絶対ACレベルの高い精度
が要求されるが、従来のアナログ試験装置におけるレベ
ル校正は、高精度直流電圧印加／測定モジュールを用
い、高精度電源によるDCレベル校正のみであり、例えば
正弦波のように変動するAC的レベル校正は行われていな
い。又たとえ、必要に応じてACレベル校正をするとして
も、ACレベル校正をするには一般にACキャブレータ（AC
標準電圧発生器）やデジタルマルチメータ（真の実効値
計）が必要とされる。しかし、これらは非常に高価なも
のであり、しかも測定器自体が非常にデリケートな装置
であるため、その取扱いに多大な注意を払わねばならな
い。また温度等の変動毎に度々行う必要があり、レベル
校正に要する時間が多い。
れからのアナログ試験装置には絶対ACレベルの高い精度
が要求されるが、従来のアナログ試験装置におけるレベ
ル校正は、高精度直流電圧印加／測定モジュールを用
い、高精度電源によるDCレベル校正のみであり、例えば
正弦波のように変動するAC的レベル校正は行われていな
い。又たとえ、必要に応じてACレベル校正をするとして
も、ACレベル校正をするには一般にACキャブレータ（AC
標準電圧発生器）やデジタルマルチメータ（真の実効値
計）が必要とされる。しかし、これらは非常に高価なも
のであり、しかも測定器自体が非常にデリケートな装置
であるため、その取扱いに多大な注意を払わねばならな
い。また温度等の変動毎に度々行う必要があり、レベル
校正に要する時間が多い。
「問題点を解決するための手段」 この発明では、アナログ試験装置がすでに持っている機
能を用い、それに必要最低限の構成要素を加えるだけ
で、高精度なACレベル校正を可能とさせる。
能を用い、それに必要最低限の構成要素を加えるだけ
で、高精度なACレベル校正を可能とさせる。
即ち、アナログ試験装置に内蔵される高精度電源とアナ
ログ信号測定器との間にアナログスイッチが設けられ、
このアナログスイッチは内蔵されるデジタル信号発生器
によりオンオフ制御されるように構成される。このアナ
ログスイッチの制御によりACレベル校正用信号がアナロ
グ信号測定器の波形デジタイザに供給される。
ログ信号測定器との間にアナログスイッチが設けられ、
このアナログスイッチは内蔵されるデジタル信号発生器
によりオンオフ制御されるように構成される。このアナ
ログスイッチの制御によりACレベル校正用信号がアナロ
グ信号測定器の波形デジタイザに供給される。
また、この波形デジタイザの出力はデジタル信号処理部
に供給され、デジタル信号処理部はその信号をフーリエ
変換した時の基本波のレベルからACレベル校正を可能と
させる。
に供給され、デジタル信号処理部はその信号をフーリエ
変換した時の基本波のレベルからACレベル校正を可能と
させる。
「実施例」 第１図はこの発明の実施例を示す構成図である。第６図
と対応する部分には同じ符号を付して示し、重複する説
明は省略する。この発明ではアナログ試験装置のレベル
校正はDCレベル校正と共に、AC的レベル校正をするよう
に構成される。このACレベル校正用の構成要素として、
アナログ試験装置が内蔵する高精度電源26とアナログ信
号測定器21の入力側との間にアナログスイッチ27が設け
られる。このアナログスイッチはAC的レベル校正をする
際にオンオフ制御され、ACレベル校正用信号がアナログ
信号測定器21の波形デジタイザ23に供給される。
と対応する部分には同じ符号を付して示し、重複する説
明は省略する。この発明ではアナログ試験装置のレベル
校正はDCレベル校正と共に、AC的レベル校正をするよう
に構成される。このACレベル校正用の構成要素として、
アナログ試験装置が内蔵する高精度電源26とアナログ信
号測定器21の入力側との間にアナログスイッチ27が設け
られる。このアナログスイッチはAC的レベル校正をする
際にオンオフ制御され、ACレベル校正用信号がアナログ
信号測定器21の波形デジタイザ23に供給される。
即ち、この発明では被測定素子DUTのテストステーショ
ン11にアナログスイッチ27が設けられる。高精度電源26
の出力はDC校正スイッチS1を介して波形デジタイザ23に
供給されると共に、このアナログスイッチ27の一端にも
供給され、その他端からAC校正スイッチS2を介して波形
デジタイザ23に供給される。またアナログ信号発生器13
の出力も信号発生器校正スイッチS3を介して波形デジタ
イザ23に供給される。これらアナログスイッチ27、各校
正スイッチS1〜S3及び被測定素子DUTのアナログ信号出
力端18Aとの間に介在されるテストスイッチS4とはデジ
タル信号発生器15からの信号によりそれぞれ制御され
る。
ン11にアナログスイッチ27が設けられる。高精度電源26
の出力はDC校正スイッチS1を介して波形デジタイザ23に
供給されると共に、このアナログスイッチ27の一端にも
供給され、その他端からAC校正スイッチS2を介して波形
デジタイザ23に供給される。またアナログ信号発生器13
の出力も信号発生器校正スイッチS3を介して波形デジタ
イザ23に供給される。これらアナログスイッチ27、各校
正スイッチS1〜S3及び被測定素子DUTのアナログ信号出
力端18Aとの間に介在されるテストスイッチS4とはデジ
タル信号発生器15からの信号によりそれぞれ制御され
る。
被測定素子DUTをテストする時は、テストスイッチS4の
みが閉に、他のスイッチS1〜S3は開にされて被測定素子
DUTのアナログ信号出力が波形デジタイザ23に供給され
る。直流レベルの校正をする時はDC校正スイッチS1が閉
に、他のスイッチS2〜S4は開に制御され、高精度電源26
の直流電圧V1が波形デジタイザ23に供給され、従来通り
の手法で波形デジタイザ23のDCレベル校正が行われる。
次に信号発生器校正スイッチS3を閉に、他のスイッチ
S1，S2，S4を閉にすることにより、アナログ信号発生器
13の信号が校正済みの波形デジタイザ23に供給され、ア
ナログ信号発生器13のDCレベル校正が行われる。
みが閉に、他のスイッチS1〜S3は開にされて被測定素子
DUTのアナログ信号出力が波形デジタイザ23に供給され
る。直流レベルの校正をする時はDC校正スイッチS1が閉
に、他のスイッチS2〜S4は開に制御され、高精度電源26
の直流電圧V1が波形デジタイザ23に供給され、従来通り
の手法で波形デジタイザ23のDCレベル校正が行われる。
次に信号発生器校正スイッチS3を閉に、他のスイッチ
S1，S2，S4を閉にすることにより、アナログ信号発生器
13の信号が校正済みの波形デジタイザ23に供給され、ア
ナログ信号発生器13のDCレベル校正が行われる。
この発明によるACレベル校正はAC校正スイッチS2を閉
に、他のスイッチS1，S3，S4を開にすると共に、アナロ
グスイッチ27がオンオフに制御されることによってACレ
ベル校正用信号が波形デジタイザ23に供給されるように
構成される。
に、他のスイッチS1，S3，S4を開にすると共に、アナロ
グスイッチ27がオンオフに制御されることによってACレ
ベル校正用信号が波形デジタイザ23に供給されるように
構成される。
第２図はこの発明の実施例の要部を示す図である。高精
度電源26は国家基準に準拠した精度の高い直流電源が用
いられ、その出力電圧V1は第１アナログスイッチ27Aを
介して同軸ケーブルの芯線29に導かれ、波形デジタイザ
23の一方の入力端31に供給される。入力端31に供給され
た信号はコンデンサ32を介してバッファアンプ33に供給
されると共に、抵抗器34を介してアナログ試験装置の基
準電位点35に接続される。この同軸ケーブルの芯線29に
は、第１アナログスイッチ27Aと逆相に制御される第２
アナログスイッチ27Bが接続され、この第２アナログス
イッチ27Bを介して接地点37に接地が可能にされる。ま
た、同軸ケーブルの被覆導線38はその接地点に接地され
るように構成される。
度電源26は国家基準に準拠した精度の高い直流電源が用
いられ、その出力電圧V1は第１アナログスイッチ27Aを
介して同軸ケーブルの芯線29に導かれ、波形デジタイザ
23の一方の入力端31に供給される。入力端31に供給され
た信号はコンデンサ32を介してバッファアンプ33に供給
されると共に、抵抗器34を介してアナログ試験装置の基
準電位点35に接続される。この同軸ケーブルの芯線29に
は、第１アナログスイッチ27Aと逆相に制御される第２
アナログスイッチ27Bが接続され、この第２アナログス
イッチ27Bを介して接地点37に接地が可能にされる。ま
た、同軸ケーブルの被覆導線38はその接地点に接地され
るように構成される。
これら第1,第２アナログスイッチ27A,27Bはオンオフ制
御手段により制御される。即ち、この発明では、デジタ
ル信号発生器14はACレベル校正時には『０』と『１』と
で成る制御信号を出力する。第３図Ａは制御信号の例を
示す波形図である。制御信号は例えば、単位時間t0の期
間は『１』信号を出力し、次の単位時間t0の間は『０』
信号を出力する。更にその次の単位時間t0は『１』信号
を出力することを繰り返す。つまり、デジタル信号発生
器14はデューティ比50％の方形波信号を出力する。この
デューティ比50％の制御信号は駆動回路39を介して第1,
第２オンオフ信号（第３図B,C）としてそれぞれ第1,第
２アナログスイッチ27A,27Bに供給される。第１オンオ
フ信号と第２オンオフ信号は互いに逆相の信号であり、
第1,第２アナログスイッチ27A,27Bはそれぞれのオンオ
フ信号がＨ−レベルの間は例えば開に制御され、Ｌ−レ
ベルの間は閉に制御され、従って、互いに逆に制御され
るように構成される。
御手段により制御される。即ち、この発明では、デジタ
ル信号発生器14はACレベル校正時には『０』と『１』と
で成る制御信号を出力する。第３図Ａは制御信号の例を
示す波形図である。制御信号は例えば、単位時間t0の期
間は『１』信号を出力し、次の単位時間t0の間は『０』
信号を出力する。更にその次の単位時間t0は『１』信号
を出力することを繰り返す。つまり、デジタル信号発生
器14はデューティ比50％の方形波信号を出力する。この
デューティ比50％の制御信号は駆動回路39を介して第1,
第２オンオフ信号（第３図B,C）としてそれぞれ第1,第
２アナログスイッチ27A,27Bに供給される。第１オンオ
フ信号と第２オンオフ信号は互いに逆相の信号であり、
第1,第２アナログスイッチ27A,27Bはそれぞれのオンオ
フ信号がＨ−レベルの間は例えば開に制御され、Ｌ−レ
ベルの間は閉に制御され、従って、互いに逆に制御され
るように構成される。
例えば、いま、或る単位時間t0の間は第１アナログスイ
ッチ27Aが閉に、第２アナログスイッチ27Bが開にそれぞ
れ制御され、高精度電源26から直流電圧V1が波形デジタ
イザ23の入力端31に供給される。次の単位時間t0の間は
第１アナログスイッチ27Aが開に、第２アナログスイッ
チ27Bが閉にそれぞれ制御され、波形デジタイザ23の入
力端には接地電位が供給される。また次の単位時間t0は
直流電圧V1が供給される。このように第1,第２アナログ
スイッチ27A,27Bが互いに逆相で制御されることによ
り、ACレベル校正用信号が波形デジタイザ23に供給され
る。この例では第２図に示すように、第１アナログスイ
ッチ27Aの開閉によるスパイクを除去するために高精度
電源26と第１アナログスイッチ27Aとの間にコンデンサ
Ｃが設けられている。
ッチ27Aが閉に、第２アナログスイッチ27Bが開にそれぞ
れ制御され、高精度電源26から直流電圧V1が波形デジタ
イザ23の入力端31に供給される。次の単位時間t0の間は
第１アナログスイッチ27Aが開に、第２アナログスイッ
チ27Bが閉にそれぞれ制御され、波形デジタイザ23の入
力端には接地電位が供給される。また次の単位時間t0は
直流電圧V1が供給される。このように第1,第２アナログ
スイッチ27A,27Bが互いに逆相で制御されることによ
り、ACレベル校正用信号が波形デジタイザ23に供給され
る。この例では第２図に示すように、第１アナログスイ
ッチ27Aの開閉によるスパイクを除去するために高精度
電源26と第１アナログスイッチ27Aとの間にコンデンサ
Ｃが設けられている。
第４図は波形デジタイザ23内の点ＡでのACレベル校正用
の信号波形の例を示す図である。各アナログスイッチを
オンオフ制御する単位時間t0をπとすれば、時間ｔ＝０
〜πまでの時間πの期間は信号のレベルはV1であり、次
のｔ＝π〜２πの時間πの期間は信号のレベルが−V1に
なる。続く時間πの期間は信号レベルがV1となる。つま
り、π時間毎に信号レベルが交互にV1と−V1とになる方
形波がバッファアンプ33を介して供給される。波形デジ
タイザ23つまりA/D変換器はこの方形波信号をデジタル
符号に変換し、デジタル信号処理部24に供給する。
の信号波形の例を示す図である。各アナログスイッチを
オンオフ制御する単位時間t0をπとすれば、時間ｔ＝０
〜πまでの時間πの期間は信号のレベルはV1であり、次
のｔ＝π〜２πの時間πの期間は信号のレベルが−V1に
なる。続く時間πの期間は信号レベルがV1となる。つま
り、π時間毎に信号レベルが交互にV1と−V1とになる方
形波がバッファアンプ33を介して供給される。波形デジ
タイザ23つまりA/D変換器はこの方形波信号をデジタル
符号に変換し、デジタル信号処理部24に供給する。
この発明では、この時の波形デジタイザ23を構成するA/
D変換器の出力はデジタル信号処理部24によりフーリエ
変換（離散的フーリエ変換:DFT或いは高速フーリエ変
換:FFT）され、方形波に含まれる基本波成分のレベルが
測定され、その基本波成分のレベルからACレベル校正を
行うように構成される。即ち、波形デジタイザ23の点Ａ
に供給される方形波（第４図）はフーリェ展開され、 ｆ（ｔ）＝（4V1／π）・〔sinωｔ＋（1/3）sin3ωｔ
＋（1/5）sin5ωｔ＋……〕 ……（１） で表される。従って、この方形波の繰り返しの周期が例
えば1KHzの場合には、ピーク値が4V1／πの1KHzのsin波
成分が含まれることが分かる。
D変換器の出力はデジタル信号処理部24によりフーリエ
変換（離散的フーリエ変換:DFT或いは高速フーリエ変
換:FFT）され、方形波に含まれる基本波成分のレベルが
測定され、その基本波成分のレベルからACレベル校正を
行うように構成される。即ち、波形デジタイザ23の点Ａ
に供給される方形波（第４図）はフーリェ展開され、 ｆ（ｔ）＝（4V1／π）・〔sinωｔ＋（1/3）sin3ωｔ
＋（1/5）sin5ωｔ＋……〕 ……（１） で表される。従って、この方形波の繰り返しの周期が例
えば1KHzの場合には、ピーク値が4V1／πの1KHzのsin波
成分が含まれることが分かる。
この発明のACレベル校正方式は、例えば第４図のような
1KHzの方形波が波形デジタイザ23に供給され、その波形
デジタイザ23の出力にデジタル信号処理部24により離散
的フーリエ変換（DFT）を施して1KHz成分を抽出する。
第５図は第４図に示す方形波のスペクトル図である。第
５図のスペクトル図の基本波成分，4V1／πは第４図に
示される方形波から正確に計算できるものであり、つま
り、この発明では、この理想スペクトルからのズレ量が
検出され、校正用データファイル41に記録される。この
収集された記録データがこの波形デジタイザ23の校正値
とされる。
1KHzの方形波が波形デジタイザ23に供給され、その波形
デジタイザ23の出力にデジタル信号処理部24により離散
的フーリエ変換（DFT）を施して1KHz成分を抽出する。
第５図は第４図に示す方形波のスペクトル図である。第
５図のスペクトル図の基本波成分，4V1／πは第４図に
示される方形波から正確に計算できるものであり、つま
り、この発明では、この理想スペクトルからのズレ量が
検出され、校正用データファイル41に記録される。この
収集された記録データがこの波形デジタイザ23の校正値
とされる。
この発明によるアナログ試験装置のACレベル校正に関す
る具体的な校正手順は、例えば次のようにして実施する
ことができる。
る具体的な校正手順は、例えば次のようにして実施する
ことができる。
：高精度電源26の直流電圧が波形デジタイザ23に供給
され、波形デジタイザ23の直流オフセット電圧と直流利
得が校正される（DCレベル校正）。
され、波形デジタイザ23の直流オフセット電圧と直流利
得が校正される（DCレベル校正）。
：被測定素子DUTに加えるテスト信号成分を含む方形
波を発生させて波形デジタイザ23に供給し、その出力に
離散的フーリエ変換処理をし、既に説明した手法で波形
デジタイザのACレベル校正をする。
波を発生させて波形デジタイザ23に供給し、その出力に
離散的フーリエ変換処理をし、既に説明した手法で波形
デジタイザのACレベル校正をする。
：被測定素子DUTをテストする信号をアナログ信号発
生器13から発生させ、項，で校正が終了した波形デ
ジタイザ23に供給する。その波形デジタイザ23の出力に
離散的フーリエ変換処理を施し、アナログ信号発生器13
の発生する被測定素子DUTテスト信号の校正データを収
集する。
生器13から発生させ、項，で校正が終了した波形デ
ジタイザ23に供給する。その波形デジタイザ23の出力に
離散的フーリエ変換処理を施し、アナログ信号発生器13
の発生する被測定素子DUTテスト信号の校正データを収
集する。
以上のようにして収集された各校正データは校正値とし
て、被測定素子DUTを実際にテストして得られたテスト
データに加減算或いは乗除算され、それらテストデータ
に含まれる誤差が校正される。
て、被測定素子DUTを実際にテストして得られたテスト
データに加減算或いは乗除算され、それらテストデータ
に含まれる誤差が校正される。
この手順では、DCレベル校正とACレベル校正とは各別の
校正スイッチS1及びS2を介して個別に行うように構成し
たが、DC校正スイッチS1を制御してDCレベル校正をす
る代わりに、ACレベル校正で第1,第２アナログスイッチ
27A,27Bをオンオフして方形波を供給するに先立ち、第
１アナログスイッチを27Aを閉にして高精度電源26の電
圧V1をデジタイザ23に供給し、この状態でDCレベル校正
をし、それから第1,第２アナログスイッチ27A,27BAを制
御してACレベル校正をするようにしてもよい。
校正スイッチS1及びS2を介して個別に行うように構成し
たが、DC校正スイッチS1を制御してDCレベル校正をす
る代わりに、ACレベル校正で第1,第２アナログスイッチ
27A,27Bをオンオフして方形波を供給するに先立ち、第
１アナログスイッチを27Aを閉にして高精度電源26の電
圧V1をデジタイザ23に供給し、この状態でDCレベル校正
をし、それから第1,第２アナログスイッチ27A,27BAを制
御してACレベル校正をするようにしてもよい。
ここで用いられるアナログスイッチにはオーディオ周波
数帯用のものを用いれば十分な性能である。必要に応じ
て高性能なアナログスイッチを用いれば、より高周波帯
におけるACレベル校正も可能である。
数帯用のものを用いれば十分な性能である。必要に応じ
て高性能なアナログスイッチを用いれば、より高周波帯
におけるACレベル校正も可能である。
この例ではACレベル校正の校正用信号としてデューティ
比が50％の方形波を用いる例を示したが、方形波のデュ
ーティ比は50％でなくても良い。また校正用信号は方形
波に限らない。例えば、台形波或いは三角波などを用い
ることもできる。校正用信号が何れの信号波形であって
もそのフーリエ級数表現からのズレ量が校正データとさ
れる。
比が50％の方形波を用いる例を示したが、方形波のデュ
ーティ比は50％でなくても良い。また校正用信号は方形
波に限らない。例えば、台形波或いは三角波などを用い
ることもできる。校正用信号が何れの信号波形であって
もそのフーリエ級数表現からのズレ量が校正データとさ
れる。
通常のACキャブレータを用いると、信号に重畳するノイ
ズ成分も積分されてしまい、校正誤差の原因ともなる
が、このACレベル校正方式によれば、校正用方形波信号
に含まれる基本波成分は予め精確に知られており、その
基本波成分を測定するので高精度の校正値が得られる。
また、基本波成分でなくても構わない。
ズ成分も積分されてしまい、校正誤差の原因ともなる
が、このACレベル校正方式によれば、校正用方形波信号
に含まれる基本波成分は予め精確に知られており、その
基本波成分を測定するので高精度の校正値が得られる。
また、基本波成分でなくても構わない。
以上では、高精度電源26は内部に設けるようにしたが、
外部から切り替えて供給するようにしても良い。第1,第
２アナログスイッチ27A,27Bを制御する駆動回路39は内
蔵されるようにしたが、この駆動回路39も外部に設けて
おいて切り替えて駆動されるようにしても良い。また、
これらこの発明の構成要素は波形デジタイザ23或いは信
号発生部12の中に組み込まれるように構成してもよい。
外部から切り替えて供給するようにしても良い。第1,第
２アナログスイッチ27A,27Bを制御する駆動回路39は内
蔵されるようにしたが、この駆動回路39も外部に設けて
おいて切り替えて駆動されるようにしても良い。また、
これらこの発明の構成要素は波形デジタイザ23或いは信
号発生部12の中に組み込まれるように構成してもよい。
更に、これまではアナログ信号測定器は波形デジタイザ
23とデジタル信号処理部24とで構成されている例を説明
したが、アナログ信号測定器21が周波数選択レベル計
（バンドパスフィルタとRMSメータ）で構成されても良
い。
23とデジタル信号処理部24とで構成されている例を説明
したが、アナログ信号測定器21が周波数選択レベル計
（バンドパスフィルタとRMSメータ）で構成されても良
い。
「発明の効果」 高精度電源はアナログ試験装置のDCレベル校正の入力信
号源とされる高精度なものであり、他方デジタル信号発
生器は高精度な基準クロックにより駆動され、精度の高
いアナログスイッチ制御信号が容易に発生される。従っ
て、この発明ではアナログ試験装置が基準電源として内
蔵している高精度電源、デジタル信号発生器及びデジタ
ル信号処理部を用い、アナログスイッチ等の僅かな回路
を付加するだけで、高精度なAC的レベル校正をすること
が可能になった。つまり、この発明によればアナログ試
験装置のACレベル校正をするのに、高性能・高価な正弦
波発生器等や測定器を必要とせず、高性能でかつ安価な
ACレベル校正が可能とされ、これからのアナログ試験装
置の性能発揮のためには頗る有効である。
号源とされる高精度なものであり、他方デジタル信号発
生器は高精度な基準クロックにより駆動され、精度の高
いアナログスイッチ制御信号が容易に発生される。従っ
て、この発明ではアナログ試験装置が基準電源として内
蔵している高精度電源、デジタル信号発生器及びデジタ
ル信号処理部を用い、アナログスイッチ等の僅かな回路
を付加するだけで、高精度なAC的レベル校正をすること
が可能になった。つまり、この発明によればアナログ試
験装置のACレベル校正をするのに、高性能・高価な正弦
波発生器等や測定器を必要とせず、高性能でかつ安価な
ACレベル校正が可能とされ、これからのアナログ試験装
置の性能発揮のためには頗る有効である。
第１図はこの発明の実施構成例を示す図、第２図はこの
発明のACレベル校正方式の実施例の要部を示す図、第３
図はアナログスイッチ制御手段が出力するオンオフ信号
の波形図、第４図はアナログ測定器の波形デジタイザの
Ａ点に現れるACレベル校正用信号の波形図、第５図は第
３図に示す方形波に離散的フーリエ変換処理をした場合
のスペクトル図、第６図は従来のアナログ試験装置の例
を示す構成図である。 DUT:被測定素子、11:テストステーション、12:信号発生
部、13:アナログ信号発生器、14:デジタル信号発生器、
15:D/A変換器、16:フィルタ、17A:アナログ信号入力
端、17B:デジタル信号入力端、18A:アナログ信号出力
端、18B:デジタル信号出力端、19:信号測定部、21:アナ
ログ信号測定器、22:デジタル信号測定器、23:波形デジ
タイザ、24:デジタル信号処理部、25:測定用電源、26:
高精度電源、27A:第１アナログスイッチ、27B:第２アナ
ログスイッチ、29:芯線、31:入力端、32:コンデンサ、3
3:バッファアンプ、34:抵抗器、35:基準電位点、36:第
２アナログスイッチ、37:接地点、38:被覆導線、39:駆
動回路、41:校正用データファイル、S1:DC校正スイッ
チ、S2:AC校正スイッチ、S3：信号発生器校正スイッ
チ、S4：テストスイッチ。
発明のACレベル校正方式の実施例の要部を示す図、第３
図はアナログスイッチ制御手段が出力するオンオフ信号
の波形図、第４図はアナログ測定器の波形デジタイザの
Ａ点に現れるACレベル校正用信号の波形図、第５図は第
３図に示す方形波に離散的フーリエ変換処理をした場合
のスペクトル図、第６図は従来のアナログ試験装置の例
を示す構成図である。 DUT:被測定素子、11:テストステーション、12:信号発生
部、13:アナログ信号発生器、14:デジタル信号発生器、
15:D/A変換器、16:フィルタ、17A:アナログ信号入力
端、17B:デジタル信号入力端、18A:アナログ信号出力
端、18B:デジタル信号出力端、19:信号測定部、21:アナ
ログ信号測定器、22:デジタル信号測定器、23:波形デジ
タイザ、24:デジタル信号処理部、25:測定用電源、26:
高精度電源、27A:第１アナログスイッチ、27B:第２アナ
ログスイッチ、29:芯線、31:入力端、32:コンデンサ、3
3:バッファアンプ、34:抵抗器、35:基準電位点、36:第
２アナログスイッチ、37:接地点、38:被覆導線、39:駆
動回路、41:校正用データファイル、S1:DC校正スイッ
チ、S2:AC校正スイッチ、S3：信号発生器校正スイッ
チ、S4：テストスイッチ。
Claims (1)
- 【請求項１】アナログ信号発生器と、デジタル信号発生
器と、周波数分析機能を具備したアナログ信号測定器
と、デジタル信号測定器と、測定用電源及び高精度電源
とを有するアナログ試験装置において、 上記アナログ信号測定器のACレベル校正時に上記高精度
電源から出力される既知の値を持つ電圧を、既知の周期
で断続して上記アナログ信号測定器に与えるアナログス
イッチを具備し、このアナログスイッチが出力する断続
信号を上記アナログ信号測定器で周波数分析し、その周
波数分析の結果得られる周波数スペクトラムのレベルに
より上記アナログ信号測定器のACレベルの校正値を得る
ことを特徴とするACレベル校正装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086255A JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
| US07/035,391 US4799008A (en) | 1986-04-14 | 1987-04-07 | AC level calibration apparatus |
| DE8787105167T DE3776714D1 (de) | 1986-04-14 | 1987-04-08 | Geraet und verfahren zum kalibrieren eines wechselspannungsniveaus. |
| EP87105167A EP0242700B1 (en) | 1986-04-14 | 1987-04-08 | Ac level calibration method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086255A JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242872A JPS62242872A (ja) | 1987-10-23 |
| JPH0697256B2 true JPH0697256B2 (ja) | 1994-11-30 |
Family
ID=13881712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61086255A Expired - Lifetime JPH0697256B2 (ja) | 1986-04-14 | 1986-04-14 | Ａｃレベル校正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4799008A (ja) |
| EP (1) | EP0242700B1 (ja) |
| JP (1) | JPH0697256B2 (ja) |
| DE (1) | DE3776714D1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
| EP0430256B1 (en) * | 1989-12-01 | 1996-02-07 | Advantest Corporation | Method and equipment for cablibrating output levels of waveform analyzing apparatus |
| JPH03176678A (ja) * | 1989-12-06 | 1991-07-31 | Advantest Corp | Ｉｃテスタのａｃ評価方法 |
| JP2839938B2 (ja) * | 1990-06-27 | 1998-12-24 | 富士通株式会社 | 回路模擬試験装置及び該装置における半導体集積回路の試験方法 |
| US5420515A (en) * | 1992-08-28 | 1995-05-30 | Hewlett-Packard Company | Active circuit trimming with AC and DC response trims relative to a known response |
| US5504670A (en) * | 1993-03-31 | 1996-04-02 | Intel Corporation | Method and apparatus for allocating resources in a multiprocessor system |
| US5642300A (en) * | 1996-01-26 | 1997-06-24 | Rotek Instrument Corp. | Precision voltage/current/power source |
| US5724363A (en) * | 1996-06-21 | 1998-03-03 | Breya; Edward F. | Optical analog signal transmission system |
| US5929628A (en) * | 1996-12-05 | 1999-07-27 | Teradyne, Inc. | Apparatus and method for performing amplitude calibration in an electronic circuit tester |
| US6479979B1 (en) | 1999-07-09 | 2002-11-12 | Srico, Inc. | Opto-electric device for measuring the root-mean-square value of an alternating current voltage |
| US6331783B1 (en) | 1999-10-19 | 2001-12-18 | Teradyne, Inc. | Circuit and method for improved test and calibration in automated test equipment |
| JP4291494B2 (ja) * | 2000-04-04 | 2009-07-08 | 株式会社アドバンテスト | Ｉｃ試験装置のタイミング校正装置 |
| US7305310B2 (en) * | 2004-10-18 | 2007-12-04 | Electro Industries/Gauge Tech. | System and method for compensating for potential and current transformers in energy meters |
| US7508190B2 (en) | 2004-10-20 | 2009-03-24 | Electro Industries/Gauge Tech. | Test pulses for enabling revenue testable panel meters |
| US9080894B2 (en) | 2004-10-20 | 2015-07-14 | Electro Industries/Gauge Tech | Intelligent electronic device for receiving and sending data at high speeds over a network |
| US7304586B2 (en) | 2004-10-20 | 2007-12-04 | Electro Industries / Gauge Tech | On-line web accessed energy meter |
| US7747733B2 (en) | 2004-10-25 | 2010-06-29 | Electro Industries/Gauge Tech | Power meter having multiple ethernet ports |
| US8160824B2 (en) | 2005-01-27 | 2012-04-17 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communication capabilities |
| US8620608B2 (en) | 2005-01-27 | 2013-12-31 | Electro Industries/Gauge Tech | Intelligent electronic device and method thereof |
| US7996171B2 (en) | 2005-01-27 | 2011-08-09 | Electro Industries/Gauge Tech | Intelligent electronic device with broad-range high accuracy |
| US8190381B2 (en) | 2005-01-27 | 2012-05-29 | Electro Industries/Gauge Tech | Intelligent electronic device with enhanced power quality monitoring and communications capabilities |
| US8587949B2 (en) | 2007-03-27 | 2013-11-19 | Electro Industries/Gauge Tech | Electronic meter having user-interface and central processing functionality on a single printed circuit board |
| US10845399B2 (en) | 2007-04-03 | 2020-11-24 | Electro Industries/Gaugetech | System and method for performing data transfers in an intelligent electronic device |
| US9989618B2 (en) | 2007-04-03 | 2018-06-05 | Electro Industries/Gaugetech | Intelligent electronic device with constant calibration capabilities for high accuracy measurements |
| US20130275066A1 (en) | 2007-04-03 | 2013-10-17 | Electro Industries/Gaugetech | Digital power metering system |
| US12061218B2 (en) | 2008-03-13 | 2024-08-13 | Ei Electronics Llc | System and method for multi-rate concurrent waveform capture and storage for power quality metering |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| JP5321841B2 (ja) * | 2010-01-26 | 2013-10-23 | 株式会社東芝 | 半導体集積回路 |
| US9476960B2 (en) * | 2013-12-18 | 2016-10-25 | Tektronix, Inc. | Measurement system including accessory with internal calibration signal |
| US10551470B2 (en) * | 2017-09-22 | 2020-02-04 | Rohde & Schwarz Gmbh & Co. Kg | Calibration apparatus, calibration system and method for calibrating at least one of the signal generator and a signal analyzer |
| CN108731940B (zh) * | 2018-05-10 | 2024-06-07 | 西安邮电大学 | 一种电子标定器及其标定扭振测量仪的方法 |
| US11102596B2 (en) | 2019-11-19 | 2021-08-24 | Roku, Inc. | In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127811A (en) * | 1976-09-03 | 1978-11-28 | Hewlett-Packard Company | Auto-calibrating voltmeter |
| GB2028517A (en) * | 1978-08-22 | 1980-03-05 | Catt I | Testing digital circuits |
| IT7923478A0 (it) * | 1979-06-12 | 1979-06-12 | Sits Soc It Telecom Siemens | Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni. |
| JPS5753145A (en) * | 1980-09-16 | 1982-03-30 | Sony Tektronix Corp | Calibrator for analogue-digital converter |
| JPS6089773A (ja) * | 1983-08-01 | 1985-05-20 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 自動テスト方式における信号のタイミングを動的に制御する方法及び装置 |
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
-
1986
- 1986-04-14 JP JP61086255A patent/JPH0697256B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-07 US US07/035,391 patent/US4799008A/en not_active Expired - Lifetime
- 1987-04-08 DE DE8787105167T patent/DE3776714D1/de not_active Expired - Fee Related
- 1987-04-08 EP EP87105167A patent/EP0242700B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242872A (ja) | 1987-10-23 |
| EP0242700A2 (en) | 1987-10-28 |
| EP0242700B1 (en) | 1992-02-19 |
| DE3776714D1 (de) | 1992-03-26 |
| US4799008A (en) | 1989-01-17 |
| EP0242700A3 (en) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0697256B2 (ja) | Ａｃレベル校正装置 | |
| EP0431560B1 (en) | AC evaluation equipment for an IC tester | |
| EP0430256B1 (en) | Method and equipment for cablibrating output levels of waveform analyzing apparatus | |
| Duzevik | Preliminary results of passive component measurement methods using an IEEE 1149.4 compliant device | |
| JP2004245584A (ja) | ２端子回路素子測定装置およびコンタクトチェック方法 | |
| JPS58150872A (ja) | 入力信号に対する装置の周波数応答を試験する方法および装置 | |
| EP4679105A1 (en) | Apparatus for testing electrical characteristics of multi-pin device | |
| JP2541595Y2 (ja) | Ｉｃ試験装置 | |
| JPS6158323A (ja) | デ−タ変換器の試験方法 | |
| Vaikkola | Integrated Circuit Testing Using Automatic Test Equipment | |
| JPS6214525A (ja) | タイミング較正方法 | |
| US6424277B1 (en) | AC calibration apparatus | |
| JPH03172775A (ja) | 波形解析装置のレベル校正方法 | |
| US6654700B2 (en) | Testing method of semiconductor integrated circuit and equipment thereof | |
| CN107144711A (zh) | 一种信号发生器及手持式数字脉冲与电流校验仪 | |
| KR100378764B1 (ko) | 대신호 파라미터 추출 장치 및 방법 | |
| JPH04172271A (ja) | 仮想計測装置及びディジタル信号処理装置並びに電子装置調整装置及び半導体試験装置 | |
| Ahlers | Precision calibration procedure for magnetic loss testers using a digital two-channel function generator | |
| JPH1138102A (ja) | 集積回路の雑音の計測装置及びその駆動方法 | |
| JPH01201899A (ja) | サンプルホールド回路のジッタ試験方法 | |
| JPH02107976A (ja) | Ｆｍ検波回路の出力特性測定方法 | |
| Karandjeff et al. | Precision audio nulling instrumentation achieves near− 140dB measurements in a production environment | |
| Carminati et al. | A standard calibrator for PD testing | |
| JP2021043055A (ja) | 電圧測定装置およびセンサ付きデバイス | |
| SYS | Gain Phase Measurements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |