JPH0697275A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体基板上に複数の半導体素子を有する半
導体装置において、特に高温状態での各半導体素子間の
相互干渉を防ぎ、かつ高耐圧を実現する。 【構成】 本発明の半導体装置は、ｐ型基板１の上面に
溝４によりトレンチアイソレーションされたｎｐｎ型ト
ランジスタ１０及びｐｎｐ型トランジスタ２０が設けら
れ、ｎｐｎ型トランジスタ１０のｎ⁺ 型埋込コレクタ３
とｐ型基板１との間にｎ^- 型バッファ領域２が形成され
ている。このｎ^- 型バッファ領域２において空乏層が広
がるので、耐圧が高くなり、またそのことによりｐ型基
板１の不純物濃度を高くできるので、ｎｐｎ型トランジ
スタ１０またはｐｎｐ型トランジスタ２０とｐ型基板１
との間のリーク電流が減少し、両トランジスタ１０、２
０間の相互干渉が小さくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の半導体素子が同
一基板上に配置された半導体装置に係わる。

【０００２】

【従来の技術】例えば、ＬＳＩ等の半導体装置において
は、多数の半導体素子が同一平面上に配置されており、
その各半導体素子間は電気的に絶縁されている。もしそ
うでなければ、各半導体素子間に不要な電流が流れるな
どして相互干渉が起こり、誤動作をおこしてしまうから
である。このような各半導体素子間の電気的分離手段の
１つとして、ｐｎ接合アイソレーションが広く知られて
いる。

【０００３】ｐｎ接合アイソレーションは、各半導体素
子間の相互作用を防ぐために、各半導体素子間に不純物
拡散により分離領域を設け、この分離領域とその分離領
域に隣接する領域との間のｐｎ接合を逆方向バイアスす
ることによって電気的分離をするものである。

【０００４】しかしながら、ｐｎ接合アイソレーション
は、半導体装置の高集積化に伴い、以下のような問題が
生じる。すなわち、半導体装置内の各半導体素子間の電
気的分離を保証するためには、その集積密度にかかわら
ず各半導体素子に対して一定の領域を確保しなくてはな
らない。従って、集積密度が高くなるにつれて、半導体
装置全体に対する電気的分離のための領域が相対的に増
大し、実質的な動作を行う半導体素子を形成する面積が
減少するので、高集積化の妨げとなってしまう。

【０００５】また、ｐｎ接合アイソレーションは、ｐｎ
接合の不完全さのために流れる漏れ電流、空乏層にかか
る電界により発生する生成電流、及びｐ領域の少数キャ
リアである電子及びｎ領域の少数キャリアである正孔が
それぞれ相手の領域に拡散することによって生じる拡散
電流等のため、完全な電気的分離は困難である。

【０００６】このような点を考慮した電気的分離の手段
の１つとして、トレンチアイソレーションが知られてい
る。トレンチアイソレーションは、各半導体素子間に細
い溝（ｔｒｅｎｃｈ）を掘り、その溝を酸化シリコンま
たは酸化シリコンとポリシリコンで埋めることにより電
気的分離を行うものである。

【０００７】図８は、半導体素子間をトレンチアイソレ
ーションにより分離した、従来の半導体装置の一構成例
である。同図において、破線の左側にｎｐｎ型トランジ
スタ３０が形成され、右側にｐｎｐ型トランジスタ４０
が形成されている。ｎｐｎ型トランジスタ３０側では、
ｐ型基板１１の表面部にｎ⁺ 型埋込コレクタ３１が形成
されている。そして、そのｎ⁺ 型埋込コレクタ３１及び
ｐ型基板１１の上面には、ｎ^- 型エピタキシャル層１２
が形成されている。ｎ^- 型エピタキシャル層１２の表面
部には、所定の深さでｐ型ベース領域３２が選択的に形
成され、そのｐ型ベース領域３２内の表面部に同領域よ
り浅くｎ⁺ 型エミッタ領域３３が形成されている。ま
た、ｎ^- 型エピタキシャル層１２の表面部でｐ型ベース
領域３２から所定間隔を隔てた位置にｎ⁺ 型コレクタコ
ンタクト領域３４が形成されている。

【０００８】さらに、上記領域が形成されたｎ^- 型エピ
タキシャル層１２の表面には、シリコン酸化膜からなる
絶縁膜１４が形成されている。そして、その絶縁膜１４
にそれぞれ設けられたコンタクトホールを介して、ｐ型
ベース領域３２、ｎ⁺ 型エミッタ領域３３、及びｎ⁺ 型
コレクタコンタクト領域３４の表面に接続して、アルミ
ニウム等から成るベース電極３５、エミッタ電極３６、
及びコレクタ電極３７が形成されている。

【０００９】一方、図８の右側部分に示したｐｎｐ型ト
ランジスタ４０は、ｐ型基板１１の上面にｎ^- 型エピタ
キシャル層１２’が形成されている。このｎ^- 型エピタ
キシャル層１２’は、ｐｎｐ型トランジスタ４０のベー
ス領域となる。そして、ｎ^-型エピタキシャル層１２’
の表面部には、ｐ⁺ 型エミッタ領域４１、ｎ⁺ 型ベース
コンタクト領域４２、及びｐ⁺ 型コレクタ領域４３がそ
れぞれ所定間隔を隔てて形成されている。

【００１０】さらに、上記領域が形成されているｎ^- 型
エピタキシャル層１２’の表面にも、絶縁膜１４が形成
されている。そして、その絶縁膜１４にそれぞれ設けら
れたコンタクトホールを介して、ｐ⁺ 型エミッタ領域４
１、ｎ⁺ 型ベースコンタクト領域４２、及びｐ⁺ 型コレ
クタ領域４３の表面に接続してアルミニウム等から成る
エミッタ電極４４、ベース電極４５、及びコレクタ電極
４６が形成されている。

【００１１】そして、このｎｐｎ型トランジスタ３０と
ｐｎｐ型トランジスタ４０との間の位置、つまりｎ^- 型
エピタキシャル層１２、１２’間には、それらの表面か
らｐ型基板１１に達するように垂直に溝１３が形成され
ており、その溝１３は酸化シリコンや酸化シリコンとポ
リシリコン等の絶縁物で埋められている。

【００１２】上述のようにして形成された溝１３による
トレンチアイソレーションにおいては、その溝１３が絶
縁物で満たされているので、各半導体素子間の溝１３の
幅を細くしても良好な電気的分離が得られる。従って、
この溝１３を細く形成することにより、半導体装置全体
に対する電気的分離のための領域の割合が小さくなり、
高密度に集積された半導体装置が実現できる。

【００１３】

【発明が解決しようとする課題】ところで、図８に示し
た従来の半導体装置においては、ｎｐｎ型トランジスタ
３０とｐｎｐ型トランジスタ４０との間を電気的に分離
するために、ｎ^- 型エピタキシャル層１２、１２’の表
面からｐ型基板１１にまで垂直方向に溝１３が形成され
ている。従って、ｎｐｎ型トランジスタ３０のコレクタ
領域であるｎ^- 型エピタキシャル層１２とｐｎｐ型トラ
ンジスタ４０のベース領域であるｎ^- 型エピタキシャル
層１２’との間の電気的分離は、極めて良好であり、両
トランジスタ３０、４０が直接相互干渉することはな
い。

【００１４】これに対して、例えば、ｎｐｎ型トランジ
スタ３０のコレクタ領域であるｎ^-型エピタキシャル層
１２及びｎ⁺ 型埋込コレクタ３１と、ｐ型基板１１との
間は、ｐｎ接合となっている。このｐｎ接合の部分にも
溝１３に相当する溝を形成して絶縁物で埋めることが電
気的分離の点からすれば望ましいが、水平方向に溝を形
成することは、製造工程を複雑にし、かつ品質面での課
題も残っているため、現在のところほとんど行われてい
ない。従って、トレンチアイソレーションにより半導体
素子間を電気的に分離した半導体装置においても、半導
体素子と半導体基板との間はｐｎ接合により電気的分離
が行われていることが多い。以下に、この半導体素子と
半導体基板との間のｐｎ接合部で生じる問題点について
述べる。

【００１５】図８に示した従来の半導体装置は、その動
作時に、例えばｎｐｎ型トランジスタ３０において、常
にｐ型基板１１の電位をｎ⁺ 型埋込コレクタ３１及びｎ
^- 型エピタキシャル層１２の電位よりも低くし、その間
のｐｎ接合を逆方向バイアス状態とすることによりｎｐ
ｎ型トランジスタ３０をｐ型基板１１から電気的に分離
している。しかし、この逆方向バイアス状態のｐｎ接合
においては、ｐｎ接合の不完全さによる漏れ電流、空乏
層にかかる電界により発生する生成電流、及びｐ型基板
１１の少数キャリアである電子及びｎ^- 型エピタキシャ
ル層１２とｎ⁺型埋込コレクタ３１の少数キャリアであ
る正孔がそれぞれ相手の領域に拡散することによって生
じる拡散電流等が流れる。（以降、これらの電流をリー
ク電流と呼ぶことにする。）このリーク電流の大きさ
は、ｐｎ接合をしている両導電型の半導体領域の不純物
濃度と温度に依存し、それらの不純物濃度が低いほど、
また温度が高いほどそのリーク電流が大きくなることが
知られている。従って、ｎｐｎ型トランジスタ３０とｐ
型基板１１の間のリーク電流の大部分は、不純物濃度の
低いｎ^- 型エピタキシャル層１２とｐ型基板１１との間
を流れ、不純物濃度の高いｎ⁺ 型埋込コレクタ３１とｐ
型基板１１との間はほとんど流れない。

【００１６】ここで、ｎ⁺ 型埋込コレクタ３１及びｎ^-
型エピタキシャル層１２をエミッタ、ｐ型基板１１をベ
ース、ｎ^- 型エピタキシャル層１２’をコレクタとした
寄生ｎｐｎ型トランジスタを考える。もし、前述のリー
ク電流、つまりｎ⁺ 型埋込コレクタ３１及びｎ^- 型エピ
タキシャル層１２からｐ型基板１１へ流れ込む電流があ
る一定の値よりも大きくなると、その寄生ｎｐｎ型トラ
ンジスタがオン状態となる。すなわち、ｎ⁺ 型埋込コレ
クタ３１及びｎ^- 型エピタキシャル層１２からｐ型基板
１１を介してｎ^- 型エピタキシャル層１２’へ電流が流
れ、ｎｐｎ型トランジスタ３０とｐｎｐ型トランジスタ
４０とが相互干渉をするので、隣接するトランジスタ３
０、４０の動作が不正確になってしまう。

【００１７】特に、高温状態においてはこのリーク電流
が増加するので、極端な場合、ｐ型ベース領域３２、ｎ
^- 型エピタキシャル層１２、ｐ型基板１１、及びｎ^- 型
エピタキシャル層１２’からなるｐｎｐｎ接合が寄生サ
イリスタとなりラッチアップしてしまう恐れもある。

【００１８】このように、隣接するトランジスタ３０、
４０間の相互干渉の原因は、ｐ型基板１１を介して流れ
るリーク電流であるが、このリーク電流を減少させる手
段として、ｐ型基板１１の不純物濃度を制御することが
考えられる。すなわち、ｐｎ接合を逆方向バイアスした
時のリーク電流の大きさは、そのｐｎ接合両側の半導体
領域の不純物濃度が高いほど小さくなるので、ｐ型基板
１１の不純物濃度を高くすることによりリーク電流を小
さくするものである。

【００１９】しかしながら、リーク電流を小さくするた
めにｐ型基板１１の不純物濃度を高くすると、そのｐ型
基板１１は不純物濃度が高いｎ⁺ 型埋込コレクタ３１と
ｐｎ接合しているので、その間に逆方向バイアスをかけ
たときに形成される空乏層は非常に薄くなる。従って、
ｐ型基板１１、ｎ⁺ 型埋込コレクタ３１間のｐｎ接合に
おいて、ツエナー降伏によるブレイクダウンが起こりや
すくなり、耐圧が低下してしまうので、ｐ型基板１１の
不純物濃度を高めることによりリーク電流を減少させる
には限界があった。

【００２０】以上のように、各半導体素子間をトレンチ
アイソレーションにより電気的に分離した半導体装置で
あっても、特にリーク電流が大きくなる高温状態におい
て、半導体素子間の相互干渉の防止と半導体装置の高耐
圧化を両立させることは困難であった。

【００２１】本発明は上記課題を解決するものであり、
その目的は、特に高温状態において、半導体基板上に形
成された各半導体素子間の相互干渉を防ぎ、かつ高耐圧
である半導体装置を実現することである。

【００２２】

【課題を解決するための手段】本発明の半導体装置は、
第１の導電型の半導体基板上に、各々がトレンチアイソ
レーションされた複数の半導体素子を有し、その複数の
半導体素子のうち少なくとも１つが第２の導電型の埋込
半導体領域を有しており、前記半導体基板と前記埋込半
導体領域との間に、第１または第２の導電型の低濃度半
導体領域を形成する。

【００２３】

【作用】本発明においては、半導体基板上に設けられた
半導体素子の埋込半導体領域とその半導体基板との間に
低濃度半導体領域を形成することにより、半導体基板と
埋込半導体領域の間で逆方向バイアスをかけたときに上
記低濃度半導体領域に空乏層が広がるので、高耐圧化が
実現できる。

【００２４】また、上述のように低濃度半導体領域に空
乏層が広がるので、半導体基板の不純物濃度を高くする
ことができ、半導体素子と半導体基板との間のリーク電
流は減少する。従って、半導体素子間の相互干渉は小さ
くなる。

【００２５】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、本発明の一実施例である、
各半導体素子間がトレンチアイソレーションにより電気
的に分離された半導体装置の断面構成図である。尚、図
１と従来例を示した図８において同一符号が記されてい
る領域は、同一領域を示している。また、本実施例の半
導体素子としては、ｎｐｎ型トランジスタ１０及びｐｎ
ｐ型トランジスタ２０を用いて説明する。

【００２６】図１に示した本発明の一実施例と図８に示
した従来例との構成の差異は、本実施例においてｐ型基
板１とｎ⁺ 型埋込コレクタ３とが直接接触していないこ
とである。すなわち、図１において、ｐ型基板１の上面
にはｎ^- 型バッファ領域２が形成されており、そのｎ^-
型バッファ領域２の表面部にｎ⁺ 型埋込コレクタ３が形
成されている。また、ｎ⁺ 型埋込コレクタ３の端部が溝
４まで達しているので、ｎ^- 型バッファ領域２とｎ^- 型
エピタキシャル層１２とが接触することもない。

【００２７】次に、図２〜図６の製造工程図を参照しな
がら、図１に示した半導体装置の構成を説明する。ま
ず、図２に示すように、表面を機械的及び化学的に研磨
されたｐ型基板１の表面に、ｎ^- 型バッファ領域２を形
成する。このｎ^- 型バッファ領域２の形成は、エピタキ
シャル成長あるいは拡散によりおこなわれる。

【００２８】次に、ｎ^- 型バッファ領域２の表面をＯ₂
やＨ₂ Ｏの高温雰囲気中で酸化してシリコン酸化膜を形
成し、その酸化膜の一部をフォトリソグラフィにより除
去する。そして、そのシリコン酸化膜が選択的に形成さ
れているシリコン基板１を、不活性ガスか真空中で１０
００〜１３００℃に加熱しておき、適当な不純物（例え
ばＳｂ）の蒸気に接触させる。すると、シリコン酸化膜
を選択的に除去した部分から不純物がｎ^- 型バッファ領
域２の内部に拡散していき、図３に示すように、ｎ⁺ 型
埋込コレクタ３が形成される。この後、シリコン酸化膜
を除去する。

【００２９】シリコン酸化膜が除去されたｎ^- 型バッフ
ァ領域２及びｎ⁺ 型埋込コレクタ３の表面には、図４に
示すように、エピタキシャル成長によりｎ^- 型エピタキ
シャル層１２を形成する。

【００３０】次に、図５に示すように、ｎ^- 型エピタキ
シャル層１２の表面からｎ^- 型バッファ領域２を貫通
し、ｐ型基板１に達する溝４（ｔｒｅｎｃｈ）をそれぞ
れ所定間隔を隔てて形成する。このとき、溝４はｎ⁺ 型
埋込コレクタ３の端部を削るように形成される。この溝
４の幅は、例えば１μｍと非常に細く形成することがで
きる。そして、溝４，４間の領域に対して１つの半導体
素子が形成されるようになる。また、この溝４によって
ｎ^- 型バッファ領域２及びｎ^- 型エピタキシャル層１２
は複数の領域に分離されるが、本実施例においては２つ
の領域のみを示し、ｎ⁺ 型埋込コレクタ３が形成されて
いる側を領域２，１２とし、他の側を２’，１２’と区
別する。さらに、溝４は酸化シリコンまたは酸化シリコ
ンとポリシリコン等の絶縁物によって埋められる。

【００３１】次に、図６に示すように、ｎ^- 型エピタキ
シャル層１２表面部にｐ型ベース領域３２を選択的に形
成し、ｎ^- 型エピタキシャル層１２’表面部にｐ⁺ 型エ
ミッタ領域４１及びｐ⁺ 型コレクタ領域４３を所定間隔
を隔てて形成する。さらに、ｐ型ベース領域３２内表面
部に、ｐ型ベース領域３２よりも浅くｎ⁺ 型エミッタ領
域３３を形成する。これらの領域３２，３３，４１，及
び４３の形成 は、シリコン酸化膜の形成、フォトリソ
グラフィによるシリコン酸化膜の選択的な除去、及び不
純物の拡散の繰り返しによって形成される。

【００３２】図１に戻る。図２〜図６においては図面を
見やすくするために示さなかったが、ｎ^- 型エピタキシ
ャル層１２の表面部にはさらにｎ⁺ 型コレクタコンタク
ト領域３４を形成し、ｎ^- 型エピタキシャル層１２’の
表面部にはｎ⁺ 型ベースコンタクト領域４２を、それぞ
れ同様な拡散により形成する。

【００３３】この後、上記領域が形成されているｎ^- 型
エピタキシャル層１２，１２’の表面に、一様にシリコ
ン酸化膜１４を形成する。そして、ｐ型ベース領域３
２、ｎ ⁺ 型エミッタ領域３３、及びｎ⁺ 型コレクタコン
タクト領域３４の各表面においてコンタクトホールとし
てシリコン酸化膜１４をフォトリソグラフィにより選択
的に除去し、それぞれにアルミニウム等から成るベース
電極３５、エミッタ電極３６及びコレクタ電極３７を蒸
着する。一方、ｐ⁺ 型エミッタ領域４１、ｎ⁺ 型ベース
コンタクト領域４２及びｐ⁺ 型コレクタ領域４３の各表
面にも同様に、それぞれにアルミニウム等から成るエミ
ッタ電極４４、ベース電極４５、及びコレクタ電極４６
を蒸着する。このようにして、ｐ型基板１上にｎｐｎ型
トランジスタ１０及びｐｎｐ型トランジスタ２０が、溝
４によって分離されて形成される。

【００３４】次に、ｐ型基板１の上面に形成されたｎ^-
型バッファ領域２について、図１とともに説明する。こ
のｎ^- 型バッファ領域２を形成することにより、ｎ⁺ 型
埋込コレクタ３とｐ型基板１とが直接接触することがな
くなる。すなわち、ｎｐｎ型トランジスタ１０とｐ型基
板１との間のｐｎ接合は、ｎ^- 型バッファ領域２とｐ型
基板１との接合によってなされる。従って、このｐｎ接
合が逆方向バイアスされたとき、例えばリーク電流を減
少させるためにｐ型基板１の不純物濃度を高くしても、
ｎ^- 型バッファ領域２に空乏層が広がるので、ツエナー
降伏等に対する耐圧は高くなる。

【００３５】図７に、ｎ^- 型バッファ領域２の厚さ（図
１においてＷで示してある）をパラメータとしたとき
の、ｎ^- 型バッファ領域２の不純物濃度と、ｐｎ接合で
の降伏電圧との関係を示す。同図において、ｎ^- 型バッ
ファ領域２を挟むｎ⁺ 型領域及びｐ⁺ 型領域は、それぞ
れｎ⁺ 型埋込コレクタ３及びｐ型基板１であり、降伏電
圧の値はシリコンでのものである。図７より明らかなよ
うに、ｎ^- 型バッファ領域２の不純物濃度が高くなるに
つれて降伏電圧が低下するが、その厚さＷを増加させれ
ば降伏電圧は高くなる。従って、ｐ型基板１の不純物濃
度を高くしても、ｎ^- 型バッファ領域２を適当な不純物
濃度と厚さで形成することにより、所望の降伏電圧、す
なわち耐圧を得ることができる。

【００３６】一方、このｐｎ接合におけるリーク電流の
大きさは、ｎ^- 型バッファ領域２及びｐ型基板１それぞ
れの不純物濃度に依存するが、本実施例においてはｐ型
基板１の不純物濃度を高くすることができるので、ｎ^-
型バッファ領域２が形成されておらず、前述の理由によ
りｐ型基板１１の不純物濃度を高くすることができなか
った従来の構成に比べて、そのリーク電流が小さくな
る。従って、高温状態においてリーク電流が増加する場
合でも、ｎｐｎ型トランジスタ１０とｐｎｐ型トランジ
スタ２０との間の相互干渉を極めて小さくすることがで
きる。

【００３７】尚、図１に示した実施例においては、ｎ⁺
型埋込コレクタ３とｐ型基板１との間にｎ^- 型バッファ
領域２を形成したが、このｎ^- 型バッファ領域２に代え
てｐ ^- 型バッファ領域を形成する構成であってもよい。
また、半導体素子を形成する半導体基板の導電型はｐ型
基板に限定されることはなく、ｎ型基板であってもよ
い。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
半導体基板と半導体基板上に設けられた半導体素子の埋
込領域との間に不純物濃度が低い半導体領域を形成する
ことにより、半導体素子と半導体基板との間の耐圧が高
くなり、かつ各半導体素子間の相互干渉が小さくなる。

【図面の簡単な説明】

【図１】本発明の一実施例である、各半導体素子間がト
レンチアイソレーションにより分離された半導体装置の
断面構成図である。

【図２】図１に示した半導体装置の製造工程を示す図で
ある。

【図３】図１に示した半導体装置の製造工程を示す図で
ある。

【図４】図１に示した半導体装置の製造工程を示す図で
ある。

【図５】図１に示した半導体装置の製造工程を示す図で
ある。

【図６】図１に示した半導体装置の製造工程を示す図で
ある。

【図７】２つの導電型の高濃度半導体領域に挟まれた低
濃度半導体領域の、厚さ及び不純物濃度と、降伏電圧と
の関係を示す図である。

【図８】各半導体装置がトレンチアイソレーションによ
り分離された、従来の半導体装置の一例を示す断面構成
図である。

【符号の説明】

１ ｐ型基板 ２ ｎ^- 型バッファ領域 ３ ｎ⁺ 型埋込コレクタ ４ 溝（ｔｒｅｎｃｈ） １０ ｎｐｎ型トランジスタ ２０ ｐｎｐ型トランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の導電型の半導体基板に各々がトレ
   ンチアイソレーションされた複数の半導体素子を有し、
   該複数の半導体素子のうち少なくとも１つが第２の導電
   型の埋込半導体領域を有している半導体装置において、 前記半導体基板と前記埋込半導体領域との間に第１また
   は第２の導電型の低濃度半導体領域を有することを特徴
   とする半導体装置。