JPH0697282A - 半導体装置の配線方法 - Google Patents
半導体装置の配線方法Info
- Publication number
- JPH0697282A JPH0697282A JP24386292A JP24386292A JPH0697282A JP H0697282 A JPH0697282 A JP H0697282A JP 24386292 A JP24386292 A JP 24386292A JP 24386292 A JP24386292 A JP 24386292A JP H0697282 A JPH0697282 A JP H0697282A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cells
- cell
- semiconductor device
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 LSI のレイアウト設計での自動配線に関し，
セル内の空きチャネルを有効に使って, 高集積のレイア
ウトの生成を目的とする。 【構成】 １）半導体装置のセル間を結ぶ配線におい
て，セルを隙間なく配置して各セル間を自動配線し，そ
の際に各セル間位置において存在する未配線の本数を調
べ，その最大数に応じたセル間配線領域を確保して再配
置・再配線する，２）セルを隙間なく配置して各セル間
を自動配線し，迂回配線による面積の最小化か，あるい
は請求項１記載の配線領域の確保による配線経路の最短
化かを選択するために再配置・再配線のトライアルを行
うように構成する。
セル内の空きチャネルを有効に使って, 高集積のレイア
ウトの生成を目的とする。 【構成】 １）半導体装置のセル間を結ぶ配線におい
て，セルを隙間なく配置して各セル間を自動配線し，そ
の際に各セル間位置において存在する未配線の本数を調
べ，その最大数に応じたセル間配線領域を確保して再配
置・再配線する，２）セルを隙間なく配置して各セル間
を自動配線し，迂回配線による面積の最小化か，あるい
は請求項１記載の配線領域の確保による配線経路の最短
化かを選択するために再配置・再配線のトライアルを行
うように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線方法に
係り, 特に集積回路のセル間を結ぶ配線領域（チャネル
領域）の占有面積を低減する配線方法に関する。
係り, 特に集積回路のセル間を結ぶ配線領域（チャネル
領域）の占有面積を低減する配線方法に関する。
【０００２】LSI のレイアウト設計を自動化する方法と
して, 自動配線はもはや欠かせない技術である。自動配
線においては高密度なレイアウトが要求されるため, そ
のアルゴリズムを十分検討する必要がある。さらに, 最
近のLSI は高集積化されて配線数も多くなってきている
ため，配線処理時間の短縮も重要な課題となってきてい
る。
して, 自動配線はもはや欠かせない技術である。自動配
線においては高密度なレイアウトが要求されるため, そ
のアルゴリズムを十分検討する必要がある。さらに, 最
近のLSI は高集積化されて配線数も多くなってきている
ため，配線処理時間の短縮も重要な課題となってきてい
る。
【０００３】
【従来の技術】集積度向上のために, 特にゲートアレイ
やスタンダードセルLSI 等ではセル間を結ぶ配線領域
（チャネル領域）をいかに効率よく作成するかが，集積
度に大きく影響を与える。
やスタンダードセルLSI 等ではセル間を結ぶ配線領域
（チャネル領域）をいかに効率よく作成するかが，集積
度に大きく影響を与える。
【０００４】そのために, 従来は, 最初にチャネル領域
を大きく確保して自動配線を行い,最後にコンパクショ
ンにより圧縮してレイアウトの最適化を図る方法が一般
的であった。
を大きく確保して自動配線を行い,最後にコンパクショ
ンにより圧縮してレイアウトの最適化を図る方法が一般
的であった。
【０００５】図４(A),(B) はコンパクションを説明する
平面図である。図において，網掛けブロックの矩形はセ
ル，黒丸の点は端子，端子間を結ぶ線は配線，セル間の
領域はチャネル領域である。
平面図である。図において，網掛けブロックの矩形はセ
ル，黒丸の点は端子，端子間を結ぶ線は配線，セル間の
領域はチャネル領域である。
【０００６】図４(A) のように最初に大きくとったチャ
ネル領域にセル間の配線を行い，許容される配線間隔ま
で圧縮して図４(B) のようにチャネル領域を決定してい
る。従来は，この方法でも十分効果的であったが，最近
ではLSI の一層の高集積化のため, セルの構成に以前と
は異なった方式が用いられるようになってきた。すなわ
ち，従来は図４のように各セルの枠上に端子を設け，配
線に必要な数のチャネルだけを確保することにより配線
を行っていた。この場合は，セルの存在する領域と配線
チャネルの領域が完全に分離されているためにコンパク
ションによりレイアウトの最適化を図ることは容易であ
るが，配線処理の効率の面からみれば十分であるとはい
えなかった。
ネル領域にセル間の配線を行い，許容される配線間隔ま
で圧縮して図４(B) のようにチャネル領域を決定してい
る。従来は，この方法でも十分効果的であったが，最近
ではLSI の一層の高集積化のため, セルの構成に以前と
は異なった方式が用いられるようになってきた。すなわ
ち，従来は図４のように各セルの枠上に端子を設け，配
線に必要な数のチャネルだけを確保することにより配線
を行っていた。この場合は，セルの存在する領域と配線
チャネルの領域が完全に分離されているためにコンパク
ションによりレイアウトの最適化を図ることは容易であ
るが，配線処理の効率の面からみれば十分であるとはい
えなかった。
【０００７】そこで最近では，図５に示されるように，
端子をセルの内部に配置し，可能ならセル領域も配線に
用いることにより，配線チャネル数を最小限に抑え，高
集積化を図る方式が用いられるようになってきている。
この方式では，セル列上を配線が走ることも可能であ
り，より高集積化が可能である。
端子をセルの内部に配置し，可能ならセル領域も配線に
用いることにより，配線チャネル数を最小限に抑え，高
集積化を図る方式が用いられるようになってきている。
この方式では，セル列上を配線が走ることも可能であ
り，より高集積化が可能である。
【０００８】
【発明が解決しようとする課題】図５に示される方式で
は，高集積化が可能である反面，レイアウト設計の善し
悪しによって集積度が大きく左右されるために，効果的
な自動レイアウトが必要である。しかしながら，コンパ
クションによる方法では配線領域のみを処理対象として
扱っており，セル内までは考慮していないために端子を
セル内に配置することの利点を十分に生かすことができ
ない。そのために，この方式を前提として自動配線方法
の開発が望まれるようになってきている。
は，高集積化が可能である反面，レイアウト設計の善し
悪しによって集積度が大きく左右されるために，効果的
な自動レイアウトが必要である。しかしながら，コンパ
クションによる方法では配線領域のみを処理対象として
扱っており，セル内までは考慮していないために端子を
セル内に配置することの利点を十分に生かすことができ
ない。そのために，この方式を前提として自動配線方法
の開発が望まれるようになってきている。
【０００９】本発明は，LSI のレイアウト設計での自動
配線において，セル内の空きチャネルを有効に使って,
高集積のレイアウトの生成を目的とする。
配線において，セル内の空きチャネルを有効に使って,
高集積のレイアウトの生成を目的とする。
【００１０】
【課題を解決するための手段】上記課題の解決は，１）
半導体装置のセル間を結ぶ配線において，セルを隙間な
く配置して各セル間を自動配線し，その際に各セル間位
置において存在する未配線の本数を調べ，その最大数に
応じたセル間配線領域を確保して再配置・再配線する半
導体装置の配線方法，あるいは２）セルを隙間なく配置
して各セル間を自動配線し，迂回配線による面積の最小
化か，あるいは請求項１記載の配線領域の確保による配
線経路の最短化かを選択するために再配置・再配線のト
ライアルを行う半導体装置の配線方法により達成され
る。
半導体装置のセル間を結ぶ配線において，セルを隙間な
く配置して各セル間を自動配線し，その際に各セル間位
置において存在する未配線の本数を調べ，その最大数に
応じたセル間配線領域を確保して再配置・再配線する半
導体装置の配線方法，あるいは２）セルを隙間なく配置
して各セル間を自動配線し，迂回配線による面積の最小
化か，あるいは請求項１記載の配線領域の確保による配
線経路の最短化かを選択するために再配置・再配線のト
ライアルを行う半導体装置の配線方法により達成され
る。
【００１１】
【作用】本発明は配線チャネル数を最小限に抑えて自動
配線することにより，高集積化を実現している。そのた
めに，予めセルを隙間なく敷きつめて配置（すなわち，
チャネル数＝０）した状態で自動配線を行い，その際未
配線が有った場合には，その未配線の状態を評価するこ
とにより，必要なチャネル数を認識してチャネル数を決
定し，再配置・再配線によりレイアウトを行っており，
この結果セル内のチャネルが効率良く利用されることに
なり高集積化を実現している。
配線することにより，高集積化を実現している。そのた
めに，予めセルを隙間なく敷きつめて配置（すなわち，
チャネル数＝０）した状態で自動配線を行い，その際未
配線が有った場合には，その未配線の状態を評価するこ
とにより，必要なチャネル数を認識してチャネル数を決
定し，再配置・再配線によりレイアウトを行っており，
この結果セル内のチャネルが効率良く利用されることに
なり高集積化を実現している。
【００１２】従来のコンパクションによる方法では，初
期値に悪い値（すなわち，チャネル数を大きくとってお
くこと）を与えておき，チャネル数を最適値に近づけて
いく方法であったが，本発明では初期値に理想値（すな
わちチャネル数＝０）を与えてセル内のチャネルを効率
良く利用することになり，より最適な解を得ることがで
きる。
期値に悪い値（すなわち，チャネル数を大きくとってお
くこと）を与えておき，チャネル数を最適値に近づけて
いく方法であったが，本発明では初期値に理想値（すな
わちチャネル数＝０）を与えてセル内のチャネルを効率
良く利用することになり，より最適な解を得ることがで
きる。
【００１３】
【実施例】図１は(A),(B) は本発明の実施例を説明する
平面図である。図１(A) において，まず，予めセルを隙
間なく配置（すなわち，チャネル数＝０）した状態で自
動配線を行う。
平面図である。図１(A) において，まず，予めセルを隙
間なく配置（すなわち，チャネル数＝０）した状態で自
動配線を行う。
【００１４】ここで，セル内のみで引けなかった配線が
あった場合には，その未配線をなくすため何チャネル必
要かの評価を行う。具体的には引けなかった配線がｙ方
向の各位置について何本あるかを調べ，その最大値分の
チャネルを確保して図１(B)のように再配置・再配線を
行う。図では最大値が２であるから，セル間を２チャネ
ル離して再配置し，再配線を行っている。
あった場合には，その未配線をなくすため何チャネル必
要かの評価を行う。具体的には引けなかった配線がｙ方
向の各位置について何本あるかを調べ，その最大値分の
チャネルを確保して図１(B)のように再配置・再配線を
行う。図では最大値が２であるから，セル間を２チャネ
ル離して再配置し，再配線を行っている。
【００１５】基本的には，このような方法によりチャネ
ル数が決定できるが，多層配線デバイスの場合はより少
ないチャネル数で配線できる場合もあるため，この方法
のみで単純に決定することはできない。
ル数が決定できるが，多層配線デバイスの場合はより少
ないチャネル数で配線できる場合もあるため，この方法
のみで単純に決定することはできない。
【００１６】また，図２に示すように迂回配線により，
配線が引けている場合には，１チャネル確保すれば配線
長が短くなる等，設計者の意図によっても最適なレイア
ウトは変わってくる。
配線が引けている場合には，１チャネル確保すれば配線
長が短くなる等，設計者の意図によっても最適なレイア
ウトは変わってくる。
【００１７】しかしながら，本発明によれば，チャネル
数を変更してトライアルができるため，最適なレイアウ
トの生成が可能である。図３(A),(B) は実施例のフロー
チャートと構成図である。
数を変更してトライアルができるため，最適なレイアウ
トの生成が可能である。図３(A),(B) は実施例のフロー
チャートと構成図である。
【００１８】図３(A) において，まず，初期配置として
各セルを隙間なく配置し，その状態で配線を行う。その
結果，最適なレイアウトが得られれば終了するが，未配
線がある場合には必要なチャネル数を認識することによ
り再配置・再配線を行う。この過程を繰り返すことによ
り最適なレイアウトを生成することができる。
各セルを隙間なく配置し，その状態で配線を行う。その
結果，最適なレイアウトが得られれば終了するが，未配
線がある場合には必要なチャネル数を認識することによ
り再配置・再配線を行う。この過程を繰り返すことによ
り最適なレイアウトを生成することができる。
【００１９】図３(B) は配置を行うブロックと，配線を
行うブロックと，レイアウトの評価およびチャネル数を
決定するブロックとを有する自動レイアウト装置のブロ
ック図である。各ブロックはバスラインを通じてキーボ
ード，表示装置，メモリ，プリンタと結ばれている。
行うブロックと，レイアウトの評価およびチャネル数を
決定するブロックとを有する自動レイアウト装置のブロ
ック図である。各ブロックはバスラインを通じてキーボ
ード，表示装置，メモリ，プリンタと結ばれている。
【００２０】配置および配線された結果はメモリに格納
され，表示装置上に表示される。その結果は評価ブロッ
ク内で評価されたり，キーボードが設計者が指示するこ
とにより，チャネル数等の配置の変更や再配線を行う。
このような処理を繰り返し行うことにより，最適なレイ
アウトを生成することができる。
され，表示装置上に表示される。その結果は評価ブロッ
ク内で評価されたり，キーボードが設計者が指示するこ
とにより，チャネル数等の配置の変更や再配線を行う。
このような処理を繰り返し行うことにより，最適なレイ
アウトを生成することができる。
【００２１】
【発明の効果】本発明によれば，LSI のレイアウト設計
での自動配線において，セル内の空きチャネルを有効に
使って, 高集積のレイアウトの生成ができる。また，チ
ャネル数を変更して行う再配置・再配線が容易であるた
め，設計者の意図するレイアウトの生成が可能である。
での自動配線において，セル内の空きチャネルを有効に
使って, 高集積のレイアウトの生成ができる。また，チ
ャネル数を変更して行う再配置・再配線が容易であるた
め，設計者の意図するレイアウトの生成が可能である。
【図１】 本発明の実施例を説明する平面図
【図２】 迂回配線の例を示す平面図
【図３】 実施例のフローチャートと構成図
【図４】 コンパクションを説明する平面図
【図５】 端子をセルの内部に配置した例を示す平面図
Claims (2)
- 【請求項１】 半導体装置のセル間を結ぶ配線におい
て，セルを隙間なく配置して各セル間を自動配線し，そ
の際に各セル間位置において存在する未配線の本数を調
べ，その最大数に応じたセル間配線領域を確保して再配
置・再配線することを特徴とする半導体装置の配線方
法。 - 【請求項２】 セルを隙間なく配置して各セル間を自動
配線し，迂回配線による面積の最小化か，あるいは請求
項１記載の配線領域の確保による配線経路の最短化かを
選択するために再配置・再配線のトライアルを行うこと
を特徴とする半導体装置の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24386292A JPH0697282A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24386292A JPH0697282A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697282A true JPH0697282A (ja) | 1994-04-08 |
Family
ID=17110080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24386292A Withdrawn JPH0697282A (ja) | 1992-09-14 | 1992-09-14 | 半導体装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697282A (ja) |
-
1992
- 1992-09-14 JP JP24386292A patent/JPH0697282A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US6657910B2 (en) | Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal | |
| US5995735A (en) | Directional repeater physical assignment and connection for high-performance microprocessors | |
| US5668389A (en) | Optimized power bus structure | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| JPH0697282A (ja) | 半導体装置の配線方法 | |
| US5532501A (en) | Semiconductor device having wiring take-out cells | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPH05181936A (ja) | 配線方法 | |
| JP2773719B2 (ja) | 半導体装置のレイアウト設計方法及びその装置 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JPH02278829A (ja) | 半導体装置の配線方法 | |
| JP2656840B2 (ja) | チャネル配線装置 | |
| JPH02244280A (ja) | 配線方式 | |
| JP2664204B2 (ja) | Ｍｏｓトランジスタ間の配線方法 | |
| JPH06231208A (ja) | 配線方法及び配線装置 | |
| JP3055106B2 (ja) | 半導体装置のセル配置方法及びセル配置装置 | |
| JP2919412B2 (ja) | マクロセル及びそのレイアウト方法 | |
| JPH0563089A (ja) | Ｌｓｉ設計装置 | |
| JPH08236634A (ja) | 半導体集積回路の配置配線方法 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JPH08161891A (ja) | 標準セルおよびレイアウト設計装置 | |
| JPH04167446A (ja) | 半導体論理集積回路の自動配置配線方法 | |
| JPH05304209A (ja) | 配線設計用ｃａｄ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |