JPH0697359A - Ｌｓｉチップの実装構造 - Google Patents
Ｌｓｉチップの実装構造Info
- Publication number
- JPH0697359A JPH0697359A JP4244760A JP24476092A JPH0697359A JP H0697359 A JPH0697359 A JP H0697359A JP 4244760 A JP4244760 A JP 4244760A JP 24476092 A JP24476092 A JP 24476092A JP H0697359 A JPH0697359 A JP H0697359A
- Authority
- JP
- Japan
- Prior art keywords
- body case
- lsi chip
- package body
- lead
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 放熱性や電気的特性を損なうことなく、容易
に多ピン化を図り得るＬＳＩチップの実装構造を提供す
る。 【構成】 金属でできた矩形皿状のパッケージ本体ケー
ス１０の外周縁に、パッケージ１自身を支える脚となる
フランジ部１１を設け、ＬＳＩチップ２０をパッケージ
本体ケース１０の裏面に接合させるとともに、複数のリ
ード３０をフィルム状に形成し、このリード３０をパッ
ケージ本体ケース１０の裏面に絶縁シート４０を介して
取り付けることによってリード部分をマイクロストリッ
プ線路構造とし、さらにパッケージ本体ケース１０の四
隅部に、実装ボードの電源供給電極又は接地電極などに
電気的に接続可能な接続端子部１２を設けた構造とし
た。 【効果】 必要とするリードの数が増え、発熱による高
温化をともない、動作速度が高速化する高性能ＬＳＩチ
ップの実装に有効である。
に多ピン化を図り得るＬＳＩチップの実装構造を提供す
る。 【構成】 金属でできた矩形皿状のパッケージ本体ケー
ス１０の外周縁に、パッケージ１自身を支える脚となる
フランジ部１１を設け、ＬＳＩチップ２０をパッケージ
本体ケース１０の裏面に接合させるとともに、複数のリ
ード３０をフィルム状に形成し、このリード３０をパッ
ケージ本体ケース１０の裏面に絶縁シート４０を介して
取り付けることによってリード部分をマイクロストリッ
プ線路構造とし、さらにパッケージ本体ケース１０の四
隅部に、実装ボードの電源供給電極又は接地電極などに
電気的に接続可能な接続端子部１２を設けた構造とし
た。 【効果】 必要とするリードの数が増え、発熱による高
温化をともない、動作速度が高速化する高性能ＬＳＩチ
ップの実装に有効である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体技術さらにはＬ
ＳＩチップのパッケージへの実装に適用して特に有効な
技術に関し、例えば数百ピンを四辺に有するＱＦＰ（ｑ
ｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）にＬＳＩチップを
実装する場合に利用して有用な技術に関する。
ＳＩチップのパッケージへの実装に適用して特に有効な
技術に関し、例えば数百ピンを四辺に有するＱＦＰ（ｑ
ｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）にＬＳＩチップを
実装する場合に利用して有用な技術に関する。
【０００２】
【従来の技術】近年、ＬＳＩチップの集積密度が益々向
上しているため、シングルチップパッケージの場合に
は、パッケージのピン数も数百ピンにならざるを得ない
が、パッケージを大きくすることなくその外周縁に数百
ピンを配設させるため、従来限界とされてきたピン・ピ
ッチ０.５〜０.６５mmよりも更に微細化した０.３mmピ
ッチ〜０.１５mmピッチのＱＦＰの開発が嘱望されてい
る（「０.３mmピッチを前倒し、セット側が強く要求」
日経マイクロデバイス １９９１年７月号）。また、Ｌ
ＳＩチップの高集積化及び動作速度（すなわち、動作周
波数）の高速化によって、ＬＳＩチップの消費電力が上
がり、従来のプラスチックモールドＱＦＰの限界を超え
ようとしている。これに対処するため、パッケージの熱
抵抗を下げる、すなわち放熱性を上げるような構造の高
放熱パッケージが種々検討されている（「本格化するＡ
ＳＰＡＣの普及」日経マイクロデバイス １９９１年５
月号）。
上しているため、シングルチップパッケージの場合に
は、パッケージのピン数も数百ピンにならざるを得ない
が、パッケージを大きくすることなくその外周縁に数百
ピンを配設させるため、従来限界とされてきたピン・ピ
ッチ０.５〜０.６５mmよりも更に微細化した０.３mmピ
ッチ〜０.１５mmピッチのＱＦＰの開発が嘱望されてい
る（「０.３mmピッチを前倒し、セット側が強く要求」
日経マイクロデバイス １９９１年７月号）。また、Ｌ
ＳＩチップの高集積化及び動作速度（すなわち、動作周
波数）の高速化によって、ＬＳＩチップの消費電力が上
がり、従来のプラスチックモールドＱＦＰの限界を超え
ようとしている。これに対処するため、パッケージの熱
抵抗を下げる、すなわち放熱性を上げるような構造の高
放熱パッケージが種々検討されている（「本格化するＡ
ＳＰＡＣの普及」日経マイクロデバイス １９９１年５
月号）。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、上記の高放熱パッ
ケージは何れも、実装ボードに実装したパッケージ自身
をピンで支えるため、ピン及びピン・ピッチの微細化に
よってピン自体の機械的強度が弱くなり、ピンが変形し
たり、パッケージを支えきれなくなる虞があるだけでな
く、ピン及びピン・ピッチの微細化によって高周波特性
が劣化し、高速動作のＬＳＩチップの性能低下を招く虞
もあるというものである。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、上記の高放熱パッ
ケージは何れも、実装ボードに実装したパッケージ自身
をピンで支えるため、ピン及びピン・ピッチの微細化に
よってピン自体の機械的強度が弱くなり、ピンが変形し
たり、パッケージを支えきれなくなる虞があるだけでな
く、ピン及びピン・ピッチの微細化によって高周波特性
が劣化し、高速動作のＬＳＩチップの性能低下を招く虞
もあるというものである。
【０００４】本発明はかかる事情に鑑みてなされたもの
で、放熱性や電気的特性を損なうことなく、容易に多ピ
ン化を図り得るＬＳＩチップの実装構造を提供すること
を主たる目的としている。この発明の前記ならびにその
ほかの目的と新規な特徴については、本明細書の記述及
び添附図面から明らかになるであろう。
で、放熱性や電気的特性を損なうことなく、容易に多ピ
ン化を図り得るＬＳＩチップの実装構造を提供すること
を主たる目的としている。この発明の前記ならびにその
ほかの目的と新規な特徴については、本明細書の記述及
び添附図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明のＬＳＩチップの実装構
造においては、金属でできた矩形皿状のパッケージ本体
ケースの外周縁に、パッケージ自身を支える脚となるフ
ランジ部を設け、ＬＳＩチップをパッケージ本体ケース
の裏面に接合させるとともに、複数のリードをフィルム
状に形成し、このリードをパッケージ本体ケースの裏面
に絶縁シートを介して取り付けることによってリード部
分をマイクロストリップ線路構造とし、さらにパッケー
ジ本体ケースの四隅部に、実装ボードの電源供給電極又
は接地電極などに電気的に接続させる接続端子部を設け
た構造としたものである。上記構造のリードにさらに絶
縁シートを介して導電シートを取り付けることによっ
て、リード部分をストリップ線路構造としてもよい。ま
た、ＬＳＩチップと各リードとのボンディング部分を、
信号線群と絶縁層と導電層とを積層させてなるマイクロ
ストリップ線路構造又はストリップ線路構造としたもの
である。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明のＬＳＩチップの実装構
造においては、金属でできた矩形皿状のパッケージ本体
ケースの外周縁に、パッケージ自身を支える脚となるフ
ランジ部を設け、ＬＳＩチップをパッケージ本体ケース
の裏面に接合させるとともに、複数のリードをフィルム
状に形成し、このリードをパッケージ本体ケースの裏面
に絶縁シートを介して取り付けることによってリード部
分をマイクロストリップ線路構造とし、さらにパッケー
ジ本体ケースの四隅部に、実装ボードの電源供給電極又
は接地電極などに電気的に接続させる接続端子部を設け
た構造としたものである。上記構造のリードにさらに絶
縁シートを介して導電シートを取り付けることによっ
て、リード部分をストリップ線路構造としてもよい。ま
た、ＬＳＩチップと各リードとのボンディング部分を、
信号線群と絶縁層と導電層とを積層させてなるマイクロ
ストリップ線路構造又はストリップ線路構造としたもの
である。
【０００６】
【作用】上記した手段によれば、パッケージ本体ケース
にパッケージ自身を支える脚となるフランジ部を設けた
ことにより、パッケージ本体ケースでパッケージ自身を
支えるため、リード（すなわちピン）にはパッケージ自
身を支え得る程度の機械的強度は不要となり、実装ボー
ドの電極に電気的に接続可能な程度の機械的強度を持た
せるだけでよく、ピン幅及びピン・ピッチを微細化する
ことができる。また、リード部分やボンディング部分を
マイクロストリップ線路構造又はストリップ線路構造に
することにより、特性インピーダンスの整合が取り易い
ため、高周波特性が良好となり、電気的特性が良くな
る。さらに、パッケージ本体ケースを金属製にし、その
裏面にＬＳＩチップを接合させることにより、パッケー
ジの熱抵抗が小さくなり、優れた放熱性が得られるだけ
でなく、放熱フィンの取付けも容易であるため、更に熱
抵抗を下げることができ、消費電力の大きい高集積及び
高性能ＬＳＩチップの実装が可能となる。
にパッケージ自身を支える脚となるフランジ部を設けた
ことにより、パッケージ本体ケースでパッケージ自身を
支えるため、リード（すなわちピン）にはパッケージ自
身を支え得る程度の機械的強度は不要となり、実装ボー
ドの電極に電気的に接続可能な程度の機械的強度を持た
せるだけでよく、ピン幅及びピン・ピッチを微細化する
ことができる。また、リード部分やボンディング部分を
マイクロストリップ線路構造又はストリップ線路構造に
することにより、特性インピーダンスの整合が取り易い
ため、高周波特性が良好となり、電気的特性が良くな
る。さらに、パッケージ本体ケースを金属製にし、その
裏面にＬＳＩチップを接合させることにより、パッケー
ジの熱抵抗が小さくなり、優れた放熱性が得られるだけ
でなく、放熱フィンの取付けも容易であるため、更に熱
抵抗を下げることができ、消費電力の大きい高集積及び
高性能ＬＳＩチップの実装が可能となる。
【０００７】
【実施例】（第１実施例）本発明に係るＬＳＩチップの
実装構造の第１実施例を図１乃至図３に示し、以下に説
明する。それらのうち、図１はパッケージの外観を示す
全体斜視図、図２は図１のII-IIにおけるパッケージの
縦断面図、図３はそのパッケージの底面図である。
実装構造の第１実施例を図１乃至図３に示し、以下に説
明する。それらのうち、図１はパッケージの外観を示す
全体斜視図、図２は図１のII-IIにおけるパッケージの
縦断面図、図３はそのパッケージの底面図である。
【０００８】このＬＳＩチップの実装構造は、ＱＦＰに
おいて、図乃１至図３に示すように、導電材料で形成さ
れた矩形皿状のパッケージ本体ケース１０の側面すなわ
ち外周縁にフランジ部１１が設けられ、このパッケージ
本体ケース１０の裏面にＬＳＩチップ２０が接着されて
いるとともに、複数のリード３０がパッケージ本体ケー
ス１０の裏面に絶縁シート４０（第１の絶縁シート）を
介して接合されているものである。そして、パッケージ
本体ケース１０の四隅部には、例えばフランジ部１１に
凹みを形成することにより、図示省略する実装ボード
の、電源電圧ＶDD用の電源供給電極又はアースＧＮＤ用
の接地電極などに電気的に接続可能にされた接続端子部
１２が設けられている。
おいて、図乃１至図３に示すように、導電材料で形成さ
れた矩形皿状のパッケージ本体ケース１０の側面すなわ
ち外周縁にフランジ部１１が設けられ、このパッケージ
本体ケース１０の裏面にＬＳＩチップ２０が接着されて
いるとともに、複数のリード３０がパッケージ本体ケー
ス１０の裏面に絶縁シート４０（第１の絶縁シート）を
介して接合されているものである。そして、パッケージ
本体ケース１０の四隅部には、例えばフランジ部１１に
凹みを形成することにより、図示省略する実装ボード
の、電源電圧ＶDD用の電源供給電極又はアースＧＮＤ用
の接地電極などに電気的に接続可能にされた接続端子部
１２が設けられている。
【０００９】パッケージ本体ケース１０は、例えば金属
でできていて、接続端子部１２を介して実装ボードよ
り、電源電圧ＶDDを印加させられるか又はアースＧＮＤ
に落とされる。また、フランジ部１１は、パッケージ１
を実装ボードに実装した場合に、パッケージ１自身を支
える脚となるものである。フランジ部１１及び接続端子
部１２はともにリード３０とは電気的に絶縁されてい
る。なお、接続端子部１２は四箇所の隅部のうち少なく
とも一箇所設けられていればよい。
でできていて、接続端子部１２を介して実装ボードよ
り、電源電圧ＶDDを印加させられるか又はアースＧＮＤ
に落とされる。また、フランジ部１１は、パッケージ１
を実装ボードに実装した場合に、パッケージ１自身を支
える脚となるものである。フランジ部１１及び接続端子
部１２はともにリード３０とは電気的に絶縁されてい
る。なお、接続端子部１２は四箇所の隅部のうち少なく
とも一箇所設けられていればよい。
【００１０】前記ＬＳＩチップ２０は、パッケージ本体
ケース１０の中央部に直接フェースダウンさせられた状
態、すなわちＬＳＩチップ２０の、素子の形成されてい
ない裏面を接合させた状態で取り付けられている。ＬＳ
Ｉチップ２０に形成された電極部、すなわちボンディン
グパッド（図示省略）と各リード３０，…とは夫々ボン
ディングワイヤ５０，…を介して電気的に接続されてい
る。また、ＬＳＩチップ２０のボンディングパッドのう
ち電源電圧ＶDD用のパッド（パッケージ本体ケース１０
が電源電圧ＶDDレベルの場合）又はアースＧＮＤ用のパ
ッド（パッケージ本体ケース１０がアースＧＮＤレベル
の場合）の何れか一方のパッドとパッケージ本体ケース
１０とがボンディングワイヤ５１を介して電気的に接続
されている。
ケース１０の中央部に直接フェースダウンさせられた状
態、すなわちＬＳＩチップ２０の、素子の形成されてい
ない裏面を接合させた状態で取り付けられている。ＬＳ
Ｉチップ２０に形成された電極部、すなわちボンディン
グパッド（図示省略）と各リード３０，…とは夫々ボン
ディングワイヤ５０，…を介して電気的に接続されてい
る。また、ＬＳＩチップ２０のボンディングパッドのう
ち電源電圧ＶDD用のパッド（パッケージ本体ケース１０
が電源電圧ＶDDレベルの場合）又はアースＧＮＤ用のパ
ッド（パッケージ本体ケース１０がアースＧＮＤレベル
の場合）の何れか一方のパッドとパッケージ本体ケース
１０とがボンディングワイヤ５１を介して電気的に接続
されている。
【００１１】前記リード３０は、例えば電気的絶縁体で
できたフィルム（図示省略）の裏面に金属薄膜として形
成され、所定のパターンを成している。そして、各リー
ド３０の先端部（すなわち、外部リード部）におけるピ
ッチは、特に限定しないが、例えば０.３mmや０.１５mm
や０.１mmなどとなっている。また、リードフレームの
微細パターンの形成技術が進歩することによって、更な
る微細ピッチ、例えば０.０１mmオーダーのピッチも可
能である。
できたフィルム（図示省略）の裏面に金属薄膜として形
成され、所定のパターンを成している。そして、各リー
ド３０の先端部（すなわち、外部リード部）におけるピ
ッチは、特に限定しないが、例えば０.３mmや０.１５mm
や０.１mmなどとなっている。また、リードフレームの
微細パターンの形成技術が進歩することによって、更な
る微細ピッチ、例えば０.０１mmオーダーのピッチも可
能である。
【００１２】また、リード部分は、リード３０と絶縁シ
ート４０とパッケージ本体ケース１０の３層からなるマ
イクロストリップ線路構造となっている。そのため、リ
ード３０における特性インピーダンスと実装ボードの特
性インピーダンスとの整合が取り易い。
ート４０とパッケージ本体ケース１０の３層からなるマ
イクロストリップ線路構造となっている。そのため、リ
ード３０における特性インピーダンスと実装ボードの特
性インピーダンスとの整合が取り易い。
【００１３】ここで、リード３０の構成要素である上記
フィルムは薄膜状のリード３０を支えるためのものであ
るが、前記絶縁シート４０を兼ねさせてもよい。この場
合には、フィルムの表面（金属薄膜の形成されていない
側の面）をパッケージ本体ケース１０の裏面に直接貼着
すればよい。
フィルムは薄膜状のリード３０を支えるためのものであ
るが、前記絶縁シート４０を兼ねさせてもよい。この場
合には、フィルムの表面（金属薄膜の形成されていない
側の面）をパッケージ本体ケース１０の裏面に直接貼着
すればよい。
【００１４】上記のように構成されたパッケージ１の、
ＬＳＩチップ２０、リード３０の基端側半部（すなわ
ち、内部リード部）、ボンディングワイヤ５０，５１
は、信頼度を確保するために樹脂により気密封止されて
いる。ここでは、コストを抑えるために、簡便で且つ高
信頼度の得られるポッティング法により樹脂封止部６０
（図３では二点鎖線で示した。）が形成されている。
ＬＳＩチップ２０、リード３０の基端側半部（すなわ
ち、内部リード部）、ボンディングワイヤ５０，５１
は、信頼度を確保するために樹脂により気密封止されて
いる。ここでは、コストを抑えるために、簡便で且つ高
信頼度の得られるポッティング法により樹脂封止部６０
（図３では二点鎖線で示した。）が形成されている。
【００１５】以上、詳述したように、第１実施例によれ
ば、パッケージ本体ケース１０でパッケージ１自身を支
えるため、リード３０にパッケージ１自身を支え得る程
度の機械的強度を持たせずに済み、リード３０の幅やピ
ッチをさらに微細化することが可能となり、従って、パ
ッケージ１を大型化することなくその四辺に極めて多数
のリードを配設させることができる。また、リード部分
がマイクロストリップ線路構造になっているため、実装
ボードの特性インピーダンスとの整合が取り易く、高周
波特性が良好となり、電気的特性が良くなる。さらに、
パッケージ本体ケース１０が金属製であるため、パッケ
ージ１の熱抵抗が小さくなり、優れた放熱性が得られる
だけでなく、放熱フィンの取付けも容易であるため、更
に熱抵抗を下げることができ、消費電力の大きい高集積
及び高性能ＬＳＩチップの実装が可能となる。
ば、パッケージ本体ケース１０でパッケージ１自身を支
えるため、リード３０にパッケージ１自身を支え得る程
度の機械的強度を持たせずに済み、リード３０の幅やピ
ッチをさらに微細化することが可能となり、従って、パ
ッケージ１を大型化することなくその四辺に極めて多数
のリードを配設させることができる。また、リード部分
がマイクロストリップ線路構造になっているため、実装
ボードの特性インピーダンスとの整合が取り易く、高周
波特性が良好となり、電気的特性が良くなる。さらに、
パッケージ本体ケース１０が金属製であるため、パッケ
ージ１の熱抵抗が小さくなり、優れた放熱性が得られる
だけでなく、放熱フィンの取付けも容易であるため、更
に熱抵抗を下げることができ、消費電力の大きい高集積
及び高性能ＬＳＩチップの実装が可能となる。
【００１６】（第２実施例）本発明に係るＬＳＩチップ
の実装構造の第２実施例を図４及び図５に示し、以下に
説明する。それらのうち、図４はパッケージの縦断面
図、図５はそのパッケージの底面図である。なお、第１
実施例と同一の部材等については同一の符号を付し、そ
の説明を省略する。
の実装構造の第２実施例を図４及び図５に示し、以下に
説明する。それらのうち、図４はパッケージの縦断面
図、図５はそのパッケージの底面図である。なお、第１
実施例と同一の部材等については同一の符号を付し、そ
の説明を省略する。
【００１７】第２実施例のパッケージ１が第１実施例と
異なるのは、以下の点である。すなわち、ＬＳＩチップ
２０のボンディングパッド（図示省略）と各リード３
０，…とのボンディング構造を、ワイヤボンディング構
造によらず、マイクロストリップ線路構造とした点であ
る。
異なるのは、以下の点である。すなわち、ＬＳＩチップ
２０のボンディングパッド（図示省略）と各リード３
０，…とのボンディング構造を、ワイヤボンディング構
造によらず、マイクロストリップ線路構造とした点であ
る。
【００１８】具体的に説明すると、図４に示すように、
ＬＳＩチップ２０の各ボンディングパッドと各リード３
０とが信号線群７０で電気的に接続されているととも
に、絶縁層７１（第１の絶縁層）を介して、導電材料で
できた導電層７２（第１の導電層）が信号線群７０に対
向して設けられている。そして、導電層７２は前記パッ
ケージ本体ケース１０に電気的に接続されている。
ＬＳＩチップ２０の各ボンディングパッドと各リード３
０とが信号線群７０で電気的に接続されているととも
に、絶縁層７１（第１の絶縁層）を介して、導電材料で
できた導電層７２（第１の導電層）が信号線群７０に対
向して設けられている。そして、導電層７２は前記パッ
ケージ本体ケース１０に電気的に接続されている。
【００１９】信号線群７０は、上述したリード３０と同
様に、電気的絶縁体でできたフィルム７３の表面に金属
薄膜として形成され、所定のパターンを成している。ま
た、導電層７２は、絶縁層７１の表面に形成された金属
薄膜である。これらフィルム７３、信号線群７０、絶縁
層７１及び導電層７２を４層構造をなす一枚のシートに
してもよい。このようにすれば、ボンディングに要する
時間が大幅に短縮される。
様に、電気的絶縁体でできたフィルム７３の表面に金属
薄膜として形成され、所定のパターンを成している。ま
た、導電層７２は、絶縁層７１の表面に形成された金属
薄膜である。これらフィルム７３、信号線群７０、絶縁
層７１及び導電層７２を４層構造をなす一枚のシートに
してもよい。このようにすれば、ボンディングに要する
時間が大幅に短縮される。
【００２０】第２実施例によれば、第１実施例における
効果に加えて、リード３０における特性インピーダンス
と信号線群７０の特性インピーダンスの整合が取り易
く、高周波特性がより一層良好になる。
効果に加えて、リード３０における特性インピーダンス
と信号線群７０の特性インピーダンスの整合が取り易
く、高周波特性がより一層良好になる。
【００２１】（第３実施例）本発明に係るＬＳＩチップ
の実装構造の第３実施例を図６及び図７に示し、以下に
説明する。それらのうち、図６はパッケージの縦断面
図、図７はそのパッケージの底面図である。なお、第１
実施例と同一の部材等については同一の符号を付し、そ
の説明を省略する。
の実装構造の第３実施例を図６及び図７に示し、以下に
説明する。それらのうち、図６はパッケージの縦断面
図、図７はそのパッケージの底面図である。なお、第１
実施例と同一の部材等については同一の符号を付し、そ
の説明を省略する。
【００２２】第３実施例のパッケージ１が第１実施例と
異なるのは、以下の点である。すなわち、ＬＳＩチップ
２０のボンディングパッド（図示省略）と各リード３
０，…とのボンディング構造を、ワイヤボンディング構
造によらず、ストリップ線路構造とするとともに、リー
ド部分に付いてもストリップ線路構造とした点である。
異なるのは、以下の点である。すなわち、ＬＳＩチップ
２０のボンディングパッド（図示省略）と各リード３
０，…とのボンディング構造を、ワイヤボンディング構
造によらず、ストリップ線路構造とするとともに、リー
ド部分に付いてもストリップ線路構造とした点である。
【００２３】ボンディング部分に付いて具体的に説明す
ると、図６に示すように、ＬＳＩチップ２０の各ボンデ
ィングパッドと各リード３０とが信号線群８０で電気的
に接続されている。この信号線群８０を挟むように、絶
縁層８１（第１の絶縁層）及び絶縁層８３（第２の絶縁
層）を介して、導電材料でできた導電層８２（第１の導
電層）及び導電層８４（第２の導電層）が対向して設け
られている。そして、導電層８２は前記パッケージ本体
ケース１０に電気的に接続されている。
ると、図６に示すように、ＬＳＩチップ２０の各ボンデ
ィングパッドと各リード３０とが信号線群８０で電気的
に接続されている。この信号線群８０を挟むように、絶
縁層８１（第１の絶縁層）及び絶縁層８３（第２の絶縁
層）を介して、導電材料でできた導電層８２（第１の導
電層）及び導電層８４（第２の導電層）が対向して設け
られている。そして、導電層８２は前記パッケージ本体
ケース１０に電気的に接続されている。
【００２４】信号線群８０は、上述したリード３０と同
様に、絶縁層８３の表面に金属薄膜として形成され、所
定のパターンを成している。導電層８２は、絶縁層８１
の表面に形成された金属薄膜である。また、導電層８４
は、電気的絶縁体でできたフィルム８５の表面に形成さ
れた金属薄膜である。これらフィルム８５、導電層８
４、絶縁層８３、信号線群８０、絶縁層８１及び導電層
８２を６層構造をなす一枚のシートにしてもよい。
様に、絶縁層８３の表面に金属薄膜として形成され、所
定のパターンを成している。導電層８２は、絶縁層８１
の表面に形成された金属薄膜である。また、導電層８４
は、電気的絶縁体でできたフィルム８５の表面に形成さ
れた金属薄膜である。これらフィルム８５、導電層８
４、絶縁層８３、信号線群８０、絶縁層８１及び導電層
８２を６層構造をなす一枚のシートにしてもよい。
【００２５】次に、リード部分に付いて具体的に説明す
ると、図６に示すように、パッケージ本体ケース１０と
ともにリード３０を挟むように、絶縁シート９０（第２
の絶縁シート）を介して、導電シート９１が設けられて
いる。そして、導電シート９１は前記導電層８４に電気
的に接続されているとともに、実装ボードの電源電圧Ｖ
DD用の電源供給電極（パッケージ本体ケース１０がアー
スＧＮＤレベルの場合）又はアースＧＮＤ用の接地電極
（パッケージ本体ケース１０が電源電圧ＶDDレベルの場
合）に電気的に接続される。
ると、図６に示すように、パッケージ本体ケース１０と
ともにリード３０を挟むように、絶縁シート９０（第２
の絶縁シート）を介して、導電シート９１が設けられて
いる。そして、導電シート９１は前記導電層８４に電気
的に接続されているとともに、実装ボードの電源電圧Ｖ
DD用の電源供給電極（パッケージ本体ケース１０がアー
スＧＮＤレベルの場合）又はアースＧＮＤ用の接地電極
（パッケージ本体ケース１０が電源電圧ＶDDレベルの場
合）に電気的に接続される。
【００２６】導電シート９１は、電気的絶縁体でできた
フィルム９２の表面に形成された金属薄膜である。これ
ら絶縁シート９０、導電シート９１及びフィルム９２を
３層構造をなす一枚のシートにしてもよい。
フィルム９２の表面に形成された金属薄膜である。これ
ら絶縁シート９０、導電シート９１及びフィルム９２を
３層構造をなす一枚のシートにしてもよい。
【００２７】以上説明したように、信号伝送に供せられ
るリード３０及びこれに電気的に接続された信号線群８
０が、例えば、パッケージ本体ケース１０及びこれに同
電位の導電層８２からなるアースＧＮＤレベルの導電層
と、導電シート９１及びこれに電気的に接続された導電
層８４からなる電源電圧ＶDDレベルの導電層とで挟まれ
ることによって、パッケージ１全体がストリップ線路構
造となっている。なお、パッケージ本体ケース１０側を
電源電圧ＶDDレベルとし、導電層８４，９１側をアース
ＧＮＤレベルとしてもよい。
るリード３０及びこれに電気的に接続された信号線群８
０が、例えば、パッケージ本体ケース１０及びこれに同
電位の導電層８２からなるアースＧＮＤレベルの導電層
と、導電シート９１及びこれに電気的に接続された導電
層８４からなる電源電圧ＶDDレベルの導電層とで挟まれ
ることによって、パッケージ１全体がストリップ線路構
造となっている。なお、パッケージ本体ケース１０側を
電源電圧ＶDDレベルとし、導電層８４，９１側をアース
ＧＮＤレベルとしてもよい。
【００２８】第３実施例によれば、第１実施例における
効果に加えて、リード３０における特性インピーダンス
と信号線群８０の特性インピーダンスの整合が取り易
く、高周波特性がより一層良好になる。
効果に加えて、リード３０における特性インピーダンス
と信号線群８０の特性インピーダンスの整合が取り易
く、高周波特性がより一層良好になる。
【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、パ
ッケージ本体ケース１０は金属でできているとしたが、
導電性を有し、パッケージ１自身を支える程度の機械的
強度を確保することができ、且つ放熱性に優れれば、金
属に限らない。また、パッケージ１の気密封止としてポ
ッティング法による樹脂封止を行っているが、キャステ
ィング法やトランスファモールド法で行ってもよいし、
樹脂封止に限らずその他の封止形式でもよい。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、パ
ッケージ本体ケース１０は金属でできているとしたが、
導電性を有し、パッケージ１自身を支える程度の機械的
強度を確保することができ、且つ放熱性に優れれば、金
属に限らない。また、パッケージ１の気密封止としてポ
ッティング法による樹脂封止を行っているが、キャステ
ィング法やトランスファモールド法で行ってもよいし、
樹脂封止に限らずその他の封止形式でもよい。
【００３０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
チップを実装したパッケージに適用した場合について説
明したが、この発明はそれに限定されるものではない。
なされた発明をその背景となった利用分野であるＬＳＩ
チップを実装したパッケージに適用した場合について説
明したが、この発明はそれに限定されるものではない。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、極めて熱抵抗が小さく、優
れた放熱性を有し、且つ、電気的特性、特に高周波特性
が良好であるとともに、リードの微細化が容易であるの
で、パッケージを大型化せずに、放熱性や電気的特性を
損なうことなく、容易にリードの数を増やすことができ
る。従って、今後益々高集積化及び高性能化して、必要
とするリードの数が増え、発熱による高温化をともな
い、動作速度が高速化するＬＳＩチップの実装に優れた
効果を発揮する。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、極めて熱抵抗が小さく、優
れた放熱性を有し、且つ、電気的特性、特に高周波特性
が良好であるとともに、リードの微細化が容易であるの
で、パッケージを大型化せずに、放熱性や電気的特性を
損なうことなく、容易にリードの数を増やすことができ
る。従って、今後益々高集積化及び高性能化して、必要
とするリードの数が増え、発熱による高温化をともな
い、動作速度が高速化するＬＳＩチップの実装に優れた
効果を発揮する。
【図１】第１実施例におけるＬＳＩチップの実装構造に
よるパッケージの外観を示す全体斜視図である。
よるパッケージの外観を示す全体斜視図である。
【図２】図１のII-IIにおけるパッケージの縦断面図で
ある。
ある。
【図３】そのパッケージの底面図である。
【図４】第２実施例におけるＬＳＩチップの実装構造に
よるパッケージの縦断面図である。
よるパッケージの縦断面図である。
【図５】そのパッケージの底面図である。
【図６】第３実施例におけるＬＳＩチップの実装構造に
よるパッケージの縦断面図である。
よるパッケージの縦断面図である。
【図７】そのパッケージの底面図である。
１０ パッケージ本体ケース １１ フランジ部 １２ 接続端子部 ２０ ＬＳＩチップ ３０ リード ４０ 絶縁シート（第１の絶縁シート） ７０，８０ 信号線群 ７１，８１ 絶縁層（第１の絶縁層） ７２，８２ 導電層（第１の導電層） ８３ 絶縁層（第２の絶縁層） ８４ 導電層（第２の導電層） ９０ 絶縁シート（第２の絶縁シート） ９１ 導電シート
Claims (3)
- 【請求項１】 側面にフランジ部を有し、導電材料から
なる矩形皿状のパッケージ本体ケースの裏面にＬＳＩチ
ップが実装され、該ＬＳＩチップの近傍から前記フラン
ジ部に至るまで、前記パッケージ本体ケースとの間に第
１の絶縁シートを介して、複数のリードが放射状に延設
されているとともに、パッケージ本体ケースの四隅部
に、実装ボードに設けられた電極に電気的に接続可能な
接続端子部が形成されていることを特徴とするＬＳＩチ
ップの実装構造。 - 【請求項２】 前記ＬＳＩチップと前記リードとの間に
は、前記パッケージ本体ケースの裏面に導電接触される
よう形成された第１の導電層と、ＬＳＩチップとリード
間で電気信号を伝送させる信号線群とが第１の絶縁層を
挟んで積層されてなるマイクロストリップ線路構造が設
けられていることを特徴とする請求項１記載のＬＳＩチ
ップの実装構造。 - 【請求項３】 前記リードの裏面には、第２の絶縁シー
トを挟んで、実装ボードに設けられた他の電極に電気的
に接続可能な導電シートが積層され、一方、前記ＬＳＩ
チップとリードとの間には、前記パッケージ本体ケース
の裏面に導電接触されるよう形成された第１の導電層
と、ＬＳＩチップとリード間で電気信号を伝送させる信
号線群とが第１の絶縁層を挟んで積層され、さらに上記
信号線群に第２の絶縁層を挟んで対向するように第２の
導電層が積層されてなるストリップ線路構造が設けら
れ、第２の導電層が前記導電シートに電気的に接続され
ていることを特徴とする請求項１記載のＬＳＩチップの
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244760A JPH0697359A (ja) | 1992-09-14 | 1992-09-14 | Ｌｓｉチップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244760A JPH0697359A (ja) | 1992-09-14 | 1992-09-14 | Ｌｓｉチップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697359A true JPH0697359A (ja) | 1994-04-08 |
Family
ID=17123498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244760A Pending JPH0697359A (ja) | 1992-09-14 | 1992-09-14 | Ｌｓｉチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697359A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426499B1 (ko) * | 1995-12-29 | 2004-05-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의구조 |
| WO2020115830A1 (ja) * | 2018-12-05 | 2020-06-11 | 三菱電機株式会社 | 半導体装置及びアンテナ装置 |
-
1992
- 1992-09-14 JP JP4244760A patent/JPH0697359A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426499B1 (ko) * | 1995-12-29 | 2004-05-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의구조 |
| WO2020115830A1 (ja) * | 2018-12-05 | 2020-06-11 | 三菱電機株式会社 | 半導体装置及びアンテナ装置 |
| CN113169128A (zh) * | 2018-12-05 | 2021-07-23 | 三菱电机株式会社 | 半导体装置以及天线装置 |
| JPWO2020115830A1 (ja) * | 2018-12-05 | 2021-09-02 | 三菱電機株式会社 | 半導体装置及びアンテナ装置 |
| US11393778B2 (en) | 2018-12-05 | 2022-07-19 | Mitsubishi Electric Corporation | Semiconductor device and antenna device |
| DE112018008188B4 (de) | 2018-12-05 | 2024-03-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Antennenvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| US6054754A (en) | Multi-capacitance lead frame decoupling device | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JPH10223672A (ja) | 半導体装置 | |
| JPH0810744B2 (ja) | 半導体装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| US20080123299A1 (en) | Circuit Device and Manufacturing Method of the Same | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH0697359A (ja) | Ｌｓｉチップの実装構造 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP2763234B2 (ja) | 半導体装置 | |
| KR100861509B1 (ko) | 전기적 및 열적으로 향상된 반도체 패키지 | |
| JP2000091376A (ja) | 電子回路装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2003068971A (ja) | 多層チップのパッケージング構造 |