JPH0697660A - 多層セラミック基板及びその製造方法 - Google Patents
多層セラミック基板及びその製造方法Info
- Publication number
- JPH0697660A JPH0697660A JP24782692A JP24782692A JPH0697660A JP H0697660 A JPH0697660 A JP H0697660A JP 24782692 A JP24782692 A JP 24782692A JP 24782692 A JP24782692 A JP 24782692A JP H0697660 A JPH0697660 A JP H0697660A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- substrate
- pad
- vias
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は内部に形成した厚膜ビアと表面上に形
成した薄膜パッドとの接続信頼度を向上するようにした
多層セラミック基板及びその製造方法を提供することを
目的とする。 【構成】それぞれ厚膜パターンと、厚膜ビア28と、該厚
膜ビア28に対向する位置に形成された厚膜パッド30とを
有する複数の積層された内層基板24と、該積層された内
層基板24の表裏に積層された、それぞれ厚膜ビア32と、
該厚膜ビア32に対向する位置に形成された厚膜パッド34
とを有する複数の研磨層基板26と、該研磨層基板26の表
裏に形成された薄膜パッド38とから構成される多層セラ
ミック基板において、前記研磨層基板26の少なくとも表
裏側の複数層で１個の厚膜パッド34に対して複数の厚膜
ビア32を接続するとともに、該研磨層基板26の表裏で前
記複数の厚膜ビア34に１個の薄膜パッド38を接続して構
成する。
成した薄膜パッドとの接続信頼度を向上するようにした
多層セラミック基板及びその製造方法を提供することを
目的とする。 【構成】それぞれ厚膜パターンと、厚膜ビア28と、該厚
膜ビア28に対向する位置に形成された厚膜パッド30とを
有する複数の積層された内層基板24と、該積層された内
層基板24の表裏に積層された、それぞれ厚膜ビア32と、
該厚膜ビア32に対向する位置に形成された厚膜パッド34
とを有する複数の研磨層基板26と、該研磨層基板26の表
裏に形成された薄膜パッド38とから構成される多層セラ
ミック基板において、前記研磨層基板26の少なくとも表
裏側の複数層で１個の厚膜パッド34に対して複数の厚膜
ビア32を接続するとともに、該研磨層基板26の表裏で前
記複数の厚膜ビア34に１個の薄膜パッド38を接続して構
成する。
Description
【０００１】
【産業上の利用分野】コンピューターや電子交換機等多
量の情報を処理する電子装置は、小型化、高信頼性、高
速化への要求が一段と高く、従って電子回路を高密度化
することが要求される。このためチップ（半導体素子）
自体の集積度を高め、要求に対処している。
量の情報を処理する電子装置は、小型化、高信頼性、高
速化への要求が一段と高く、従って電子回路を高密度化
することが要求される。このためチップ（半導体素子）
自体の集積度を高め、要求に対処している。
【０００２】また最近では、高密度化実装及び高速化の
要求に伴い、放熱性が良く高速化に適した多層セラミッ
ク基板上にチップを実装する技術が開発されており、近
年の多層セラミック基板は実装密度の上昇に伴い、厚膜
回路基板を研磨した後その表面に薄膜回路を形成するも
のが多用されており、多層セラミック基板製造時に厚膜
−薄膜接続の信頼度をより一層向上させることが要求さ
れている。
要求に伴い、放熱性が良く高速化に適した多層セラミッ
ク基板上にチップを実装する技術が開発されており、近
年の多層セラミック基板は実装密度の上昇に伴い、厚膜
回路基板を研磨した後その表面に薄膜回路を形成するも
のが多用されており、多層セラミック基板製造時に厚膜
−薄膜接続の信頼度をより一層向上させることが要求さ
れている。
【０００３】
【従来の技術】図３は従来例断面図を示しており、
（Ａ）は焼成された後の厚膜回路基板２を、（Ｂ）は研
磨した後表面に薄膜回路を形成した多層セラミック基板
１２を示している。
（Ａ）は焼成された後の厚膜回路基板２を、（Ｂ）は研
磨した後表面に薄膜回路を形成した多層セラミック基板
１２を示している。
【０００４】厚膜回路基板２は複数の内層基板４と、内
層基板４の上下に積層された研磨層基板６とから構成さ
れる。内層基板４には厚膜ビア８と厚膜パッド１０と、
図示しない厚膜パターンが形成されており、研磨層基板
６には厚膜ビア８と厚膜パッド１０とが形成されてい
る。内層基板４及び研磨層基板６とも、グリーンシート
を熱圧着し、所定温度で所定時間焼成して形成される。
層基板４の上下に積層された研磨層基板６とから構成さ
れる。内層基板４には厚膜ビア８と厚膜パッド１０と、
図示しない厚膜パターンが形成されており、研磨層基板
６には厚膜ビア８と厚膜パッド１０とが形成されてい
る。内層基板４及び研磨層基板６とも、グリーンシート
を熱圧着し、所定温度で所定時間焼成して形成される。
【０００５】図３（Ｂ）は、厚膜回路基板２の表面を研
磨して平面度及び平行度を出した後、表面上に薄膜パッ
ド１４を形成した完成体としての多層セラミック基板１
２を示している。薄膜パッド１４は銅、アルミニウム等
をスパッタリングした後、所定パターンにエッチングを
して形成されている。
磨して平面度及び平行度を出した後、表面上に薄膜パッ
ド１４を形成した完成体としての多層セラミック基板１
２を示している。薄膜パッド１４は銅、アルミニウム等
をスパッタリングした後、所定パターンにエッチングを
して形成されている。
【０００６】
【発明が解決しようとする課題】従来の多層セラミック
基板１２では、図示したように１個の厚膜ビア８に対し
て１個の薄膜パッド１４が接続されていたため、数１０
ｐｐｍの確立（数１０万回に１回の割合）で厚膜ビア８
と薄膜パッド１４との接続不良を生じるという問題があ
った。
基板１２では、図示したように１個の厚膜ビア８に対し
て１個の薄膜パッド１４が接続されていたため、数１０
ｐｐｍの確立（数１０万回に１回の割合）で厚膜ビア８
と薄膜パッド１４との接続不良を生じるという問題があ
った。
【０００７】本発明は、このような点に鑑みてなされた
ものであり、その目的とするところは、内部に形成した
厚膜ビアと表面上に形成した薄膜パッドとの接続信頼度
を向上するようにした多層セラミック基板及びその製造
方法を提供することである。
ものであり、その目的とするところは、内部に形成した
厚膜ビアと表面上に形成した薄膜パッドとの接続信頼度
を向上するようにした多層セラミック基板及びその製造
方法を提供することである。
【０００８】
【課題を解決するための手段】本発明によると、それぞ
れ厚膜パターンと、厚膜ビアと、該厚膜ビアに対向する
位置に形成された厚膜パッドとを有する複数の積層され
た内層基板と、該積層された内層基板の表裏に積層され
た、それぞれ厚膜ビアと、該厚膜ビアに対向する位置に
形成された厚膜パッドとを有する複数の研磨層基板と、
該研磨層基板の表裏に形成された薄膜パッドとから構成
される多層セラミック基板において、前記研磨層基板の
少なくとも表裏側の複数層で１個の厚膜パッドに対して
複数の厚膜ビアを接続するとともに、該研磨層基板の表
裏で前記複数の厚膜ビアに１個の薄膜パッドを接続した
ことを特徴とする多層セラミック基板が提供される。
れ厚膜パターンと、厚膜ビアと、該厚膜ビアに対向する
位置に形成された厚膜パッドとを有する複数の積層され
た内層基板と、該積層された内層基板の表裏に積層され
た、それぞれ厚膜ビアと、該厚膜ビアに対向する位置に
形成された厚膜パッドとを有する複数の研磨層基板と、
該研磨層基板の表裏に形成された薄膜パッドとから構成
される多層セラミック基板において、前記研磨層基板の
少なくとも表裏側の複数層で１個の厚膜パッドに対して
複数の厚膜ビアを接続するとともに、該研磨層基板の表
裏で前記複数の厚膜ビアに１個の薄膜パッドを接続した
ことを特徴とする多層セラミック基板が提供される。
【０００９】好ましくは、研磨層基板の全てにおいて１
個の厚膜パッドに対して複数の厚膜ビアが接続されてい
る。本発明の他の側面によると、穴あけをした第１のグ
リーンシートを導体で穴埋めをして第１の厚膜ビアを形
成し、該第１のグリーンシートに導体を印刷して厚膜パ
ターンと第１の厚膜パッドを形成し、穴あけをした第２
のグリーンシートを導体で穴埋めをして第２の厚膜ビア
を形成し、該第２のグリーンシートに導体を印刷して前
記第２の厚膜ビアの複数個に接続する第２の厚膜パッド
を形成し、前記第１のグリーンシートを複数層積層する
とともに、積層された第１のグリーンシートの上下に第
２のグリーンシートをそれぞれ複数層積層し、前記積層
体を加熱しながら加圧して第１及び第２のグリーンシー
トの各々を圧着し、圧着された積層体を所定温度で所定
時間焼成し、焼成された積層体の上下両面を研磨して所
望の平面度及び平行度を出し、研磨された表面上に前記
第２の厚膜ビアの複数個に接続される薄膜パッドを形成
することを特徴をする多層セラミック基板の製造方法が
提供される。
個の厚膜パッドに対して複数の厚膜ビアが接続されてい
る。本発明の他の側面によると、穴あけをした第１のグ
リーンシートを導体で穴埋めをして第１の厚膜ビアを形
成し、該第１のグリーンシートに導体を印刷して厚膜パ
ターンと第１の厚膜パッドを形成し、穴あけをした第２
のグリーンシートを導体で穴埋めをして第２の厚膜ビア
を形成し、該第２のグリーンシートに導体を印刷して前
記第２の厚膜ビアの複数個に接続する第２の厚膜パッド
を形成し、前記第１のグリーンシートを複数層積層する
とともに、積層された第１のグリーンシートの上下に第
２のグリーンシートをそれぞれ複数層積層し、前記積層
体を加熱しながら加圧して第１及び第２のグリーンシー
トの各々を圧着し、圧着された積層体を所定温度で所定
時間焼成し、焼成された積層体の上下両面を研磨して所
望の平面度及び平行度を出し、研磨された表面上に前記
第２の厚膜ビアの複数個に接続される薄膜パッドを形成
することを特徴をする多層セラミック基板の製造方法が
提供される。
【００１０】
【作用】多層セラミック基板は内層基板及び研磨層基板
を積層した厚膜回路基板を研磨して平面度及び平行度を
出した後、表面に薄膜パッドを形成して製造される。薄
膜パッドは複数個の厚膜ビアに接続されているため、一
方の厚膜−薄膜接続部に異常を生じ接続不良が生じた場
合にも、他方の接続部が正常であれば正常に機能するた
め、厚膜−薄膜接続部の接続信頼度を向上することがで
きる。
を積層した厚膜回路基板を研磨して平面度及び平行度を
出した後、表面に薄膜パッドを形成して製造される。薄
膜パッドは複数個の厚膜ビアに接続されているため、一
方の厚膜−薄膜接続部に異常を生じ接続不良が生じた場
合にも、他方の接続部が正常であれば正常に機能するた
め、厚膜−薄膜接続部の接続信頼度を向上することがで
きる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明実施例に係る多層セラミック
基板の分解断面図であり、図２（Ａ）は焼成された厚膜
回路基板の断面図、図２（Ｂ）は研磨され薄膜回路の形
成された多層セラミック基板の断面図である。
に説明する。図１は本発明実施例に係る多層セラミック
基板の分解断面図であり、図２（Ａ）は焼成された厚膜
回路基板の断面図、図２（Ｂ）は研磨され薄膜回路の形
成された多層セラミック基板の断面図である。
【００１２】図２（Ａ）を参照すると、複数の内層基板
２４及び内層基板２４の上下に積層された研磨層基板２
６とからなる厚膜回路基板２２が示されている。内層基
板２４は例えば数１０層積層されており、各内層基板２
４には複数の厚膜ビア２８と、それぞれ各厚膜ビア２８
に接続された複数の厚膜パッド３０と、図示しない厚膜
パターンが形成されている。これらの厚膜ビア２８、厚
膜パッド３０及び厚膜パターンは、例えば銅から形成さ
れている。
２４及び内層基板２４の上下に積層された研磨層基板２
６とからなる厚膜回路基板２２が示されている。内層基
板２４は例えば数１０層積層されており、各内層基板２
４には複数の厚膜ビア２８と、それぞれ各厚膜ビア２８
に接続された複数の厚膜パッド３０と、図示しない厚膜
パターンが形成されている。これらの厚膜ビア２８、厚
膜パッド３０及び厚膜パターンは、例えば銅から形成さ
れている。
【００１３】内層基板２４に複数層積層された研磨層基
板２６は基板全体の平面度及び平行度を出すために任意
の位置まで研磨されるべき基板であり、内層基板２４に
設けた１個の厚膜ビア２８に対して２個の厚膜ビア３２
が形成されており、２個の厚膜ビア３２に対して１個の
厚膜パッド３４が接続されている。
板２６は基板全体の平面度及び平行度を出すために任意
の位置まで研磨されるべき基板であり、内層基板２４に
設けた１個の厚膜ビア２８に対して２個の厚膜ビア３２
が形成されており、２個の厚膜ビア３２に対して１個の
厚膜パッド３４が接続されている。
【００１４】内層基板２４及び研磨層基板２６は、例え
ばガラスセラミックスのグリーンシートを積層して熱圧
着し、これらを所定温度で所定時間焼成することにより
形成される。
ばガラスセラミックスのグリーンシートを積層して熱圧
着し、これらを所定温度で所定時間焼成することにより
形成される。
【００１５】以下、本発明実施例の多層セラミック基板
の製造プロセスについて説明する。先ず、内層基板とな
るガラスセラミックス製の第１のグリーンシートに穴あ
けをし、銅で穴埋めをして第１の厚膜ビア２８を形成す
る。次いで、第１のグリーンシートに銅をスクリーン印
刷して第１の厚膜パッド３０と図示しない厚膜パターン
とを形成する。
の製造プロセスについて説明する。先ず、内層基板とな
るガラスセラミックス製の第１のグリーンシートに穴あ
けをし、銅で穴埋めをして第１の厚膜ビア２８を形成す
る。次いで、第１のグリーンシートに銅をスクリーン印
刷して第１の厚膜パッド３０と図示しない厚膜パターン
とを形成する。
【００１６】内層基板２４に形成された厚膜パターンは
基板ごとに異なっており、それぞれ信号層、電源層又は
アース層の役目をする。さらに、研磨層基板２６となる
ガラスセラミックス製の第２のグリーンシートに穴あけ
をし、これらの穴を銅で穴埋めをして第２の厚膜ビア３
２を形成する。次いで、第２のグリーンシートに銅をス
クリーン印刷してそれぞれ第２の厚膜ビア３２の２個に
接続する第２の厚膜パッド３４を形成する。
基板ごとに異なっており、それぞれ信号層、電源層又は
アース層の役目をする。さらに、研磨層基板２６となる
ガラスセラミックス製の第２のグリーンシートに穴あけ
をし、これらの穴を銅で穴埋めをして第２の厚膜ビア３
２を形成する。次いで、第２のグリーンシートに銅をス
クリーン印刷してそれぞれ第２の厚膜ビア３２の２個に
接続する第２の厚膜パッド３４を形成する。
【００１７】第２のグリーンシートは焼成して研磨層基
板２６となるものであるため、第２のグリーンシート上
には厚膜パターンを形成しない。このように加工された
第１のグリーンシートを複数層積層するとともに、積層
された第１のグリーンシートの上下に第２のグリーンシ
ートをそれぞれ複数層積層する。
板２６となるものであるため、第２のグリーンシート上
には厚膜パターンを形成しない。このように加工された
第１のグリーンシートを複数層積層するとともに、積層
された第１のグリーンシートの上下に第２のグリーンシ
ートをそれぞれ複数層積層する。
【００１８】この積層体を約１００〜１５０℃で加熱し
ながら約３００kg／cm2 の力で加圧して各グリーンシー
トを熱圧着する。次いで、圧着された積層体を約１００
０℃で約２．５時間焼成して、厚膜回路基板２２を製造
する。
ながら約３００kg／cm2 の力で加圧して各グリーンシー
トを熱圧着する。次いで、圧着された積層体を約１００
０℃で約２．５時間焼成して、厚膜回路基板２２を製造
する。
【００１９】次いで、焼成された厚膜回路基板２２の上
下両面の研磨層基板２６を任意の位置まで研磨して、所
望の平面度及び平行度を出すようにする。次いで、研磨
された基板上にスパッタリングにより例えばアルミニウ
ムの被膜を形成し、エッチングすることにより研磨層基
板２６に形成された２個の厚膜ビア３２に接続された薄
膜パッド３８を形成する。薄膜パッド３８の厚さは数μ
ｍ程度である。
下両面の研磨層基板２６を任意の位置まで研磨して、所
望の平面度及び平行度を出すようにする。次いで、研磨
された基板上にスパッタリングにより例えばアルミニウ
ムの被膜を形成し、エッチングすることにより研磨層基
板２６に形成された２個の厚膜ビア３２に接続された薄
膜パッド３８を形成する。薄膜パッド３８の厚さは数μ
ｍ程度である。
【００２０】このようにして形成した多層セラミック基
板３６が図２（Ｂ）に示されている。図１は図２（Ｂ）
に示された多層セラミック基板の分解断面図を示してい
る。尚、図２（Ａ）、（Ｂ）において、各内層基板２４
及び研磨層基板２６の境界線が示されているが、これは
説明の便宜上理解を助けるために示されているに過ぎ
ず、焼成された実際の多層セラミック基板では各内層基
板２４及び研磨層基板２６は一体化されてこれらの境界
線は識別し得ないものである。
板３６が図２（Ｂ）に示されている。図１は図２（Ｂ）
に示された多層セラミック基板の分解断面図を示してい
る。尚、図２（Ａ）、（Ｂ）において、各内層基板２４
及び研磨層基板２６の境界線が示されているが、これは
説明の便宜上理解を助けるために示されているに過ぎ
ず、焼成された実際の多層セラミック基板では各内層基
板２４及び研磨層基板２６は一体化されてこれらの境界
線は識別し得ないものである。
【００２１】本実施例によれば、基板表面に形成された
薄膜パッドは２個の厚膜ビアに接続されているため、一
方の厚膜−薄膜接続部に何らかの異常が生じ接続不具合
が生じた場合にも、もう一方の厚膜−薄膜接続部が正常
であれば回路全体を正常に機能させることができる。
薄膜パッドは２個の厚膜ビアに接続されているため、一
方の厚膜−薄膜接続部に何らかの異常が生じ接続不具合
が生じた場合にも、もう一方の厚膜−薄膜接続部が正常
であれば回路全体を正常に機能させることができる。
【００２２】上述した実施例では、１個の薄膜パッドに
対して２個の厚膜ビアを接続しているが、本発明はこの
構成に限定されるものではなく、１個の薄膜パッドに対
して３個以上の厚膜ビアを接続する構成を含むものであ
る。
対して２個の厚膜ビアを接続しているが、本発明はこの
構成に限定されるものではなく、１個の薄膜パッドに対
して３個以上の厚膜ビアを接続する構成を含むものであ
る。
【００２３】
【発明の効果】本発明の多層セラミック基板は以上詳述
したように構成したので、厚膜−薄膜の接続チャンスを
整数倍化できるため、内部に形成した厚膜ビアと表面上
に形成した薄膜パッドとの接続信頼度を向上できるとい
う効果を奏する。
したように構成したので、厚膜−薄膜の接続チャンスを
整数倍化できるため、内部に形成した厚膜ビアと表面上
に形成した薄膜パッドとの接続信頼度を向上できるとい
う効果を奏する。
【図面の簡単な説明】
【図１】本発明実施例に係る多層セラミック基板の分解
断面図である。
断面図である。
【図２】本発明実施例の断面図であり、（Ａ）は焼成後
の厚膜回路基板を、（Ｂ）は表面研磨をした後薄膜パッ
ドを形成し、完成された多層セラミック基板をそれぞれ
示している。
の厚膜回路基板を、（Ｂ）は表面研磨をした後薄膜パッ
ドを形成し、完成された多層セラミック基板をそれぞれ
示している。
【図３】従来例断面図であり、（Ａ）は厚膜回路基板
を、（Ｂ）は完成された多層セラミック基板をそれぞれ
示している。
を、（Ｂ）は完成された多層セラミック基板をそれぞれ
示している。
２２ 厚膜回路基板 ２４ 内層基板 ２６ 研磨層基板 ２８，３２ 厚膜ビア ３０，３４ 厚膜パッド ３６ 多層セラミック基板 ３８ 薄膜パッド
Claims (5)
- 【請求項１】 それぞれ厚膜パターンと、厚膜ビア(28)
と、該厚膜ビア(28)に対向する位置に形成された厚膜パ
ッド(30)とを有する複数の積層された内層基板(24)と、
該積層された内層基板(24)の表裏に積層された、それぞ
れ厚膜ビア(32)と、該厚膜ビア(32)に対向する位置に形
成された厚膜パッド(34)とを有する複数の研磨層基板(2
6)と、該研磨層基板(26)の表裏に形成された薄膜パッド
(38)とから構成される多層セラミック基板において、 前記研磨層基板(26)の少なくとも表面側の複数層で１個
の厚膜パッド(34)に対して複数の厚膜ビア(32)を接続す
るとともに、 該研磨層基板(26)の表裏で前記複数の厚膜ビア(34)に１
個の薄膜パッド(38)を接続したことを特徴とする多層セ
ラミック基板。 - 【請求項２】 前記研磨層基板(26)の全てにおいて１個
の厚膜パッド(34)に対して複数の厚膜ビア(32)を接続し
たことを特徴とする請求項１記載の多層セラミック基
板。 - 【請求項３】 前記内層基板(24)と研磨層基板(26)はガ
ラスセラミックスから形成される請求項１又は２記載の
多層セラミック基板。 - 【請求項４】 前記厚膜ビア(28,32) 、厚膜パッド(30,
34) 及び厚膜パターンは銅から形成され、前記薄膜パッ
ド(38)はアルミニウムから形成される請求項１〜３のい
ずれかに記載の多層セラミック基板。 - 【請求項５】 穴あけをした第１のグリーンシートを導
体で穴埋めをして第１の厚膜ビア(28)を形成し、 該第１のグリーンシートに導体を印刷して厚膜パターン
と第１の厚膜パッド(30)を形成し、 穴あけをした第２のグリーンシートを導体で穴埋めをし
て第２の厚膜ビア(32)を形成し、 該第２のグリーンシートに導体を印刷して前記第２の厚
膜ビア(32)の複数個に接続する第２の厚膜パッド(34)を
形成し、 前記第１のグリーンシートを複数層積層するとともに、
積層された第１のグリーンシートの上下に第２のグリー
ンシートをそれぞれ複数層積層し、 前記積層体を加熱しながら加圧して第１及び第２のグリ
ーンシートの各々を圧着し、 圧着された積層体を所定温度で所定時間焼成し、 焼成された積層体の上下両面を研磨して所望の平面度及
び平行度を出し、 研磨された表面上に前記第２の厚膜ビア(34)の複数個に
接続される薄膜パッド(38)を形成することを特徴をする
多層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24782692A JPH0697660A (ja) | 1992-09-17 | 1992-09-17 | 多層セラミック基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24782692A JPH0697660A (ja) | 1992-09-17 | 1992-09-17 | 多層セラミック基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697660A true JPH0697660A (ja) | 1994-04-08 |
Family
ID=17169246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24782692A Withdrawn JPH0697660A (ja) | 1992-09-17 | 1992-09-17 | 多層セラミック基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697660A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028730A (ja) * | 2010-07-21 | 2012-02-09 | Samsung Electro-Mechanics Co Ltd | 多層回路基板及び多層回路基板の製造方法 |
| US8222540B2 (en) | 2009-05-14 | 2012-07-17 | Fujitsu Limited | Printed wiring board and electronic-component package |
| CN115720414A (zh) * | 2023-01-10 | 2023-02-28 | 四川斯艾普电子科技有限公司 | 一种厚薄膜防打火电路板形成方法 |
-
1992
- 1992-09-17 JP JP24782692A patent/JPH0697660A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8222540B2 (en) | 2009-05-14 | 2012-07-17 | Fujitsu Limited | Printed wiring board and electronic-component package |
| JP2012028730A (ja) * | 2010-07-21 | 2012-02-09 | Samsung Electro-Mechanics Co Ltd | 多層回路基板及び多層回路基板の製造方法 |
| CN115720414A (zh) * | 2023-01-10 | 2023-02-28 | 四川斯艾普电子科技有限公司 | 一种厚薄膜防打火电路板形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3547146B2 (ja) | 集積回路用パッケージ | |
| US6815046B2 (en) | Method of producing ceramic multilayer substrate | |
| US4195195A (en) | Tape automated bonding test board | |
| US6852569B2 (en) | Method of fabricating multilayer ceramic substrate | |
| EP0797254B1 (en) | LSI package and manufacturing method thereof | |
| JPH0697656A (ja) | セラミック多層基板の製造方法 | |
| JP2003304072A (ja) | 多層配線基板及びその製造方法 | |
| JPH0697660A (ja) | 多層セラミック基板及びその製造方法 | |
| JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP5185622B2 (ja) | 多層配線基板 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2002324973A (ja) | セラミック多層基板 | |
| JP2001144437A (ja) | 多層セラミック基板およびその製造方法 | |
| JP6500987B2 (ja) | 積層配線基板およびこれを備えるプローブカード | |
| JP2793446B2 (ja) | 多層セラミック基板の積層プレス方法 | |
| JP2630232B2 (ja) | 多層配線基板の製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH10294560A (ja) | 多層配線板 | |
| JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| JPH0750462A (ja) | 電子回路基板 | |
| JP2002118194A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JP2001326298A (ja) | キャパシタ内蔵インターポーザ及びその製造方法 | |
| JPS6226200B2 (ja) | ||
| JP2551064B2 (ja) | セラミック多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |