JPH0697737B2 - 階段波発生回路 - Google Patents
階段波発生回路Info
- Publication number
- JPH0697737B2 JPH0697737B2 JP2005767A JP576790A JPH0697737B2 JP H0697737 B2 JPH0697737 B2 JP H0697737B2 JP 2005767 A JP2005767 A JP 2005767A JP 576790 A JP576790 A JP 576790A JP H0697737 B2 JPH0697737 B2 JP H0697737B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage dividing
- voltage
- switch
- staircase wave
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 3
- 238000009432 framing Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は階段波発生回路に関するもので、例えばフレー
ミングカメラに好適に使用できるものである。
ミングカメラに好適に使用できるものである。
階段波発生回路として、従来から種々の回路方式のもの
が提案されている。例えば「特許パルス回路技術辞典」
P.298〜307（オーム社）では、従来の階段波発生回路を
下記の４種に分類している。
が提案されている。例えば「特許パルス回路技術辞典」
P.298〜307（オーム社）では、従来の階段波発生回路を
下記の４種に分類している。
回転スイッチやD/Aコンバータなどを用いた電圧値
切換えによる階段波発生回路。
切換えによる階段波発生回路。
方形波、のこぎり波等の波形加算による階段波発生
回路。
回路。
ストレージカウンタを用いてクロックパルスを積分
する階段波発生回路。
する階段波発生回路。
エザキダイオード、サーミスタなどの特殊素子を用
いた階段波発生回路。
いた階段波発生回路。
ところで、フレーミングカメラなどに好適される階段波
発生回路では、高圧の段階波を極端の立ち上り又は立ち
下り時間で生成させること、すなわち高圧かつ高速の特
性が必要される。このため、かかる用途の従来の階段波
発生回路では、上記の電圧切換方式が用いられ、回路
中には三極管、アバランシェトランジスタ、遅延線など
の素子が適用されていた。
発生回路では、高圧の段階波を極端の立ち上り又は立ち
下り時間で生成させること、すなわち高圧かつ高速の特
性が必要される。このため、かかる用途の従来の階段波
発生回路では、上記の電圧切換方式が用いられ、回路
中には三極管、アバランシェトランジスタ、遅延線など
の素子が適用されていた。
上記の事情を、第８図および第９図により詳しく説明す
る。
る。
従来は、フレーミングカメラに応用される階段波発生方
法として、のこぎり波とランプ電圧の合成による方法が
知られている（米国特許No.3,887,841 June 3,1975）。
これについて第８図、第９図を用いて説明する。被測定
光111は、レンズ110を介してストリーク管113の光電面1
12に結像される。光電面112からは入射光量に応じた光
電子が放出され、ここで光電面ゲート回路129からのパ
ルス電圧が印加されると、グリッド114との間の電位差V
SG−VSPにより加速される。そしてさらにアノード電極1
15で加速され、偏向電極117、偏向電極119を通り螢光面
120に入射される。
法として、のこぎり波とランプ電圧の合成による方法が
知られている（米国特許No.3,887,841 June 3,1975）。
これについて第８図、第９図を用いて説明する。被測定
光111は、レンズ110を介してストリーク管113の光電面1
12に結像される。光電面112からは入射光量に応じた光
電子が放出され、ここで光電面ゲート回路129からのパ
ルス電圧が印加されると、グリッド114との間の電位差V
SG−VSPにより加速される。そしてさらにアノード電極1
15で加速され、偏向電極117、偏向電極119を通り螢光面
120に入射される。
ここで偏向電極117へは、のこぎり波発生回路124からの
のこぎり波（第９図（ａ）図示）が印加され、また偏向
電極119へは、ランプ電圧発生回路126からのランプ電圧
（第９図（ｂ）図示）が印加される。なお、このランプ
電圧発生回路126にはトリガ回路127が接続されている。
のこぎり波（第９図（ａ）図示）が印加され、また偏向
電極119へは、ランプ電圧発生回路126からのランプ電圧
（第９図（ｂ）図示）が印加される。なお、このランプ
電圧発生回路126にはトリガ回路127が接続されている。
光電子がこの２対の偏向電極117,119を通過することに
より、光電子は結果として第９図（ｃ）の電圧で偏向さ
れたことと同じになる（ストリーク管内で波形をたしあ
わせている）。
より、光電子は結果として第９図（ｃ）の電圧で偏向さ
れたことと同じになる（ストリーク管内で波形をたしあ
わせている）。
また、光電面ゲートパルスが光電面112に印加されてい
るため、螢光面120では、第９図（ｄ）に示す時間範囲
の像が位置をずらせて形成させる。すなわち、第８図中
に示す螢光面120上の位置（１），（２），（３）にお
いて各時間範囲の螢光像が形成される。
るため、螢光面120では、第９図（ｄ）に示す時間範囲
の像が位置をずらせて形成させる。すなわち、第８図中
に示す螢光面120上の位置（１），（２），（３）にお
いて各時間範囲の螢光像が形成される。
しかしながら上記従来例による階段波発生回路では、ラ
ンプ電圧の精度（リニアリティ）やのこぎり波の傾斜と
ランプ電圧の傾斜を正確に合わせることが困難なため、
正確な像が得られない。また、偏向板も２対必要であっ
た。他方、先に説明した〜の方式によれば、シャー
プに立ち上る階段波電圧は得られるものの、高圧かつ高
速の条件を満足できない。また、波形加算法、ストレー
ジカウンタ法、特殊素子を用いる方法では、素子の時定
数によって平坦度が低下し、解像度が悪くなる欠点があ
った。
ンプ電圧の精度（リニアリティ）やのこぎり波の傾斜と
ランプ電圧の傾斜を正確に合わせることが困難なため、
正確な像が得られない。また、偏向板も２対必要であっ
た。他方、先に説明した〜の方式によれば、シャー
プに立ち上る階段波電圧は得られるものの、高圧かつ高
速の条件を満足できない。また、波形加算法、ストレー
ジカウンタ法、特殊素子を用いる方法では、素子の時定
数によって平坦度が低下し、解像度が悪くなる欠点があ
った。
本発明は上記のような問題点を解決することを課題とし
ている。
ている。
そこで、本発明にかかる階段波発生回路は、互いに電圧
レベルが異なる第１電源と第２電源の間に配置される、
直列接続された複数の分圧要素を有する分圧手段と、こ
の各分圧要素に対応して設けられたスイッチ素子を有
し、かつ、このスイッチ素子を直列接続して構成される
スイッチ手段とを有する。また、このスイッチ手段の一
方の端子には第１電源が接続され、他方の端子には出力
端子が接続される。
レベルが異なる第１電源と第２電源の間に配置される、
直列接続された複数の分圧要素を有する分圧手段と、こ
の各分圧要素に対応して設けられたスイッチ素子を有
し、かつ、このスイッチ素子を直列接続して構成される
スイッチ手段とを有する。また、このスイッチ手段の一
方の端子には第１電源が接続され、他方の端子には出力
端子が接続される。
さらに、このスイッチ手段の各スイッチ素子を、出力端
子に接続されたスイッチ素子から順に導通状態に遷移さ
せるトリガ手段を備え、各分圧要素同士の接続部とこの
各分圧要素に対応する各スイッチ素子同士の接続部との
間には、分圧要素側からスイッチ素子側へ流れる電流を
許容し、かつ、トリガ手段によって導通状態に遷移した
スイッチ素子を流れる電流が、それ以前にすでに導通状
態となっているスイッチ素子に対応して設けられた分圧
要素に流れ込むことを阻止する逆流素子手段をそれぞれ
接続して構成する。
子に接続されたスイッチ素子から順に導通状態に遷移さ
せるトリガ手段を備え、各分圧要素同士の接続部とこの
各分圧要素に対応する各スイッチ素子同士の接続部との
間には、分圧要素側からスイッチ素子側へ流れる電流を
許容し、かつ、トリガ手段によって導通状態に遷移した
スイッチ素子を流れる電流が、それ以前にすでに導通状
態となっているスイッチ素子に対応して設けられた分圧
要素に流れ込むことを阻止する逆流素子手段をそれぞれ
接続して構成する。
第１電源と第２電源との間の電位差が各分圧要素によっ
て分圧されるが、この分圧された電圧は、この分圧要素
に接続された逆流阻止手段を介して、対応する各スイッ
チ素子の両端に与えられる。対応する各スイッチ素子も
互いに直列に接続されており、一連のスイッチ素子（ス
イッチ手段）の一端が第１電源に接続され、他端が出力
端子に接続されている。
て分圧されるが、この分圧された電圧は、この分圧要素
に接続された逆流阻止手段を介して、対応する各スイッ
チ素子の両端に与えられる。対応する各スイッチ素子も
互いに直列に接続されており、一連のスイッチ素子（ス
イッチ手段）の一端が第１電源に接続され、他端が出力
端子に接続されている。
トリガ手段により、この一連のスイッチ素子のうち、出
力端子に近い側のスイッチ素子から順に導通状態に遷移
させると、まず、初めに導通されたスイッチ素子に対応
する分圧要素の両端の電位差が出力端子と第２電源との
間に与えられる。そして、各スイッチ素子が順に導通さ
れる毎に、対応する分圧要素で分圧された電位差がこの
電位差に加えられ、出力端子と第２電源との間の電位差
は、次第に階段状に増加する。なお、この際、次段のス
イッチ素子が導通すると、その前段の逆流阻止手段の出
力側には、その入力側よりも高い電位が与えられること
になるが、この逆流阻止手段によって、この方向に流れ
る電流が阻止される。
力端子に近い側のスイッチ素子から順に導通状態に遷移
させると、まず、初めに導通されたスイッチ素子に対応
する分圧要素の両端の電位差が出力端子と第２電源との
間に与えられる。そして、各スイッチ素子が順に導通さ
れる毎に、対応する分圧要素で分圧された電位差がこの
電位差に加えられ、出力端子と第２電源との間の電位差
は、次第に階段状に増加する。なお、この際、次段のス
イッチ素子が導通すると、その前段の逆流阻止手段の出
力側には、その入力側よりも高い電位が与えられること
になるが、この逆流阻止手段によって、この方向に流れ
る電流が阻止される。
以下、添付図面を参照して本発明の実施例を説明する。
第１図は実施例の回路の基本構成を示している。図示の
通り、ｎ個の抵抗R1,R2,R3,…Rnの直列回路によって分
圧手段１が構成され、これは高レベルの電源VH（第１電
源）と低レベルの電源VL（第２電源）の間に接続され
る。この間の電位差VH−VLは各抵抗R1〜Rnにより分圧さ
れ、分圧電圧V1,V2,…Vn-2が得られる。また、例えばFE
Tやバイポーラトランジスタからなるｎ個のスイッチ素
子S1,S2,S3,…Snが直列接続され、これによってスイッ
チ手段２が形成される。このスイッチ手段も電源VHと電
源VLの間に接続され、各スイッチ素子S1〜Snは後述する
トリガ手段４によって、導通状態又は非導通状態と、そ
の接続状態が遷移する。また、スイッチ素子S2〜Snの相
互間と抵抗R2〜Rnの相互間はダイオードD1〜Dn-2で接続
され、逆流阻止手段３を構成している。なお、スイッチ
素子（復帰用スイッチ素子）S1とスイッチ素子S2の間は
出力端子OUTに接続され、この出力端子OUTと電源VLの間
には抵抗R0が接続される。さらに、スイッチ素子S1〜Sn
はトリガ手段４からのトリガ信号TR1〜TRnによりオンさ
れる。トリガ手段４はECLやTTLで構成される。
通り、ｎ個の抵抗R1,R2,R3,…Rnの直列回路によって分
圧手段１が構成され、これは高レベルの電源VH（第１電
源）と低レベルの電源VL（第２電源）の間に接続され
る。この間の電位差VH−VLは各抵抗R1〜Rnにより分圧さ
れ、分圧電圧V1,V2,…Vn-2が得られる。また、例えばFE
Tやバイポーラトランジスタからなるｎ個のスイッチ素
子S1,S2,S3,…Snが直列接続され、これによってスイッ
チ手段２が形成される。このスイッチ手段も電源VHと電
源VLの間に接続され、各スイッチ素子S1〜Snは後述する
トリガ手段４によって、導通状態又は非導通状態と、そ
の接続状態が遷移する。また、スイッチ素子S2〜Snの相
互間と抵抗R2〜Rnの相互間はダイオードD1〜Dn-2で接続
され、逆流阻止手段３を構成している。なお、スイッチ
素子（復帰用スイッチ素子）S1とスイッチ素子S2の間は
出力端子OUTに接続され、この出力端子OUTと電源VLの間
には抵抗R0が接続される。さらに、スイッチ素子S1〜Sn
はトリガ手段４からのトリガ信号TR1〜TRnによりオンさ
れる。トリガ手段４はECLやTTLで構成される。
上記の階段波発生回路は、第２図のタイミングチャート
のように動作する。
のように動作する。
まず、スイッチ素子S1〜Snは全部で５個であるとし、従
って得られる電圧レベルは電源VH、電源VLの２つのレベ
ルの他に、分圧電圧V1〜V3の合計５種類のレベルである
とする。第２図（ａ）のように、全てのスイッチ素子S1
〜S5がオフのときには、出力端子OUTは抵抗R0で電源VL
に短絡しているので、出力レベルはVOUT＝VLとなる。ト
リガ信号TR2によってスイッチ素子S2のみがON（導通状
態）になると、出力レベルVOUTはV1となり、スイッチ素
子S2に加えてスイッチ素子S3がトリガ信号TR3によりON
となると、出力レベルVOUTはV2となる。このとき、レベ
ルV2はレベルV1よりも高くなっているので、ダイオード
D1は逆バイアスとなって電流の逆流が阻止される。さら
に、スイッチ素子S2,S3に加えてスイッチ素子S4がトリ
ガ信号TR4でONになると、出力レベルVOUTはV3となり、
更にスイッチ素子S5もトリガ信号TR5でONになると、出
力レベルVOUTは電源VHと同電位になる。最後に、スイッ
チ素子S1がトリガ信号TR1でONになると、出力端子OUTは
電源VLは短絡されてVOUT＝VLとなる。このとき、スイッ
チ素子S2〜S5はOFF（非導通状態）になるので、電源VH
と電源Ｌが短絡されることはない。従って、４段階の階
段波電圧が得られる。
って得られる電圧レベルは電源VH、電源VLの２つのレベ
ルの他に、分圧電圧V1〜V3の合計５種類のレベルである
とする。第２図（ａ）のように、全てのスイッチ素子S1
〜S5がオフのときには、出力端子OUTは抵抗R0で電源VL
に短絡しているので、出力レベルはVOUT＝VLとなる。ト
リガ信号TR2によってスイッチ素子S2のみがON（導通状
態）になると、出力レベルVOUTはV1となり、スイッチ素
子S2に加えてスイッチ素子S3がトリガ信号TR3によりON
となると、出力レベルVOUTはV2となる。このとき、レベ
ルV2はレベルV1よりも高くなっているので、ダイオード
D1は逆バイアスとなって電流の逆流が阻止される。さら
に、スイッチ素子S2,S3に加えてスイッチ素子S4がトリ
ガ信号TR4でONになると、出力レベルVOUTはV3となり、
更にスイッチ素子S5もトリガ信号TR5でONになると、出
力レベルVOUTは電源VHと同電位になる。最後に、スイッ
チ素子S1がトリガ信号TR1でONになると、出力端子OUTは
電源VLは短絡されてVOUT＝VLとなる。このとき、スイッ
チ素子S2〜S5はOFF（非導通状態）になるので、電源VH
と電源Ｌが短絡されることはない。従って、４段階の階
段波電圧が得られる。
一方、第２図（ｂ）のように、スイッチ素子群を構成す
るスイッチ素子S2,S3を同時にONにすると、出力レベルV
OUTは電源ＬのレベルからV2に上り、続けてスイッチ素
子S4,S5を同時にONにすると、出力レベルVOUTはV2から
電源VHのレベルに上る。従って、この場合には、上記第
２図（ａ）とは段幅および段差が共に異なる２段階の階
段波電圧が得られる。
るスイッチ素子S2,S3を同時にONにすると、出力レベルV
OUTは電源ＬのレベルからV2に上り、続けてスイッチ素
子S4,S5を同時にONにすると、出力レベルVOUTはV2から
電源VHのレベルに上る。従って、この場合には、上記第
２図（ａ）とは段幅および段差が共に異なる２段階の階
段波電圧が得られる。
このため本発明によれば、FETやバイポーラトランジス
タのような、高速スイッチングをいわゆるスイッチング
モードを実現することが可能な素子をスイッチ素子Ｓと
して用いることにより、10ns以下の高速階段波電圧が得
られるだけでなく、スイッチ素子Ｓをトリガするタイミ
ングを変えるだけで、その段幅を容易に変更できる。ま
た、各段の出力電圧は分圧手段による分圧電圧となって
いるため、平坦度を極めて良好になし得る。更に、本発
明の階段波発生回路は1kV程度以上の高耐圧が可能なFE
T、ダイオード、抵抗などの素子で回路が構成できるの
で、高圧の階段波電圧が容易に得られる。
タのような、高速スイッチングをいわゆるスイッチング
モードを実現することが可能な素子をスイッチ素子Ｓと
して用いることにより、10ns以下の高速階段波電圧が得
られるだけでなく、スイッチ素子Ｓをトリガするタイミ
ングを変えるだけで、その段幅を容易に変更できる。ま
た、各段の出力電圧は分圧手段による分圧電圧となって
いるため、平坦度を極めて良好になし得る。更に、本発
明の階段波発生回路は1kV程度以上の高耐圧が可能なFE
T、ダイオード、抵抗などの素子で回路が構成できるの
で、高圧の階段波電圧が容易に得られる。
第３図は本発明の第２実施例に係る階段波発生回路を示
している。
している。
この実施例では、図１における分圧手段１を抵抗R1と可
変抵抗R2〜R5で構成し、分圧電圧V1〜V4を可変設定でき
るようにしている。また、電流バッファとして分圧抵抗
R2〜R5からの電流取り出しのためバイポーラトランジス
タQ1〜Q4を用い、分圧手段の出力インピーダンスを下げ
ている。また、スイッチ素子S1〜S5をFETで構成すると
共に、そのゲート・ソース間にダイオードD11〜D15を接
続し、逆電圧からスイッチ素子S1〜S5を保護している。
更に、スイッチ素子S1〜S5とトリガ手段４の間はパルス
トランスT1〜T5で接続し、電源からのフローティングを
可能にしている。そして、トリガ手段４からのトリガ信
号TR1〜TR5は、バッファB1〜B5とコンデンサC1〜C5を介
してスイッチ素子S1〜S5に入力している。
変抵抗R2〜R5で構成し、分圧電圧V1〜V4を可変設定でき
るようにしている。また、電流バッファとして分圧抵抗
R2〜R5からの電流取り出しのためバイポーラトランジス
タQ1〜Q4を用い、分圧手段の出力インピーダンスを下げ
ている。また、スイッチ素子S1〜S5をFETで構成すると
共に、そのゲート・ソース間にダイオードD11〜D15を接
続し、逆電圧からスイッチ素子S1〜S5を保護している。
更に、スイッチ素子S1〜S5とトリガ手段４の間はパルス
トランスT1〜T5で接続し、電源からのフローティングを
可能にしている。そして、トリガ手段４からのトリガ信
号TR1〜TR5は、バッファB1〜B5とコンデンサC1〜C5を介
してスイッチ素子S1〜S5に入力している。
この第３図の回路も、第２図のタイムチャートと同様に
動作する。本発明者の試作によれば、電源VH＝500V、電
源VL＝−500Vとして、250Vステップの階段波電圧が得ら
れた。このとき、階段波電圧の立ち上り時間は約10ns
で、平坦度は±数Ｖであった。また、繰り返し周波数は
10KHzとなった。
動作する。本発明者の試作によれば、電源VH＝500V、電
源VL＝−500Vとして、250Vステップの階段波電圧が得ら
れた。このとき、階段波電圧の立ち上り時間は約10ns
で、平坦度は±数Ｖであった。また、繰り返し周波数は
10KHzとなった。
第３図の回路では、トリガ手段４とスイッチ素子Ｓを構
成するFETの間がトランス結合となっているため、階段
波電圧の段幅が長時間になると、FETがON状態から徐々
にOFF状態となる可能性がある。そこで、このFET（スイ
ッチ素子Ｓ）がON状態であってほしい期間は、FETのゲ
ートに電荷を補給し続けるバーストパルスを加え続ける
ようにする。第４図はトリガ信号TR1〜TR4と、階段波電
圧の波形と、バーストパルスの関係を示す。
成するFETの間がトランス結合となっているため、階段
波電圧の段幅が長時間になると、FETがON状態から徐々
にOFF状態となる可能性がある。そこで、このFET（スイ
ッチ素子Ｓ）がON状態であってほしい期間は、FETのゲ
ートに電荷を補給し続けるバーストパルスを加え続ける
ようにする。第４図はトリガ信号TR1〜TR4と、階段波電
圧の波形と、バーストパルスの関係を示す。
第５図は本発明の第３実施例に係る階段波発生回路の要
部を示している。
部を示している。
この実施例では、スイッチ素子S1〜S5をフォトカプラで
構成している。このようにすれば、トリガ手段４と高圧
階段波電圧発生のためのスイッチ素子Ｓとの間を絶縁で
きるため、パルストランスを用いた第２実施例と同様
に、電源のフローティングが容易になる。
構成している。このようにすれば、トリガ手段４と高圧
階段波電圧発生のためのスイッチ素子Ｓとの間を絶縁で
きるため、パルストランスを用いた第２実施例と同様
に、電源のフローティングが容易になる。
次に、本発明の段階波発生回路を適用したフレーミング
カメラの具体例を説明する。
カメラの具体例を説明する。
第６図はその具体例構成図であり、第７図は動作を示す
タイムチャートである。図示の通り、ストリーク管20の
垂直偏向電極26には垂直偏向電圧発生回路13からの高圧
階段波電圧（第７図（ｂ）図示）が印加され、水平偏向
電極27には水平偏向電圧発生回路14からの高圧方形波電
圧（第７図（ｄ）図示）が印加される。また、MCP28に
はゲート電圧発生回路15からのMCPゲート電圧（第７図
（ｃ）図示）が印加される。なお、第７図（ａ）の波形
は、第６図のロジック回路61に入力されるトリガパルス
TRIG.INを示す。
タイムチャートである。図示の通り、ストリーク管20の
垂直偏向電極26には垂直偏向電圧発生回路13からの高圧
階段波電圧（第７図（ｂ）図示）が印加され、水平偏向
電極27には水平偏向電圧発生回路14からの高圧方形波電
圧（第７図（ｄ）図示）が印加される。また、MCP28に
はゲート電圧発生回路15からのMCPゲート電圧（第７図
（ｃ）図示）が印加される。なお、第７図（ａ）の波形
は、第６図のロジック回路61に入力されるトリガパルス
TRIG.INを示す。
上記のように構成されるフレーミングカメラでは、被測
定光（画像）がストリーク管20の光電面22に入射され
と、光電面22からは光電子が放出され、電子光学系によ
ってMCP28に結像される。このとき、垂直偏向電極26に
は階段波電圧が印加されているので、電子ビームはこの
電圧変化に応じて４段階に垂直方向に偏向される。ま
た、水平偏向電極27には方形波が印加されているので、
垂直方向に偏向された電子ビームは更に水平方向の２段
階に偏向される。従って、MCP28には８フレームの像が
異なる位置に形成される。更に、MCP28にはゲート電圧
が印加されているので、これがシャッタとして機能し、
従って螢光面30に形成される像は第６図および第７図
（ｅ）に（１），（２），（３），…（７），（８）と
して示すように、８枚の並んだ像となる。そして、この
８フレームの像は第７図（ｄ）の期間（１），（２），
…（７），（８）の被測定光画像に対応することにな
る。
定光（画像）がストリーク管20の光電面22に入射され
と、光電面22からは光電子が放出され、電子光学系によ
ってMCP28に結像される。このとき、垂直偏向電極26に
は階段波電圧が印加されているので、電子ビームはこの
電圧変化に応じて４段階に垂直方向に偏向される。ま
た、水平偏向電極27には方形波が印加されているので、
垂直方向に偏向された電子ビームは更に水平方向の２段
階に偏向される。従って、MCP28には８フレームの像が
異なる位置に形成される。更に、MCP28にはゲート電圧
が印加されているので、これがシャッタとして機能し、
従って螢光面30に形成される像は第６図および第７図
（ｅ）に（１），（２），（３），…（７），（８）と
して示すように、８枚の並んだ像となる。そして、この
８フレームの像は第７図（ｄ）の期間（１），（２），
…（７），（８）の被測定光画像に対応することにな
る。
本発明は上記実施例に限定されるものではなく、種々の
変更が可能である。
変更が可能である。
例えば、本発明の回路による段階波電圧は低圧から高圧
に変るものに限らず、素子や電源の極性を反転させれば
高圧から低圧に変るものとすることもできる。また、実
施例ではフレーミングカメラへの適用のみを示したが、
CRTなどに広く応用することも可能であり、このように
すれば高速高分解能の連続撮像が可能になる。
に変るものに限らず、素子や電源の極性を反転させれば
高圧から低圧に変るものとすることもできる。また、実
施例ではフレーミングカメラへの適用のみを示したが、
CRTなどに広く応用することも可能であり、このように
すれば高速高分解能の連続撮像が可能になる。
以上、詳細に説明した通り本発明によれば、第１電源と
第２電源との間の電位差が分圧手段によって複数レベル
の電圧に分圧され、複数のスイッチ素子を、出力端子に
接続されたスイッチ素子から順次に導通状態に遷移させ
ることにより、複数レベルの分圧電圧が出力端子から順
次出力される。このため、高圧かつ高速でありながら立
ち上り又は立ち下りが極めてシャープで、しかも平坦度
の高い階段波電圧が得られる。
第２電源との間の電位差が分圧手段によって複数レベル
の電圧に分圧され、複数のスイッチ素子を、出力端子に
接続されたスイッチ素子から順次に導通状態に遷移させ
ることにより、複数レベルの分圧電圧が出力端子から順
次出力される。このため、高圧かつ高速でありながら立
ち上り又は立ち下りが極めてシャープで、しかも平坦度
の高い階段波電圧が得られる。
第１図は本発明の実施例に係る階段波発生回路の基本構
成図、第２図はその動作を説明するタイムチャート、第
３図は本発明の第２実施例に係る階段波発生回路の構成
図、第４図はその動作を説明するタイムチャート、第５
図は本発明の第３実施例に係る階段波発生回路の要部構
成図、第６図は本発明を適用したフレーミングカメラの
構成図、第７図はその動作を説明するタイムチャート、
第８図は従来のフレーミングカメラの構成を示す図、第
９図はその動作を説明するタイムチャートである。 ４……トリガ手段、14……水平偏向電圧発生回路、15…
…ゲート電圧発生回路、20……ストリーク管、21……受
光面板、22……光電面、23……グリッド、24……電子レ
ンズ、25……アノード電極、26……垂直偏向電極、27…
…水平偏向電極、28……マイクロチャンネルプレート
（MCP）、29……出力面板、30……螢光面、S1〜Sn……
スイッチ素子、V1〜Vn-2……分圧電圧、D1〜Dn-2……逆
流阻止用ダイオード、R2〜Rn……分圧用抵抗、OUT……
出力端子。
成図、第２図はその動作を説明するタイムチャート、第
３図は本発明の第２実施例に係る階段波発生回路の構成
図、第４図はその動作を説明するタイムチャート、第５
図は本発明の第３実施例に係る階段波発生回路の要部構
成図、第６図は本発明を適用したフレーミングカメラの
構成図、第７図はその動作を説明するタイムチャート、
第８図は従来のフレーミングカメラの構成を示す図、第
９図はその動作を説明するタイムチャートである。 ４……トリガ手段、14……水平偏向電圧発生回路、15…
…ゲート電圧発生回路、20……ストリーク管、21……受
光面板、22……光電面、23……グリッド、24……電子レ
ンズ、25……アノード電極、26……垂直偏向電極、27…
…水平偏向電極、28……マイクロチャンネルプレート
（MCP）、29……出力面板、30……螢光面、S1〜Sn……
スイッチ素子、V1〜Vn-2……分圧電圧、D1〜Dn-2……逆
流阻止用ダイオード、R2〜Rn……分圧用抵抗、OUT……
出力端子。
Claims (8)
- 【請求項１】互いに電圧レベルが異なる第１電源と第２
電源の間に、互いに直列に接続された複数の分圧要素を
有する分圧手段と、 前記分圧手段を構成する前記各分圧要素に対応してそれ
ぞれ設けられ、かつ、互いに直列に接続される複数のス
イッチ素子を有しており、一方の端子が前記第１電源に
接続されるスイッチ手段と、 前記スイッチ手段の他方の端子に接続され、所定の電圧
を出力する出力端子と、 前記スイッチ手段を構成する各スイッチ素子を、前記出
力端子に接続された前記スイッチ素子から順に導通状態
に遷移させるトリガ手段と、 前記各分圧要素同士の接続部とこの各分圧要素に対応す
る前記各スイッチ素子同士の接続部との間にそれぞれ接
続され、前記分圧要素側から前記スイッチ素子側へ流れ
る電流を許容し、かつ、前記トリガ手段によって導通状
態に遷移した前記スイッチ素子を流れる電流が、それ以
前にすでに導通状態となっている前記スイッチ素子に対
応して設けられた前記分圧要素に流れ込むことを阻止す
る逆流阻止手段とを備えることを特徴とする階段波発生
回路。 - 【請求項２】前記分圧手段は、前記複数の分圧要素の直
列回路に並列接続された複数のトランジスタからなる直
列回路を有し、前記複数のトランジスタのベースもしく
はゲートに前記複数の分圧要素による分圧出力が与えら
れている請求項１記載の階段波発生回路。 - 【請求項３】前記分圧要素は抵抗である請求項１または
２記載の階段波発生回路。 - 【請求項４】前記分圧要素はツェナーダイオードである
請求項１または２記載の階段波発生回路。 - 【請求項５】前記分圧要素は抵抗とツェナーダイオード
を有してなる請求項１または２記載の階段波発生回路。 - 【請求項６】前記階段波発生回路は、前記トリガ手段に
よる制御の下、この出力端子と第２電源とを導通状態又
は非導通状態とする復帰用スイッチ素子を、前記出力端
子と前記第２電源との間にさらに備えており、 前記トリガ手段は、 階段波発生時に、この復帰用スイッチ素子を非導通とし
た状態で、前記出力端子に接続された前記スイッチ素子
から順に導通状態に遷移させ、 復帰時には、前記復帰用スイッチ素子を導通させ、か
つ、前記スイッチ手段を構成する少なくとも１の前記ス
イッチ素子を非導通状態に遷移させることを特徴とする
請求項１ないし５のいずれかに記載の階段波発生回路。 - 【請求項７】前記トリガ手段は、連続して接続された複
数の前記スイッチ素子で構成されるスイッチ素子群を１
単位として、この各スイッチ素子群毎に順に導通状態に
遷移させることを特徴とする請求項１ないし６のいずれ
かに記載の階段波発生回路。 - 【請求項８】前記逆流阻止手段は、ダイオードで構成さ
れる請求項１ないし７のいずれかに記載の階段波発生回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005767A JPH0697737B2 (ja) | 1990-01-12 | 1990-01-12 | 階段波発生回路 |
| US07/628,847 US5196732A (en) | 1990-01-12 | 1990-12-11 | Step voltage generator |
| GB9100645A GB2240018B (en) | 1990-01-12 | 1991-01-11 | Step voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005767A JPH0697737B2 (ja) | 1990-01-12 | 1990-01-12 | 階段波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03210812A JPH03210812A (ja) | 1991-09-13 |
| JPH0697737B2 true JPH0697737B2 (ja) | 1994-11-30 |
Family
ID=11620276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005767A Expired - Fee Related JPH0697737B2 (ja) | 1990-01-12 | 1990-01-12 | 階段波発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5196732A (ja) |
| JP (1) | JPH0697737B2 (ja) |
| GB (1) | GB2240018B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504447A (en) * | 1995-06-07 | 1996-04-02 | United Memories Inc. | Transistor programmable divider circuit |
| JPH10142049A (ja) * | 1996-11-13 | 1998-05-29 | Hamamatsu Photonics Kk | ビーム光空間パターン記録装置 |
| US5861767A (en) * | 1996-12-03 | 1999-01-19 | Cirrus Logic, Inc. | Digital step generators and circuits, systems and methods using the same |
| JP4429447B2 (ja) * | 2000-01-12 | 2010-03-10 | 浜松ホトニクス株式会社 | ストリーク装置 |
| JP4561164B2 (ja) * | 2004-04-23 | 2010-10-13 | コニカミノルタホールディングス株式会社 | 駆動装置および駆動方法 |
| JP4626281B2 (ja) * | 2004-12-01 | 2011-02-02 | コニカミノルタオプト株式会社 | 駆動装置および駆動方法 |
| JP2006262685A (ja) * | 2005-02-18 | 2006-09-28 | Konica Minolta Opto Inc | 駆動装置および駆動方法 |
| WO2007142032A1 (ja) | 2006-06-08 | 2007-12-13 | Shimadzu Corporation | 撮像装置 |
| US7944251B2 (en) * | 2009-03-09 | 2011-05-17 | Broadcom Corporation | Reduced line driver output dependency on process, voltage, and temperature variations |
| JP5820241B2 (ja) | 2011-11-02 | 2015-11-24 | 浜松ホトニクス株式会社 | 容量性負荷駆動回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2858434A (en) * | 1956-09-25 | 1958-10-28 | Collins Radio Co | Precision step voltage generator |
| US2920217A (en) * | 1957-05-14 | 1960-01-05 | Clarence B House | Arbitrary waveform generator |
| US3335293A (en) * | 1964-06-25 | 1967-08-08 | Ibm | Threshold logic circuit with quasilinear current summing |
| US3435257A (en) * | 1965-05-17 | 1969-03-25 | Burroughs Corp | Threshold biased control circuit for trailing edge triggered flip-flops |
| US3525941A (en) * | 1967-06-28 | 1970-08-25 | Tracor | Stepwave converter |
| US3869659A (en) * | 1974-03-19 | 1975-03-04 | Nasa | Controllable high voltage source having fast settling time |
| US3932772A (en) * | 1974-09-27 | 1976-01-13 | Gte Sylvania Incorporated | High voltage switching generator |
| JPS5144853A (en) * | 1974-10-15 | 1976-04-16 | Citizen Watch Co Ltd | Onsagatashindoshino shindosuchoseisochi |
| US4205241A (en) * | 1979-03-13 | 1980-05-27 | Fisher Charles B | Quantized modulation systems |
| US4447747A (en) * | 1981-03-02 | 1984-05-08 | Gte Laboratories Incorporated | Waveform generating apparatus |
| EP0079332A1 (en) * | 1981-05-18 | 1983-05-25 | Mostek Corporation | Circuit for generating analog signals |
| DE3361909D1 (en) * | 1982-05-13 | 1986-03-06 | Matsushita Electric Industrial Co Ltd | Image display apparatus |
| US4682061A (en) * | 1986-05-01 | 1987-07-21 | Honeywell Inc. | MOSFET transistor switch control |
-
1990
- 1990-01-12 JP JP2005767A patent/JPH0697737B2/ja not_active Expired - Fee Related
- 1990-12-11 US US07/628,847 patent/US5196732A/en not_active Expired - Fee Related
-
1991
- 1991-01-11 GB GB9100645A patent/GB2240018B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2240018B (en) | 1994-04-06 |
| GB9100645D0 (en) | 1991-02-27 |
| US5196732A (en) | 1993-03-23 |
| GB2240018A (en) | 1991-07-17 |
| JPH03210812A (ja) | 1991-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3526711A (en) | Device comprising a display panel having a plurality of crossed conductors driven by an amplitude to pulse width converter | |
| JPH0697737B2 (ja) | 階段波発生回路 | |
| GB2151866A (en) | Switched capacitor s-correction circuit | |
| US4176928A (en) | Focus detecting device | |
| US4686642A (en) | Method and apparatus for generating a stroke on a display | |
| US6809563B2 (en) | Fast sweep voltage ramp generator and streak camera using same | |
| CA1086879A (en) | Display device having a matrix of gas discharge display elements | |
| JP3317709B2 (ja) | 階段波発生回路 | |
| US3519880A (en) | Electroluminescent image display system having improved horizontal scanning | |
| US4197509A (en) | Variable segmented ramp voltage synthesizer | |
| US4392194A (en) | Circuit arrangement for controlling a large number of printing electrodes for non-mechanical printing | |
| PL131330B1 (en) | Field deflecting system | |
| US3665400A (en) | Switching circuits and method for diode elements in conductor selection matrices | |
| WO1993004477A1 (en) | High speed clock driving circuitry for interline transfer ccd imagers | |
| CA1171984A (en) | Scanning waveform generator for flat panel display devices | |
| US6072170A (en) | Switch particularly suited for image intensifier tube system | |
| JPS5832899B2 (ja) | 高速度のプロセスを記録するための電気光学的カメラ | |
| US4439713A (en) | Deflection control circuit for image pick-up tube | |
| US3394284A (en) | Capacitive loads and circuits for providing pulsed operation thereof | |
| US3164778A (en) | Linear sweep circuit | |
| US4024433A (en) | Circuit for generating a deflection current through a coil for the vertical deflection in a display tube | |
| US4914359A (en) | Deflecting voltage generating circuit | |
| US2547987A (en) | Sawtooth voltage generator | |
| JPS6017049B2 (ja) | ストリ−クカメラ装置 | |
| Hofmeister | Multiple Frame Image Converter Unit with up to Seven Frames per Trigger Using Solid State Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |