JPH0698531A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPH0698531A JPH0698531A JP24193192A JP24193192A JPH0698531A JP H0698531 A JPH0698531 A JP H0698531A JP 24193192 A JP24193192 A JP 24193192A JP 24193192 A JP24193192 A JP 24193192A JP H0698531 A JPH0698531 A JP H0698531A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- capacitor
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Steering Mechanism (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 この発明は、プッシュプル回路内の各トラン
ジスタのドロップ電圧を抑制して昇圧効率を向上させた
昇圧回路を得る。 【構成】 第１のトランジスタ３１に並列接続されて第
１のトランジスタと同期してオンオフされる第３のトラ
ンジスタ１０と、昇圧出力端子８と制御入力端子３０と
の間に挿入されたベース電流用抵抗器１１とを設け、第
１のトランジスタのオン時に、第３のトランジスタを同
時にオンさせて並列トランジスタのドロップ電圧を低減
させ、第２のトランジスタ３２のオン時に、昇圧電圧を
第２のトランジスタのベースに印加して、第２のトラン
ジスタのドロップ電圧を低減させる。
ジスタのドロップ電圧を抑制して昇圧効率を向上させた
昇圧回路を得る。 【構成】 第１のトランジスタ３１に並列接続されて第
１のトランジスタと同期してオンオフされる第３のトラ
ンジスタ１０と、昇圧出力端子８と制御入力端子３０と
の間に挿入されたベース電流用抵抗器１１とを設け、第
１のトランジスタのオン時に、第３のトランジスタを同
時にオンさせて並列トランジスタのドロップ電圧を低減
させ、第２のトランジスタ３２のオン時に、昇圧電圧を
第２のトランジスタのベースに印加して、第２のトラン
ジスタのドロップ電圧を低減させる。
Description
【０００１】
【産業上の利用分野】この発明は、交互にオンオフする
一対のトランジスタを含むプッシュプル回路により周期
的に充電されるスイッチトキャパシタを用いた昇圧回路
に関し、特にプッシュプル回路内のトランジスタのドロ
ップ電圧を抑制して昇圧効率を向上させた昇圧回路に関
するものである。
一対のトランジスタを含むプッシュプル回路により周期
的に充電されるスイッチトキャパシタを用いた昇圧回路
に関し、特にプッシュプル回路内のトランジスタのドロ
ップ電圧を抑制して昇圧効率を向上させた昇圧回路に関
するものである。
【０００２】
【従来の技術】従来より、例えば自動車用電動パワステ
等においては、モータ駆動用のパワーＦＥＴのゲート制
御電圧がバッテリ電圧よりも高いため、スイッチトキャ
パシタ等による昇圧回路が用いられている。
等においては、モータ駆動用のパワーＦＥＴのゲート制
御電圧がバッテリ電圧よりも高いため、スイッチトキャ
パシタ等による昇圧回路が用いられている。
【０００３】図２は電源の２倍の電圧を生成する従来の
昇圧回路を示す回路図であり、図において、VBは電源
(以下、電源電圧と同義的に用いる)、１は例えば20Hz程
度の基準周波数信号ｆを生成する発振回路である。２は
コレクタに電源VBが印加され且つ基準周波数信号ｆがベ
ースに印加されるエミッタ接地の駆動用トランジスタで
あり、基準周波数信号ｆの半周期毎にオンオフを繰り返
す。
昇圧回路を示す回路図であり、図において、VBは電源
(以下、電源電圧と同義的に用いる)、１は例えば20Hz程
度の基準周波数信号ｆを生成する発振回路である。２は
コレクタに電源VBが印加され且つ基準周波数信号ｆがベ
ースに印加されるエミッタ接地の駆動用トランジスタで
あり、基準周波数信号ｆの半周期毎にオンオフを繰り返
す。
【０００４】３は電源VBとグランドとの間に直列接続さ
れた相補型のトランジスタ31及び32を含むプッシュプル
回路、30は各トランジスタ31及び32のベースからなる制
御入力端子、33は各トランジスタ31及び32のエミッタか
らなる充電出力端子であり、制御入力端子30には駆動用
トランジスタ２のコレクタ電圧が印加されている。
れた相補型のトランジスタ31及び32を含むプッシュプル
回路、30は各トランジスタ31及び32のベースからなる制
御入力端子、33は各トランジスタ31及び32のエミッタか
らなる充電出力端子であり、制御入力端子30には駆動用
トランジスタ２のコレクタ電圧が印加されている。
【０００５】各トランジスタ31及び32は駆動用トランジ
スタ２のオンオフに応答して交互にオンオフし、第１の
トランジスタ31は駆動用トランジスタ２がオンのときに
オンし、第２のトランジスタ32は駆動用トランジスタ２
がオフのときにオンし、充電出力端子33は駆動用トラン
ジスタ２のオンオフに同期して電源VB又はグランド電位
となる。４は電源VBと制御入力端子30との間に挿入され
たベース電流供給用の抵抗器である。
スタ２のオンオフに応答して交互にオンオフし、第１の
トランジスタ31は駆動用トランジスタ２がオンのときに
オンし、第２のトランジスタ32は駆動用トランジスタ２
がオフのときにオンし、充電出力端子33は駆動用トラン
ジスタ２のオンオフに同期して電源VB又はグランド電位
となる。４は電源VBと制御入力端子30との間に挿入され
たベース電流供給用の抵抗器である。
【０００６】５は充電出力端子33を介して充電される第
１のコンデンサ、5aは第１のコンデンサ５が充電される
ときに電源VBが印加される陽極、5bは充電出力端子33か
らの出力電圧が印加される第１のコンデンサ５の陰極で
ある。６は電源VBと陽極5aとの間に挿入された逆流防止
用のダイオード、７は陽極5aと昇圧出力端子８との間に
挿入された逆流防止用のダイオードである。９は電源VB
と第１のコンデンサ５の充電電圧との和電圧により充電
される第２のコンデンサであり、陽極9aが第１のコンデ
ンサ５の陽極5a及び昇圧出力端子８に接続され、陰極9b
が接地されている。
１のコンデンサ、5aは第１のコンデンサ５が充電される
ときに電源VBが印加される陽極、5bは充電出力端子33か
らの出力電圧が印加される第１のコンデンサ５の陰極で
ある。６は電源VBと陽極5aとの間に挿入された逆流防止
用のダイオード、７は陽極5aと昇圧出力端子８との間に
挿入された逆流防止用のダイオードである。９は電源VB
と第１のコンデンサ５の充電電圧との和電圧により充電
される第２のコンデンサであり、陽極9aが第１のコンデ
ンサ５の陽極5a及び昇圧出力端子８に接続され、陰極9b
が接地されている。
【０００７】次に、図２に示した従来の昇圧回路の動作
について説明する。駆動用トランジスタ２のコレクタ
は、基準周波数信号ｆがＨレベルのときにオンしてグラ
ンドレベルとなり、基準周波数信号ｆがＬレベルのとき
にオフして電源VBレベルとなる。これにより、基準周波
数信号ｆの半周期毎に同期して、制御入力端子30にはグ
ランド電位又は抵抗器４を介した電源VBが印加され、第
１及び第２のトランジスタ31及び32は交互にオンオフさ
れる。
について説明する。駆動用トランジスタ２のコレクタ
は、基準周波数信号ｆがＨレベルのときにオンしてグラ
ンドレベルとなり、基準周波数信号ｆがＬレベルのとき
にオフして電源VBレベルとなる。これにより、基準周波
数信号ｆの半周期毎に同期して、制御入力端子30にはグ
ランド電位又は抵抗器４を介した電源VBが印加され、第
１及び第２のトランジスタ31及び32は交互にオンオフさ
れる。
【０００８】まず、基準周波数信号ｆの最初の半周期に
おいて第１のトランジスタ31がオンすると、電源VBから
グランドに向かって、ダイオード６、第１のコンデンサ
５及び第１のトランジスタ31を介した電流が流れ、第１
のコンデンサ５の陽極5aは、電源VBにより充電される。
おいて第１のトランジスタ31がオンすると、電源VBから
グランドに向かって、ダイオード６、第１のコンデンサ
５及び第１のトランジスタ31を介した電流が流れ、第１
のコンデンサ５の陽極5aは、電源VBにより充電される。
【０００９】一方、基準周波数信号ｆの次の半周期にお
いて第２のトランジスタ32がオンすると、第１のコンデ
ンサ５の陰極５bが電源ＶBに接続されて陽極5aの電位が
上昇し、電源VBと第１のコンデンサ５の充電電圧との和
電圧となる。この和電圧により、電源VB及び陽極5aから
グランドに向けて、第２のトランジスタ32、第１のコン
デンサ５、ダイオード７及び第２のコンデンサ９を介し
た電流が流れ、第２のコンデンサ９の陽極9aは充電され
る。
いて第２のトランジスタ32がオンすると、第１のコンデ
ンサ５の陰極５bが電源ＶBに接続されて陽極5aの電位が
上昇し、電源VBと第１のコンデンサ５の充電電圧との和
電圧となる。この和電圧により、電源VB及び陽極5aから
グランドに向けて、第２のトランジスタ32、第１のコン
デンサ５、ダイオード７及び第２のコンデンサ９を介し
た電流が流れ、第２のコンデンサ９の陽極9aは充電され
る。
【００１０】このとき、第２のコンデンサ９は、電源VB
と第１のコンデンサ５の充電電圧とを加算した和電圧に
よって充電され、この充電サイクルを繰り返すことによ
り、各陽極5a及び9aの電圧が平衡する。そして、第２の
コンデンサ９の陽極9a即ち昇圧出力端子８からは、最終
的に電源ＶBの約２倍の電圧が生成される。
と第１のコンデンサ５の充電電圧とを加算した和電圧に
よって充電され、この充電サイクルを繰り返すことによ
り、各陽極5a及び9aの電圧が平衡する。そして、第２の
コンデンサ９の陽極9a即ち昇圧出力端子８からは、最終
的に電源ＶBの約２倍の電圧が生成される。
【００１１】又、昇圧出力端子８に前述のパワーＦＥＴ
等の負荷が接続されていれば、第２のコンデンサ９の充
電電荷が消費されるが、次の充電サイクルで第１のコン
デンサ５を介して再充電されるため、昇圧電圧は常に一
定値に維持される。
等の負荷が接続されていれば、第２のコンデンサ９の充
電電荷が消費されるが、次の充電サイクルで第１のコン
デンサ５を介して再充電されるため、昇圧電圧は常に一
定値に維持される。
【００１２】しかし、ダイオード６及び７並びにプッシ
ュプル回路３内の各トランジスタ31及び32は、オンした
ときの電流によりドロップ電圧を生じるため、各コンデ
ンサ５及び９の充電電圧は理論通りの電圧値にはならな
い。従って、実際に昇圧出力端子８から出力される電圧
が電源ＶBの２倍に達することはない。
ュプル回路３内の各トランジスタ31及び32は、オンした
ときの電流によりドロップ電圧を生じるため、各コンデ
ンサ５及び９の充電電圧は理論通りの電圧値にはならな
い。従って、実際に昇圧出力端子８から出力される電圧
が電源ＶBの２倍に達することはない。
【００１３】例えば、第１のコンデンサ５の充電時にお
いては、電源VBからダイオード６及び第１のトランジス
タ31を介して電流が流れるため、第１のコンデンサ５の
充電電圧Ｖ5は、電源ＶBからダイオード６及び第１のト
ランジスタ31の各ドロップ電圧VD6及びVD31を減算した
値(ＶB−VD6−VD31)となる。
いては、電源VBからダイオード６及び第１のトランジス
タ31を介して電流が流れるため、第１のコンデンサ５の
充電電圧Ｖ5は、電源ＶBからダイオード６及び第１のト
ランジスタ31の各ドロップ電圧VD6及びVD31を減算した
値(ＶB−VD6−VD31)となる。
【００１４】又、第２のコンデンサ９の充電時において
は、電源VBから第２のトランジスタ32及びダイオード７
を介して電流が流れるため、第２のコンデンサ９の充電
電圧V9は、電源VBと第１のコンデンサ５の充電電圧V5と
の和から、第２のトランジスタ32及びダイオード７の各
ドロップ電圧VD32及びVD７を減算した値となる。この充
電電圧即ち昇圧電圧Ｖ９は、以下の(１)式のように表わ
され、電源VBの２倍から各ダイオード６、７、トランジ
スタ31及び32のドロップ電圧VD6、VD7、VD31及びVD32を
それぞれ減算した値となる。
は、電源VBから第２のトランジスタ32及びダイオード７
を介して電流が流れるため、第２のコンデンサ９の充電
電圧V9は、電源VBと第１のコンデンサ５の充電電圧V5と
の和から、第２のトランジスタ32及びダイオード７の各
ドロップ電圧VD32及びVD７を減算した値となる。この充
電電圧即ち昇圧電圧Ｖ９は、以下の(１)式のように表わ
され、電源VBの２倍から各ダイオード６、７、トランジ
スタ31及び32のドロップ電圧VD6、VD7、VD31及びVD32を
それぞれ減算した値となる。
【００１５】 Ｖ９＝ＶB＋Ｖ５−ＶＤ32−ＶＤ７ ＝ＶB＋(ＶB−ＶＤ６−ＶＤ31)−ＶＤ32−ＶＤ７ ＝２ＶB−ＶＤ６−ＶＤ31−ＶＤ32−ＶＤ７ …(１)
【００１６】
【発明が解決しようとする課題】従来の昇圧回路は以上
のように、プッシュプル回路３内の各トランジスタ31及
び32のドロップ電圧VD31及びVD32が昇圧電圧に直接反映
されるので、昇圧出力端子８から得られる昇圧電圧Ｖ９
が低下して昇圧効率を著しく損なうという問題点があっ
た。
のように、プッシュプル回路３内の各トランジスタ31及
び32のドロップ電圧VD31及びVD32が昇圧電圧に直接反映
されるので、昇圧出力端子８から得られる昇圧電圧Ｖ９
が低下して昇圧効率を著しく損なうという問題点があっ
た。
【００１７】この発明は上記のような問題点を解決する
ためになされたもので、プッシュプル回路内の各トラン
ジスタのドロップ電圧を抑制して昇圧効率を向上させた
昇圧回路を得ることを目的とする。
ためになされたもので、プッシュプル回路内の各トラン
ジスタのドロップ電圧を抑制して昇圧効率を向上させた
昇圧回路を得ることを目的とする。
【００１８】
【課題を解決するための手段】この発明に係る昇圧回路
は、第１のトランジスタに並列接続されて第１のトラン
ジスタと同期してオンオフされる第３のトランジスタ
と、昇圧出力端子と制御入力端子との間に挿入されたベ
ース電流用抵抗器とを設けたものである。
は、第１のトランジスタに並列接続されて第１のトラン
ジスタと同期してオンオフされる第３のトランジスタ
と、昇圧出力端子と制御入力端子との間に挿入されたベ
ース電流用抵抗器とを設けたものである。
【００１９】
【作用】この発明においては、第１のトランジスタのオ
ン時に、第３のトランジスタを同時にオンさせて並列ト
ランジスタのドロップ電圧を低減させ、第２のトランジ
スタのオン時に、昇圧電圧を第２のトランジスタのベー
スに印加して、第２のトランジスタのドロップ電圧を低
減させる。
ン時に、第３のトランジスタを同時にオンさせて並列ト
ランジスタのドロップ電圧を低減させ、第２のトランジ
スタのオン時に、昇圧電圧を第２のトランジスタのベー
スに印加して、第２のトランジスタのドロップ電圧を低
減させる。
【００２０】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明の実施例１を示す回路
図であり、ＶB及び１〜９は前述と同様のものである。1
0は第１のトランジスタ31に並列接続されたエミッタ接
地の第３のトランジスタであり、コレクタが第１のコン
デンサ５の陰極5bに接続されている。第３のトランジス
タ10は、ベースに基準周波数信号ｆが印加され、第１の
トランジスタ31と同期して且つ同位相でオンオフされ
る。
ついて説明する。図１はこの発明の実施例１を示す回路
図であり、ＶB及び１〜９は前述と同様のものである。1
0は第１のトランジスタ31に並列接続されたエミッタ接
地の第３のトランジスタであり、コレクタが第１のコン
デンサ５の陰極5bに接続されている。第３のトランジス
タ10は、ベースに基準周波数信号ｆが印加され、第１の
トランジスタ31と同期して且つ同位相でオンオフされ
る。
【００２１】11は昇圧出力端子８と制御入力端子30との
間に挿入されたベース電流用抵抗器であり、第２のトラ
ンジスタ32のオン時、即ち第２のコンデンサ９の充電時
に、昇圧出力端子８からの昇圧電圧を第２のトランジス
タ32のベースに印加する。12は電源VBと制御入力端子30
との間に挿入された逆流防止用のダイオードであり、昇
圧出力端子８側からベース電流用抵抗器11を介して流れ
る電流が電源VBに逆流するのを防止する。
間に挿入されたベース電流用抵抗器であり、第２のトラ
ンジスタ32のオン時、即ち第２のコンデンサ９の充電時
に、昇圧出力端子８からの昇圧電圧を第２のトランジス
タ32のベースに印加する。12は電源VBと制御入力端子30
との間に挿入された逆流防止用のダイオードであり、昇
圧出力端子８側からベース電流用抵抗器11を介して流れ
る電流が電源VBに逆流するのを防止する。
【００２２】次に、図１に示したこの発明の実施例１の
動作について説明する。まず、駆動用トランジスタ２が
オンとなって第１のトランジスタ31がオンすると、第３
のトランジスタ10は、第１のトランジスタ31と同時にオ
ンとなり、第１のコンデンサ５の陰極5bをグランドに接
続する。ここで、エミッタ接地の第３のトランジスタ10
のドロップ電圧は、コレクタ接地の第１のトランジスタ
31のドロップ電圧よりも低く、並列トランジスタ31及び
10によるドロップ電圧はほとんど無視できる値に低減さ
れる。
動作について説明する。まず、駆動用トランジスタ２が
オンとなって第１のトランジスタ31がオンすると、第３
のトランジスタ10は、第１のトランジスタ31と同時にオ
ンとなり、第１のコンデンサ５の陰極5bをグランドに接
続する。ここで、エミッタ接地の第３のトランジスタ10
のドロップ電圧は、コレクタ接地の第１のトランジスタ
31のドロップ電圧よりも低く、並列トランジスタ31及び
10によるドロップ電圧はほとんど無視できる値に低減さ
れる。
【００２３】並列トランジスタ31及び10のオンにより、
電源VBからダイオード６及び並列トランジスタ31又は10
を介して電流が流れ、第１のコンデンサ５が充電される
が、並列トランジスタ31及び10のドロップ電圧が無視で
きるため、第１のコレクタ５の充電電圧Ｖ５は、電源Ｖ
Bからダイオード６のドロップ電圧VD6のみを減算した値
となる。
電源VBからダイオード６及び並列トランジスタ31又は10
を介して電流が流れ、第１のコンデンサ５が充電される
が、並列トランジスタ31及び10のドロップ電圧が無視で
きるため、第１のコレクタ５の充電電圧Ｖ５は、電源Ｖ
Bからダイオード６のドロップ電圧VD6のみを減算した値
となる。
【００２４】続いて、駆動用トランジスタ２がオフとな
って第２のトランジスタ32がオンすると、第１のコンデ
ンサ５の陰極5bは第２のトランジスタ32を介して電源VB
に接続される。これにより、前述と同様に、電源VB及び
第１のコンデンサ５の陽極5aからグランドに向けて、第
２のトランジスタ32及びダイオード７を介した電流が流
れ、電源VBと第１のコンデンサ５の充電電圧Ｖ５との和
電圧によって第２のコンデンサ９が充電される。
って第２のトランジスタ32がオンすると、第１のコンデ
ンサ５の陰極5bは第２のトランジスタ32を介して電源VB
に接続される。これにより、前述と同様に、電源VB及び
第１のコンデンサ５の陽極5aからグランドに向けて、第
２のトランジスタ32及びダイオード７を介した電流が流
れ、電源VBと第１のコンデンサ５の充電電圧Ｖ５との和
電圧によって第２のコンデンサ９が充電される。
【００２５】このとき、第２のトランジスタ32のベース
には、抵抗器４を介した電源VBのみならず、ベース電流
用抵抗器11を介した昇圧電圧Ｖ９が印加されるので、ベ
ース電流が増大し、第２のトランジスタ32のドロップ電
圧VD32はほとんど無視できる程度に低減される。
には、抵抗器４を介した電源VBのみならず、ベース電流
用抵抗器11を介した昇圧電圧Ｖ９が印加されるので、ベ
ース電流が増大し、第２のトランジスタ32のドロップ電
圧VD32はほとんど無視できる程度に低減される。
【００２６】これにより、昇圧電圧Ｖ９は、電源VBの２
倍からダイオード６及び７のドロップ電圧VD6及びVD7の
みを減算した値(２ＶB−VD６−VD７)となり、ほぼ電源
ＶBの２倍の電圧となる。従って、(１)式の場合と比べ
て昇圧効率が向上する。
倍からダイオード６及び７のドロップ電圧VD6及びVD7の
みを減算した値(２ＶB−VD６−VD７)となり、ほぼ電源
ＶBの２倍の電圧となる。従って、(１)式の場合と比べ
て昇圧効率が向上する。
【００２７】実施例２．尚、上記実施例１では、昇圧電
圧出力用の第２のコンデンサ９の陰極9bを接地させた
が、電源VBに接続してもよい。この場合、第２のコンデ
ンサ９の両極間に実質的に印加される電圧は電源VBの１
倍であるが、陽極9aから発生する電圧は電源VBの２倍と
なり、前述と同様の作用効果を奏することは言うまでも
ない。
圧出力用の第２のコンデンサ９の陰極9bを接地させた
が、電源VBに接続してもよい。この場合、第２のコンデ
ンサ９の両極間に実質的に印加される電圧は電源VBの１
倍であるが、陽極9aから発生する電圧は電源VBの２倍と
なり、前述と同様の作用効果を奏することは言うまでも
ない。
【００２８】
【発明の効果】以上のようにこの発明によれば、第１の
トランジスタに並列接続されて第１のトランジスタと同
期してオンオフされる第３のトランジスタと、昇圧出力
端子と制御入力端子との間に挿入されたベース電流用抵
抗器とを設け、第１のトランジスタのオン時に、第３の
トランジスタを同時にオンさせて並列トランジスタのド
ロップ電圧を低減させ、第２のトランジスタのオン時
に、昇圧電圧を第２のトランジスタのベースに印加し
て、第２のトランジスタのドロップ電圧を低減させるよ
うにしたので、プッシュプル回路内の各トランジスタの
ドロップ電圧を抑制して昇圧効率を向上させた昇圧回路
が得られる効果がある。
トランジスタに並列接続されて第１のトランジスタと同
期してオンオフされる第３のトランジスタと、昇圧出力
端子と制御入力端子との間に挿入されたベース電流用抵
抗器とを設け、第１のトランジスタのオン時に、第３の
トランジスタを同時にオンさせて並列トランジスタのド
ロップ電圧を低減させ、第２のトランジスタのオン時
に、昇圧電圧を第２のトランジスタのベースに印加し
て、第２のトランジスタのドロップ電圧を低減させるよ
うにしたので、プッシュプル回路内の各トランジスタの
ドロップ電圧を抑制して昇圧効率を向上させた昇圧回路
が得られる効果がある。
【図１】この発明の実施例１を示す回路図である。
【図２】従来の昇圧回路を示す回路図である。
１ 発振回路 ３ プッシュプル回路 ３０ 制御入力端子 ３１ 第１のトランジスタ ３２ 第２のトランジスタ ５ 第１のコンデンサ ５ａ 陽極 ８ 昇圧出力端子 ９ 第２のコンデンサ ９ａ 陽極 １０ 第３のトランジスタ １１ ベース電流用抵抗器 ＶB 電源 ｆ 基準周波数信号
Claims (1)
- 【請求項１】 基準周波数信号を生成する発振回路と、 前記基準周波数信号の半周期毎に交互にオンオフされる
第１及び第２のトランジスタを含み充電出力端子から電
源又はグランド電位を出力するプッシュプル回路と、 前記基準周波数信号の第１の半周期に同期して前記電源
により前記第１のトランジスタを介して充電される第１
のコンデンサと、 前記第１の半周期に続く第２の半周期に同期して前記電
源と前記第１のコンデンサの充電電圧との和電圧により
前記第２のトランジスタを介して充電される第２のコン
デンサとを有し、 前記第２のコンデンサの陽極側の充電電圧を昇圧出力端
子から出力する昇圧回路において、 前記第１のトランジスタに並列接続されて前記第１のト
ランジスタと同期してオンオフされる第３のトランジス
タと、 前記昇圧出力端子と前記プッシュプル回路の制御入力端
子との間に挿入されたベース電流用抵抗器とを備えたこ
とを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24193192A JP2866536B2 (ja) | 1992-09-10 | 1992-09-10 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24193192A JP2866536B2 (ja) | 1992-09-10 | 1992-09-10 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0698531A true JPH0698531A (ja) | 1994-04-08 |
| JP2866536B2 JP2866536B2 (ja) | 1999-03-08 |
Family
ID=17081701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24193192A Expired - Lifetime JP2866536B2 (ja) | 1992-09-10 | 1992-09-10 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866536B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11178325A (ja) * | 1997-12-09 | 1999-07-02 | Seiko Instruments Inc | 電子機器 |
| JP2006069328A (ja) * | 2004-09-01 | 2006-03-16 | Favess Co Ltd | 電動パワーステアリング装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5398082B2 (ja) | 2008-12-22 | 2014-01-29 | 旭化成ケミカルズ株式会社 | シクロオレフィン製造用ルテニウム触媒の調製方法、シクロオレフィンの製造方法、及び製造装置 |
-
1992
- 1992-09-10 JP JP24193192A patent/JP2866536B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11178325A (ja) * | 1997-12-09 | 1999-07-02 | Seiko Instruments Inc | 電子機器 |
| JP2006069328A (ja) * | 2004-09-01 | 2006-03-16 | Favess Co Ltd | 電動パワーステアリング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2866536B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0558339B1 (en) | Charge pump circuit | |
| US20040004465A1 (en) | Dual-output direct current voltage converter | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| US6972973B2 (en) | Voltage booster having noise reducing structure | |
| JPH06311736A (ja) | Ｄｃ／ｄｃコンバータ | |
| CN1195920A (zh) | 开关电源 | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JP3284128B1 (ja) | 携帯型機器における表示装置の照明用ｌｅｄ素子駆動回路 | |
| JPH05199044A (ja) | パルス幅変調増幅回路 | |
| JP2866536B2 (ja) | 昇圧回路 | |
| US5442260A (en) | Light-emitting element drive circuit | |
| JP3216764B2 (ja) | インバータの駆動回路 | |
| JPH10243642A (ja) | スイッチング電源装置 | |
| JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| JP2985024B2 (ja) | 発光素子駆動用電源回路 | |
| US5365419A (en) | Switching DC converter | |
| JPH07222439A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10164832A (ja) | 直流昇降圧装置 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPH05304729A (ja) | 電源装置 | |
| JPH1023749A (ja) | スイッチング電源装置 | |
| JPH06133539A (ja) | ステップアップｄｃ−ｄｃコンバータ | |
| JP2006345611A (ja) | チャージポンプ回路 | |
| JP2004222394A (ja) | 昇圧回路 |