JPH0710093B2 - Automatic black level setting circuit - Google Patents
Automatic black level setting circuitInfo
- Publication number
- JPH0710093B2 JPH0710093B2 JP60099853A JP9985385A JPH0710093B2 JP H0710093 B2 JPH0710093 B2 JP H0710093B2 JP 60099853 A JP60099853 A JP 60099853A JP 9985385 A JP9985385 A JP 9985385A JP H0710093 B2 JPH0710093 B2 JP H0710093B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- black level
- video signal
- level
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、アナログの映像信号をディジタル変換する際
の映像部分の自動黒レベル設定回路に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic black level setting circuit for a video portion when an analog video signal is digitally converted.
従来の技術 近年、アナログ信号をディジタル信号に変換し、その信
号をディジタル処理しようとする技術が活発に検討され
てきている。これは、画像処理の分野で特に顕著になっ
てきており、液晶等の新しいディスプレイ素子に画像を
表示する場合には必要不可欠なものである。しかし、ア
ナログ信号を処理してブラウン管に表示する従来の映像
の画質レべルに到達するためには、多数の回路部品が必
要となり、従来に比し、全体としてコストアップするこ
とは、現時点では避けられない。従って、回路部品をで
きるだけ少なくし、コストの低減を計る試みが種々行な
われている訳である。A/D変換の場合、ディジタル化の
ビット数を少なくしているのもこの理由による。この制
限されたビット数でより良い画像を得るためには、アナ
ログの映像信号のどの範囲でディジタル化をするか、す
なわち、白レベル設定と黒レベル設定をいかにするかが
問題となる。2. Description of the Related Art In recent years, a technique for converting an analog signal into a digital signal and digitally processing the signal has been actively studied. This has become particularly remarkable in the field of image processing, and is indispensable when displaying an image on a new display element such as a liquid crystal. However, in order to reach the image quality level of a conventional image displayed on a cathode ray tube by processing an analog signal, a large number of circuit components are required, and at the present time, it is costly to increase overall. Unavoidable. Therefore, various attempts have been made to reduce the cost by reducing the number of circuit components as much as possible. This is also the reason for reducing the number of digitized bits in the case of A / D conversion. In order to obtain a better image with the limited number of bits, there is a problem in which range of the analog video signal is digitized, that is, how to set the white level and the black level.
以下図面を参照しながら、上述した従来のレベル設定回
路の一例について説明する。An example of the above-described conventional level setting circuit will be described below with reference to the drawings.
第6図は、従来のレベル設定によるA/D変換器の機能を
示すものである。第7図は、水平期間の映像信号の波形
モデルである。第8図は、従来のレベル設定回路の実際
の回路図である。FIG. 6 shows the function of a conventional A / D converter with level setting. FIG. 7 is a waveform model of a video signal in the horizontal period. FIG. 8 is an actual circuit diagram of a conventional level setting circuit.
第6図において、7は白レベル電圧供給部、8は黒レベ
ル電圧供給部、9はA/D変換器である。In FIG. 6, 7 is a white level voltage supply unit, 8 is a black level voltage supply unit, and 9 is an A / D converter.
以上のように構成されたレベル設定回路について、以下
その動作を説明する。The operation of the level setting circuit configured as described above will be described below.
まず、第6図において、アナログの映像信号は、A/D変
換器9のUA端子に入力されると、ディジタル変換され、
UD端子(ビット数に応じて端子数が決まる)よりディジ
タル出力される。この時、ディジタル出力の最上位レベ
ルはa端子の電圧(白レベル電圧供給部7の電圧)によ
って決まり、最下位レベルはb端子の電圧(黒レベル電
圧供給部8の電圧)によって設定される。First, in FIG. 6, when an analog video signal is input to the U A terminal of the A / D converter 9, it is digitally converted,
U D terminal (the number of terminals is determined according to the number of bits) is the digital output from. At this time, the highest level of the digital output is determined by the voltage of the a terminal (the voltage of the white level voltage supply section 7), and the lowest level is set by the voltage of the b terminal (the voltage of the black level voltage supply section 8).
ここで、白レベル電圧供給部7と黒レベル電圧供給部8
の電圧は、いずれも固定されており、従って、A/D変換
器9に入力される映像信号は、黒レベル電圧供給部8に
よる電圧レベルになるように映像信号の黒レベルが調整
され、白レベル電圧供給部7による電圧レベルになるよ
うに映像信号の白レベルが調整されている。これらは、
それぞれ、映像信号をペデスタルクランプ(ペデスタル
レベルをある直流電圧に固定する)し、そのペデスタル
電圧を調整し、その後、映像信号を振幅調整することに
よって達成されている。Here, the white level voltage supply unit 7 and the black level voltage supply unit 8
Are fixed, and therefore, the black level of the video signal is adjusted so that the video signal input to the A / D converter 9 becomes the voltage level by the black level voltage supply section 8. The white level of the video signal is adjusted so that the voltage level by the level voltage supply unit 7 is reached. They are,
In each case, the video signal is pedestal clamped (the pedestal level is fixed to a certain DC voltage), the pedestal voltage is adjusted, and then the video signal is amplitude-adjusted.
さて、今、第7図の映像信号波形を考え、ペデスタル部
分を黒レベルに設定し、ピーク部分を白レベルに設定し
たとすると、A/D変換器9のディジタル出力の最上位レ
ベルは、この信号のピーク部分の映像成分、最下位レベ
ルは、ペデスタル部分の映像成分を表わすことになる。Now, considering the video signal waveform of FIG. 7, assuming that the pedestal part is set to the black level and the peak part is set to the white level, the highest level of the digital output of the A / D converter 9 is The video component of the peak portion of the signal, the lowest level, represents the video component of the pedestal portion.
第8図は、第6図を具体的な回路にしたものである。白
レベル,黒レベル設定電圧は、抵抗R11,R9,R8の分圧比
によって決定される。Q8とQ9,Q6とQ7の対のトランジス
タは、A/D変換器IC1の白レベル設定端子VH、黒レベル設
定端子VLに、上記分圧電圧を低インピーダンスで供給す
るためのものである。この回路では、A/D変換器IC1とし
て、(株)日立製作所ICのHA19203を使用している。FIG. 8 shows a concrete circuit of FIG. The white level and black level setting voltages are determined by the voltage division ratio of the resistors R11, R9, R8. The paired transistors of Q8 and Q9 and Q6 and Q7 are for supplying the above divided voltage with low impedance to the white level setting terminal V H and the black level setting terminal V L of the A / D converter IC1. . In this circuit, HA19203 of Hitachi, Ltd. IC is used as the A / D converter IC1.
発明が解決しようとする問題点 しかし、上記のような構成では、第7図の如く白レベル
電圧、黒レベル電圧を設定した場合、その電圧範囲Vの
中の映像信号がA/D変化されてディジタル出力される訳
であるが、映像信号の最黒レベルは黒レベル電圧説定点
よりΔVだけ高いところにあり、実際の映像信号として
必要な部分がV−ΔVの範囲であることを考えると、デ
ィジタル出力として効率の良いものであるとは言えな
い。すなわち、信号の階調レベルとして、(V−ΔV)
/Vの割合でコントラストが落ちていることになる。However, in the above-mentioned configuration, when the white level voltage and the black level voltage are set as shown in FIG. 7, the video signal within the voltage range V is A / D changed. Although it is digitally output, the maximum black level of the video signal is higher than the black level voltage threshold by ΔV, and considering that the portion required as an actual video signal is in the range of V−ΔV, It cannot be said that the digital output is efficient. That is, as the gradation level of the signal, (V-ΔV)
It means that the contrast is reduced at the ratio of / V.
本発明は上記問題点に鑑み、アナログの映像信号を効率
良くディジタル変換するため、黒レベル電圧を映像信号
の最黒レベルに応じたレベルに自動的に設定する自動黒
レベル設定回路を提供するものである。In view of the above problems, the present invention provides an automatic black level setting circuit that automatically sets a black level voltage to a level according to the blackest level of an image signal in order to efficiently convert an analog image signal into a digital signal. Is.
問題点を解決するための手段 上記問題点を解決するために、本発明の自動黒レベル設
定回路は、ディジタル変換すべき映像信号より映像情報
区間の信号のみ抜き取る映像部分抜き取り部と、この映
像部分抜き取り部からの信号の最黒レベルを検出する黒
レベル検出部と、検出した最黒レベルの電圧を一定期間
保持する黒レベル電圧安定部と、この黒レベル電圧安定
部の電圧をA/D変換器の黒レベル設定端子に与える手段
とより構成されたものである。Means for Solving the Problems In order to solve the above problems, the automatic black level setting circuit of the present invention includes a video portion extracting portion for extracting only a signal in a video information section from a video signal to be digitally converted, and this video portion. A black level detector that detects the highest black level of the signal from the sampling unit, a black level voltage stabilizer that holds the detected highest black level voltage for a certain period of time, and the voltage of this black level voltage stabilizer is A / D converted. It is configured by means for giving the black level setting terminal of the container.
作用 本発明は上記した構成によって、映像信号の映像部分の
最黒レベルを検出し、その最黒レベルの電圧によりA/D
変換器の黒レベル設定を自動的に行うものであり、黒レ
ベル設定電圧が、映像信号の映像部分の最黒レベルに応
答して変化するため、映像信号のA/D変換を効率的に行
うことができる。The present invention has the above-described configuration to detect the blackest level of the video portion of the video signal, and the A / D
This is to automatically set the black level of the converter, and the black level setting voltage changes in response to the black level of the video portion of the video signal, so the A / D conversion of the video signal is performed efficiently. be able to.
実 施 例 以下、本発明の実施例の自動黒レベル設定回路について
図面を参照しながら説明する。第1図は、本発明の一実
施例における自動黒レベル設定回路のブロック図を示す
ものである。第1図において、1は映像信号バッファ
部、2は波形整形部、3は映像部分抜き取り部、4は黒
レベル検出部、5は黒レベル電圧安定部、6は黒レベル
電圧バッファ部、7は白レベル電圧供給部、8は黒レベ
ル電圧供給部、9はA/D変換器を示す。Example Hereinafter, an automatic black level setting circuit according to an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an automatic black level setting circuit according to an embodiment of the present invention. In FIG. 1, 1 is a video signal buffer unit, 2 is a waveform shaping unit, 3 is a video part extracting unit, 4 is a black level detecting unit, 5 is a black level voltage stabilizing unit, 6 is a black level voltage buffer unit, and 7 is A white level voltage supply unit, 8 is a black level voltage supply unit, and 9 is an A / D converter.
以上のように構成された自動黒レベル設定回路につい
て、以下第1図及び第2図を用いてその動作を説明す
る。The operation of the automatic black level setting circuit configured as described above will be described below with reference to FIGS. 1 and 2.
まず第2図は、第1図の各部における映像信号による信
号の状態を示すものであって、映像信号バッファ部1に
は、A(A′)の映像信号が入力される。ここでAと
A′は同一の映像信号であり、Aは主に水平期間を、
A′は垂直の等価パルス期間を示す。この関係は、Bと
B′の場合も同様である。一方、波形整形部2には、映
像情報区間以外の信号を取り除くための信号、例えば帰
線消去パルスが入力され、これは波形整形部2で波形整
形されB(B′)の波形となる。この時、B(B′)の
波形は、映像信号の映像部分以外では常にペデスタル部
分の電圧以上の高い電圧になっていることに注意する必
要がある。映像部分抜き取り部3では、上記AとBの波
形の論理和が得られCの波形となる。黒レベル検出部4
ではCの波形の最黒レベル(ペデスタルレベルよりΔV
だけ高い電圧位置にある)を検出し、この電圧レベルを
黒レベル電圧安定部5に入力し、この黒レベル電圧を一
定期間保持し、黒レベル電圧バッファ部6からDの安定
化された電圧を出力する。First, FIG. 2 shows the state of the signal by the video signal in each part of FIG. 1, and the video signal buffer unit 1 receives the video signal A (A ′). Here, A and A'are the same video signal, and A mainly indicates the horizontal period,
A'denotes a vertical equivalent pulse period. This relationship is the same for B and B '. On the other hand, a signal for removing a signal other than the video information section, for example, a blanking pulse is input to the waveform shaping section 2, and this is shaped by the waveform shaping section 2 into a waveform of B (B ′). At this time, it should be noted that the waveform of B (B ') is always higher than the voltage of the pedestal portion except the image portion of the image signal. In the video part extracting section 3, a logical sum of the waveforms of A and B is obtained and becomes a waveform of C. Black level detector 4
Then, the blackest level of the C waveform (ΔV from the pedestal level)
(There is only a high voltage position), the voltage level is input to the black level voltage stabilizing unit 5, the black level voltage is held for a certain period, and the stabilized voltage of D is output from the black level voltage buffer unit 6. Output.
この電圧は、黒レベル電圧供給部8を経て、A/D変換器
9の黒レベル設定端子に加えられ、A/D変換器9のディ
ジタル映像出力ダイナミックレンジを効果的に拡大す
る。This voltage is applied to the black level setting terminal of the A / D converter 9 via the black level voltage supply unit 8 to effectively expand the digital video output dynamic range of the A / D converter 9.
ここで、本実施例の自動黒レベル設定回路が適正に動作
するためには、A/D変換器9に入力する映像信号の最黒
レベルの電圧が、第2図の黒レベル電圧バッファ部6の
出力Dと一致することが最良であり、従って、A/D変換
器9に加える映像信号は、映像信号バッファ部6の入力
映像信号と同一であることが最良となる。Here, in order for the automatic black level setting circuit of this embodiment to operate properly, the voltage of the blackest level of the video signal input to the A / D converter 9 is the black level voltage buffer unit 6 of FIG. It is best to match the output D of the above, and therefore the video signal applied to the A / D converter 9 is the same as the input video signal of the video signal buffer unit 6.
又、波形整形部2の出力波形Bの信号レベルは、回路定
数の選定により任意に変更でき(このことは後述する第
3図の具体的な実施例で明らかにする)、これにより、
映像部分抜き取り部3の出力波形Cのペデスタルレベル
よりVPだけ高い電圧レベルが決定されるが、これはとり
もなおさず黒レベル検出部4が検出する最黒レベルの上
限となる。すなわち、波形CでΔVがVPより大きくなる
と黒レベル検出部4はVPのレベルを検出する。上限を設
定しない場合は、VPをVより大きくなるよう波形整形部
2の出力波形Bの信号レベルを設定すれば良い。一方、
映像信号にノイズ等が混入し、このレベルがペデスタル
レベルより低くなる場合があり、回路として誤動作を
し、A/D変換器の黒レベル設定端子の電圧をペデスタル
の電圧より下げてしまうことを防止するため、黒レベル
電圧バッファ部6の出力部分で下限を設定することがで
きる。このことも後述する第3図の具体的な実施例で明
らかにする。Further, the signal level of the output waveform B of the waveform shaping section 2 can be arbitrarily changed by selecting a circuit constant (this will be clarified in a concrete example of FIG. 3 described later), and by this,
A voltage level higher than the pedestal level of the output waveform C of the image part extracting unit 3 by V P is determined, but this is still the upper limit of the blackest level detected by the black level detecting unit 4. That is, when ΔV becomes larger than V P in the waveform C, the black level detection unit 4 detects the level of V P. When the upper limit is not set, the signal level of the output waveform B of the waveform shaping section 2 may be set so that V P becomes larger than V. on the other hand,
It is possible to prevent noise from mixing in the video signal, and this level may become lower than the pedestal level, causing the circuit to malfunction and lowering the voltage of the black level setting pin of the A / D converter from falling below the pedestal voltage. Therefore, the lower limit can be set at the output portion of the black level voltage buffer unit 6. This will be clarified in a concrete example of FIG. 3 described later.
第3図は、本発明の自動黒レベル設定回路の具体的な実
施例を示す。第4図,第5図は、第3図の一部を変更し
た実施例を示す。第3図でIC1はA/D変換器であり、
(株)日立製作所製IC HA19203を使用している。FIG. 3 shows a concrete embodiment of the automatic black level setting circuit of the present invention. 4 and 5 show an embodiment in which a part of FIG. 3 is modified. In Figure 3, IC1 is an A / D converter,
I am using IC HA19203 manufactured by Hitachi, Ltd.
第3図で、映像信号はトランジスタQ1のベースに加えら
れ、エミッタに出力される。一方、映像以外の部分を取
り除くためのパルス、例えば帰線消去パルスはダイオー
ドD1を経由してトランジスタQ2のベースに加えられ、コ
レクタに出力される。トランジスタQ2がオン状態の時
は、ダイオードD2が導通せず、映像信号がトランジスタ
Q3のベースに加えられる。トランジスタQ2がオフ状態の
時は、映像信号の電圧レベルが、電源電圧VCCを抵抗R1,
ダイオードD2,抵抗R4で分割した電圧レベルより低い
時、ダイオードD2が導通し、トランジスタQ2のベースに
上記抵抗R1,ダイオードD2,抵抗R4の分割電圧を加える。
従って、前述の映像信号の検出する最黒レベルの上限
は、抵抗R1,抵抗R2の値によって決定される。In FIG. 3, the video signal is applied to the base of the transistor Q1 and output to the emitter. On the other hand, a pulse for removing a portion other than the image, for example, a blanking pulse is applied to the base of the transistor Q2 via the diode D1 and output to the collector. When transistor Q2 is on, diode D2 does not conduct and the video signal
Added to the base of Q3. When the transistor Q2 is off, the voltage level of the video signal changes the power supply voltage V CC to the resistance R1,
When the voltage level is lower than the voltage level divided by the diode D2 and the resistor R4, the diode D2 becomes conductive, and the divided voltage of the resistor R1, the diode D2, and the resistor R4 is applied to the base of the transistor Q2.
Therefore, the upper limit of the maximum black level detected by the video signal is determined by the values of the resistors R1 and R2.
トランジスタQ3のベースで合成された映像信号は、エミ
ッタに出力され、トランジスタQ4のベースに与えられ
る。トランジスタQ3,Q4は、2段のエミッタフォロワで
構成されているため、トランジスタQ4のエミッタ電圧
は、トランジスタQ3のベースに加わる映像信号の最黒レ
ベルの電圧に瞬時に応答する。このトランジスタQ4のエ
ミッタは、その後映像信号として最黒レベルの電圧以上
になった場合でも、抵抗R6とコンデンサC1の時定数が十
分大きいため、映像信号の最黒レベルの電圧に対する電
圧を例えば0.3秒間保持している。この電圧はトランジ
スタQ5を通じて、トランジスタQ6とQ7からなるA/D変換
器の黒レベル設定端子への電圧供給部へ入力される。The video signal combined at the base of the transistor Q3 is output to the emitter and given to the base of the transistor Q4. Since the transistors Q3 and Q4 are composed of two stages of emitter followers, the emitter voltage of the transistor Q4 instantly responds to the blackest level voltage of the video signal applied to the base of the transistor Q3. The emitter of the transistor Q4 has a sufficiently large time constant of the resistor R6 and the capacitor C1 even if the voltage of the video signal becomes higher than the blackest level voltage. keeping. This voltage is input to the voltage supply unit for the black level setting terminal of the A / D converter composed of the transistors Q6 and Q7 through the transistor Q5.
ここで、トランジスタQ5のベース電圧が、電源電圧VCC
を抵抗R9とR8で分圧した値より低いとトランジスタQ6の
ベース電圧、すなわち黒レベル設定電圧は、上記抵抗R9
とR8による電圧となり、従って、抵抗R9とR8により映像
信号の検出する最黒レベルの下限を設定することができ
る。Here, the base voltage of the transistor Q5 is the power supply voltage V CC.
Is lower than the voltage divided by resistors R9 and R8, the base voltage of transistor Q6, that is, the black level setting voltage,
Therefore, the lower limit of the black level detected by the video signal can be set by the resistors R9 and R8.
さらに、A/D変換器IC1の黒レベル設定端子への電圧は、
トランジスタQ1のベースに加わる映像信号の最黒レベル
(A/D変換器への映像入力の最黒レベル)の電圧と同じ
であることが、本例の自動黒レベル設定回路が正確に動
作するため必要な事項である。第3図では、トランジス
タQ1とQ3,Q4とQ5,Q6とQ7がそれぞれ対となっており、そ
のエミッタ・ベース間電圧分がキャンセルされるため、
上記必要事項を満足することができる。これは、トラン
ジスタによって検出された最黒レベルの電圧が増幅され
ないため、容易なものとなっている。Furthermore, the voltage to the black level setting terminal of A / D converter IC1 is
Since the voltage of the black level of the video signal applied to the base of the transistor Q1 (the black level of the video input to the A / D converter) is the same, the automatic black level setting circuit of this example operates correctly. This is a necessary matter. In Fig. 3, transistors Q1 and Q3, Q4 and Q5, Q6 and Q7 are paired, and the voltage between the emitter and the base is canceled.
The above requirements can be satisfied. This is easy because the blackest voltage detected by the transistor is not amplified.
又、第4図,第5図に示す如く、トランジスタQ5のエミ
ッタとトランジスタQ6のベース間にダイオードDあるい
は抵抗Rを置くことにより、A/D変換器IC1の黒レベル設
定端子の電圧を映像信号の最黒レベルの電圧よりダイオ
ードDあるいは抵抗Rの分だけ低くし、黒レベル設定の
程度を加減することも可能である。Further, as shown in FIGS. 4 and 5, by placing a diode D or a resistor R between the emitter of the transistor Q5 and the base of the transistor Q6, the voltage of the black level setting terminal of the A / D converter IC1 is changed to a video signal. It is also possible to adjust the degree of black level setting by lowering the voltage of the highest black level by the amount of the diode D or the resistance R.
なお、第3図で、黒レベル電圧供給部Q6,Q7からなる回
路は、A/D変換器の使用に応じて削減しても本発明の構
成を損うことがないことは明らかである。In FIG. 3, it is clear that the circuit including the black level voltage supply units Q6 and Q7 does not impair the configuration of the present invention even if the circuit is reduced according to the use of the A / D converter.
上述の如く、映像信号として、A/D変換器に入力する映
像信号と同一のものを扱い、かつ、その映像信号の映像
部分の最黒レベルの電圧とA/D変換器の黒レベル設定端
子の電圧が一致する回路形態となっているため、黒レベ
ル設定端子の電圧調節を不要とすることができ、かつ、
温度ドリフトや黒レベル設定のバラツキを小さくするこ
とができる。As described above, the same video signal that is input to the A / D converter is used as the video signal, and the voltage of the blackest level of the video part of the video signal and the black level setting terminal of the A / D converter are used. Since the voltage of the circuit is the same, it is not necessary to adjust the voltage of the black level setting terminal, and
It is possible to reduce variations in temperature drift and black level setting.
その上、映像信号の最黒レベルの検出する上限あるいは
下限、又はそのいずれも設定することができ、さらに黒
レベル電圧供給部に加える電圧を加減することができる
ため、映像信号をA/D変換する最、融通性のある回路と
して使用できる。In addition, it is possible to set either the upper limit or the lower limit for detecting the blackest level of the video signal, or both, and the voltage applied to the black level voltage supply unit can be adjusted, so the video signal is A / D converted. Finally, it can be used as a flexible circuit.
発明の効果 以上のような本発明によれば、A/D変換器に入力する映
像信号の最黒レベルの電圧に応じて、A/D変換器の黒レ
ベル設定端子の電圧が自動的に変化するため、アナログ
の入力映像信号の必要部分を、黒レベル設定端子の電圧
が固定されている場合に比し、効率的にディジタル変換
することができる。Advantageous Effects of Invention According to the present invention as described above, the voltage of the black level setting terminal of the A / D converter automatically changes according to the voltage of the blackest level of the video signal input to the A / D converter. Therefore, the necessary portion of the analog input video signal can be efficiently digitally converted as compared with the case where the voltage of the black level setting terminal is fixed.
第1図は本発明の一実施例における自動黒レベル設定回
路のブロック図、第2図は第1図の各部における映像信
号による信号の状態を示す波形図、第3図は本発明の自
動黒レベル設定回路の具体的な実施例を示す回路図、第
4図,第5図は第3図の一部を変更した実施例の要部を
示す回路図、第6図は従来のレベル設定によるA/D変換
器の機能を示すブロック図、第7図は水平期間の映像信
号の波形をモデル化して示す図、第8図は従来のレベル
設定回路の回路図である。 1……映像信号バッファ部、2……波形整形部、3……
映像部分抜き取り部、4……黒レベル検出部、5……黒
レベル電圧安定部、6……黒レベル電圧バッファ部、7
……白レベル電圧供給部、8……黒レベル電圧供給部、
9……A/D変換器。FIG. 1 is a block diagram of an automatic black level setting circuit according to an embodiment of the present invention, FIG. 2 is a waveform diagram showing a signal state of a video signal in each part of FIG. 1, and FIG. 3 is an automatic black level of the present invention. FIG. 4 is a circuit diagram showing a concrete example of the level setting circuit, FIGS. 4 and 5 are circuit diagrams showing an essential part of an embodiment in which a part of FIG. 3 is modified, and FIG. 6 is a conventional level setting. FIG. 7 is a block diagram showing the function of the A / D converter, FIG. 7 is a diagram showing a waveform of a video signal in a horizontal period as a model, and FIG. 8 is a circuit diagram of a conventional level setting circuit. 1 ... video signal buffer section, 2 ... waveform shaping section, 3 ...
Image portion extracting unit, 4 ... Black level detecting unit, 5 ... Black level voltage stabilizing unit, 6 ... Black level voltage buffer unit, 7
...... White level voltage supply section, 8 ...... Black level voltage supply section,
9 ... A / D converter.
Claims (1)
ルより高い電圧の波形を出力するよう、帰線消去パルス
を波形整形する波形整形部と、前記映像信号の映像情報
部分以外の区間で出力される前記波形整形部の出力と、
前記映像信号とを合成して出力する映像部分抜取り部
と、前記映像部分抜き取り部の出力から、最も低い電圧
レベルを検出する黒レベル検出部と、この黒レベル検出
部で検出した前記電圧を前記映像信号がA/D変換される
所定期間保持する黒レベル電圧安定部と、この黒レベル
の電圧安定部の電圧を前記映像信号が入力されるA/D変
換器の黒レベル設定端子に与える手段とを備えたことを
特徴とする自動黒レベル設定回路。1. A waveform shaping section for shaping the blanking pulse so as to output a waveform having a voltage higher than the pedestal level of the video signal to be A / D converted, and a section other than the video information section of the video signal. The output of the waveform shaping section that is output,
The video part extracting unit that combines and outputs the video signal, the black level detecting unit that detects the lowest voltage level from the output of the video part extracting unit, and the voltage detected by the black level detecting unit A black level voltage stabilizing unit that holds a predetermined period during which the video signal is A / D converted, and means for applying the voltage of this black level voltage stabilizing unit to the black level setting terminal of the A / D converter to which the video signal is input. An automatic black level setting circuit characterized by having and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099853A JPH0710093B2 (en) | 1985-05-10 | 1985-05-10 | Automatic black level setting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60099853A JPH0710093B2 (en) | 1985-05-10 | 1985-05-10 | Automatic black level setting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61257077A JPS61257077A (en) | 1986-11-14 |
| JPH0710093B2 true JPH0710093B2 (en) | 1995-02-01 |
Family
ID=14258359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60099853A Expired - Fee Related JPH0710093B2 (en) | 1985-05-10 | 1985-05-10 | Automatic black level setting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710093B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116343U (en) * | 1982-02-01 | 1983-08-09 | 株式会社光電製作所 | AD converter |
| JPS59104826A (en) * | 1982-12-07 | 1984-06-16 | Sony Corp | Analog-digital converter |
| JPS59176925A (en) * | 1983-03-26 | 1984-10-06 | Fuji Facom Corp | Analog/digital converter |
| JPH0636555B2 (en) * | 1984-10-25 | 1994-05-11 | ソニー株式会社 | Image A / D conversion circuit |
-
1985
- 1985-05-10 JP JP60099853A patent/JPH0710093B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61257077A (en) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223927A (en) | Image signal average picture level detecting apparatus | |
| JPH0710093B2 (en) | Automatic black level setting circuit | |
| EP0841809A2 (en) | Automatic black level stabilizing apparatus | |
| JP2000196973A (en) | Pulse correction device in display system | |
| JPH01226284A (en) | Automatic gain control device | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| JP2572975B2 (en) | DC component regeneration circuit | |
| JPS61257078A (en) | Automatic setting circuit for white level | |
| JP2537959B2 (en) | Video signal amplitude limiter | |
| JP2593918B2 (en) | Digital convergence correction device | |
| KR930000672B1 (en) | Holding circuit of vertical sychronizing signal | |
| US5771029A (en) | Side pincushion control apparatus | |
| JPH0339980Y2 (en) | ||
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| JPS5933930A (en) | Reference voltage generation circuit for A/D conversion | |
| JP2508941B2 (en) | Video signal A-D converter | |
| JPH0795818B2 (en) | Black level correction circuit | |
| JPH0510455Y2 (en) | ||
| JPH06177761A (en) | Video signal A / D conversion circuit | |
| JPH05284387A (en) | Amplitude limiting circuit | |
| JPS6319990A (en) | A/D conversion device for video signals | |
| JPS61132875A (en) | Crt display device | |
| JPS6342225A (en) | Luminance signal sampling circuit | |
| JPH05115052A (en) | Peak brightness expansion circuit | |
| JPH04103775U (en) | Automatic gain control device for television signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |