JPH07101444B2 - Ｉｃカード - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 顧客が使用する暗証番号等の識別データをカードに登録
する際、カードへの書込を行う人の正，不正をカードに
格納された仮の仮識別データによって本人確認すること
により不正発行を防止する。

〔産業上の利用分野〕

本発明は暗証番号等の識別データを記憶するメモリ及び
マイクロCPU等のデータ処理装置を内蔵するカード、所
謂ICカードに関する。

クレジットカード，銀行カード，等の携帯可能な大きさ
のカードで、磁気カードに代って、内部にデータ処理機
能を内蔵した識別カード、所謂ICカードが近年用いられ
ている。

このICカードには、通常、カードの所有者に与えられた
暗証番号がカード内に格納され、取引を行う都度、この
番号により本人認証を行うようにされている。

又、こうしたICカードは、複雑な集積回路がカード内に
形成されているため、それ自体を偽造することはできな
いが、カードを拾得した人による暗証番号の書替え、等
のデータ偽造による不正は可能であり、これを防止する
事が要望されている。

〔従来の技術〕

第６図は従来の機カードの場合のカード発行システムの
説明図である。

図中Ａは、第１発行部所であり、例えば磁気カードの製
造メーカ等である。第１発行部所から発行されるカード
はそのままで所謂クレジットカードとはならず、これが
銀行等、他の部所Ｂに論送され、他の部所Ｂにおいて利
用者Ｃに渡し得るカードとして発行される。

この際、部所Ｂにおいて不正カードの発行を防止するた
め通常以上の手法が採用されている。

即ち、カード発行機2aにおいて、部所Ａから部所Ｂに論
送する前にコードをカード1aの磁気記録エリアに書込
む。

部所Ｂにおいては、部所Ａにて書込まれたコードを発行
機3aが読取り、判定部3cで規定のコードが否か判定す
る。規定のコードであれば、ゲート手段3dを開放してお
く。又、キーボード3bから暗証番号，口座番号，その他
必要なデータを入力すると、その入力データがゲート手
段3dを介して格納部1bにこれら入力データを記録する。
又、以上のシステムを採用する際、発行機を限定数発行
の許容された部所にのみ配置する。

これにより、カードが拾得されたものであれば部所Ａに
て記録されたコード以外のコードが、部所Ｂにおいて検
出できるため不正発行が防止できるものであった。

一方、近年磁気カードの他にICをカード埋込んだ識別カ
ード（ICカードと称す）も知られている。従来のICカー
ドを第７図により説明する。

ICカード１には端子51〜56が設けられる。端子51は、不
揮発性メモリ10の電源供給端子、端子52はデータ処理装
置（以下CPUと称す）20と、外部装置（図示せず）との
間でデータ信号を送受信するための端子、端子53はCPU2
0へのリセット信号の入力端子、端子54はクロック信号
の入力端子、端子55は、CPU20,メモリ10への電源供給端
子、端子56は接地端子である。

メモリ10はE.P.ROM,EEPROM等の不揮発性のメモリで構成
され、このメモリ10に識別データが格納されている。

動作を説明する。

識別カード１を図示されないカードアクセス装置にセッ
トする。この時点で、カードアクセス装置は、各端子51
〜56を各々カードアクセス装置内蔵の所要の回路に接続
する。

カードアクセス装置はこの時、端子55に電源を供給し、
クロック信号を端子54に供給し、それと同時にリセット
信号を端子53に供給する。

CPU20等の能動論理回路は電源及びクロック信号が供給
されると、電気的に不安定状態となり、リセット信号が
供給される事より、正常に動作可能となるがCPU20内の
アキュムレータ，プログラムカウンタ，レジスタ等能動
回路はリセット信号が供給される事によりクリア状態、
例えばデータ“0"が各々書込まれた状態となる。

その後、CPU20はメモリ10の内容をチェック例えば格納
データ等のパリティチェックを行いデーダアクセス装置
との間でのデータ伝送が可能になる動作状態に移行す
る。

データアクセス装置とのデータ授受は端子52を介して行
われ、予めCPU20と、データアクセス装置との間での取
決めされた手順で行われる。メモリ10に対しては、外部
の装置（データアクセス装置）とCPU20との間のデータ
授受の期間にコマンド等の形式で、CPU20に対し、アク
セス指示がなされ、CPU20がメモリ10をアクセスする。

〔発明が解決しようとする問題点〕

しかしながら、近年パーソナルコンピュータ等小型電子
計算機の普及により、上記した如きカードデータの書込
みは容易となり、こうした従来のシステムでは不正コー
ドの登録及び不正カードの発行が可能であるという欠点
を有している。

本発明の目的は、従来の欠点を取除くべく不正発行を可
能にするICカードを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、第１図の原理図において、本
発明は、第１のカード発行機２からは、第１のカード発
行機２の正当性を判断するために必要な識別情報、及び
使用者を識別するための識別データの登録可否を判断す
るために必要な仮識別データを受信し、 入力手段31を有する第２のカード発行機３からは、第２
のカード発行機３の聖統制を判断するために必要な識別
情報、及び該入力手段31より入力される仮識別データ、
識別データとを受信するICカードであって、 仮識別データ、及び識別データとを格納するメモリ10
と、 第１のカード発行機２、第２のカード発行機３から受信
した受信した識別情報から各発行機の該ICカードへの書
込可否を判断する制御手段11とを有し、 該制御手段11は、受信した仮識別データ、識別データに
対し、 前記メモリ10に仮識別データが未格納であると判断した
場合、受信した仮識別データをメモリ10に書き込ませ、 前記メモリ10に仮識別データが格納されており、且つ識
別データが未格納であると判断した場合、格納されてい
る仮識別データと受信した仮識別データとを照合して、
受信した識別データをメモリ10に書き込むステップと、 前記メモリ10に仮識別データが格納されており、且つ識
別データが格納されていると判断した場合、格納されて
いる識別データと受信した識別データとの照合のみを行
うことを特徴としている。

〔作 用〕

即ち、本発明ではICカード１が各カード発行機２、３の
正当性を検査しているため、不正装置により発行を阻止
でき、しかも、発行するICカード１に記憶すべき暗証番
号等の識別データPINも、先に場所Ａにおいて格納した
仮識別データPIN1と、入力した仮識別データPIN1とが合
致しないとメモリ10に書き込まないため、不正者による
暗証NO.の発行もなされないものとなる。また、既に識
別データPIN2がメモリ10に書き込まれていた場合は、仮
識別データPIN1の照合を行わずに、入力された識別デー
タPIN2と登録されている識別データPIN2との照合を行う
にとどまることから、識別データPIN2の書換えを防止す
る。

〔実施例〕

第２図は本発明の実施例のカードブロック図である。

図中、第５図及び第１図に用いたものと同じものは同じ
番号で示してある。

又、41,42はＤ型フリップフロップ、43,44,46はナンド
ゲート回路、45はフリップフロップ、47はカウンタであ
る。

第３図は第２図の実施例の要部タイムチャートである。

第２図，第３図を使用して、CPU20が初期化される迄の
動作を説明する。

識別カード１が時刻t₀に図示されない外部装置に接続さ
れると、従来と同様、各端子51〜56に規定の信号が供給
される。

本実施例においては、外部装置は、自己の識別情報とし
て正当なアクセスの権利を持つものであれば、その権利
に対応した信号パターンのリセット信号を発生する機能
を有する。

本実施例においては、第３図（ａ）における時刻t₁〜t₂
迄の立下り期間Ｔが意味を持つ様にされている。

このリセット信号（第３図（ａ）に図示）は、立下り時
点t₁でCPU20に対し、従来で述べたリセット状態とな
り、立上り時点t₂でリセットが解除され、CPU2はプログ
ラムに従って順次実行する。

この立下り期間を検出手段４で計測し信号パターンを検
出する。

即ち、Ｄ形フリップフロップ41及び42のＱ出力及び出
力がナンドーゲート回路43,44に図示の如き結線で供給
されると、ナンドゲート回路43はリセット信号の立下り
時刻t₁において、１クロック周期分のパルスを発生し
（第３図（ｂ）参照）、又、ナンドゲート回路44はリセ
ット信号の立上り時刻t₂において１クロック周期分のパ
ルスを発生（第３図（ｃ）参照）する。

各ナンドゲート回路43,44の出力はナンドゲートで構成
されたフリップフロップ45にセット信号，リセット信号
として供給される。

またナンドゲード43の出力パルス信号はこの時同時にカ
ウンタ47をクリアする。

フリップフロップ45の出力はこれにより、リセット信号
休止期間Ｔのみ論理レベル“1"の信号を発生する。

ナンドゲート46は一方の入力端子にフリップフロップ45
の出力を受け、他方に、端子54を介し、外部装置から供
給されるクロック信号を受ける。このためナンドゲート
46は端子54に供給されるクロック信号の内、フリップフ
ロップ45の出力が論理レベル“1"の期間のクロック信号
だけをカウンタ47に供給する。

尚、第３図の時刻t₃の各信号波形は、識別カードを外部
装置から外した際の状態を示している。

第４図は、CPU20の動作フローチャートである。図中S1
〜S9はプログラムの実行ステップである。

以後、第４図を用いて、第３図の時刻t₂以後の第２図の
CPU20の処理動作を説明する。

第３図で説明したリセット信号が時刻t₂に立上がると、
CPU20はプログラムカウンタの値例えば“0"からスター
トする。

初期化処理ステップS1; 本ステップS1においてCPU20はメモリ10のチェック、
他、動作を開始して良いか否かをチェックする。

例えば、メモリ10に故障箇所が有るか否かをメモリ10中
のパリティデータをチェックすることにより確認し、更
にはメモリ10のワークエリアとして使用している領域の
データクリアを行う。

初期化完了確認ステップS2; 本ステップS2では、以上の初期化動作が正常に行われた
か否か確認する。この場合メモリ10に障害が有る等、動
作に際し、不都合な障害が発見されると終了処理を行
う。これによりCPU20は不動作状態となり、例えば、外
部装置からのアクセスに不応答となる。

カウンタ読取ステップS3; 初期化完了確認ステップS2にて識別カードが正常に動作
し得ることが確認されると、本ステップS3にて、第２図
図示の検出手段４のカウンタ47からリセット信号の信号
パターンであるカウント値を読出す。

即ち、このカウント値は、リセット信号の休止期間を外
部装置からのクロック信号にてカウントした値となって
いる。

ステップS4 本ステップS4においてはステップS3にて読出したカウン
タのカウント値が許可された外部装置によってセットさ
れたものか否か検査するステップである。

即ち、第２図のメモリ10は第４図に示すメモリ31′,31
〜33を含む様構成されている。又、メモリ31′,31,32,
メモリ33の領域ｃは、カード作成完了時にカードメーカ
にて書込みが行われる。

メモリ31は、カウンタのカウント値A,B,C,Dに対応する
メモリ33の領域a,b,c,dの書込アクセス可否が情報とし
て格納されている。又、メモリ31′には読出し可否を示
す情報が格納されている。同図はアクセス可能な場合印
“0"で不可能な場合“X"で示している。例えばカウント
値が値“B"である場合、メモリ33の領域ｂには書込みア
クセスが可能であり他の領域b,c,dは書込アクセス不可
能である旨を示す情報が格納されている。同様にメモリ
31′も、メモリ33の領域a,b,cには読出アクセスが可能
であり、ｄはアクセス不可能である旨の情報が格納され
ている。

尚、カウント値は特定の１つの値例えば“A",“B",
“C",“D"とする必要はなく、各々測定誤差範囲を考慮
して値の上限，下限を定め、カウント値が“10"〜“15"
の場合には同図メモリ31にカウント値“A"に対応する各
領域のアクセス可否情報が格納され、“30"〜“40"の場
合には同図メモリ31にカウント値“B"に対応する各領域
のアクセス可否が、………とカウント値に夫々範囲を設
けても良い。

本発明の場合、第１図における第１のカード発行機の信
号パターンがカウント値“B"となり、又第２のカード発
行機３の信号パターンがカウント値“A"となる様に各カ
ード発行機は構成されている。

本ステップS4においては、第２図のカウンタ47のカウン
ト値がメモリ31及びメモリ31′に存在するか否か検索す
る。

検索の結果このメモリ31にそのカウント値が登録されて
いないならば、CPU20の処理を終了する。これにより外
部装置からアクセスされても無応答となる。

ステップS5; ステップS4の検索の結果、該当カウント値がメモリ31に
登録されている場合には、本ステップS5に移行する。

本ステップS5においてはメモリ32にメモリ31の検索で得
たカウント値に該当する各領域のアクセス可否情報を登
録する。

メモリ32は、メモリ33中に保護すべき種類の異なる特定
エリアa,b,c,dに対応するフラグ設定エリアで構成され
る。

カウント値が値“B"であると、本ステップにおいてCPU2
0はメモリ31及び31′の値“B"に相当する領域の各領域
のアクセス可否情報、即ち第４図では“×，○，×，
×”及び“×，○，○，×”の情報をメモリ32に“a,b,
c,d"各位置に順番に各々書込む。書込みを終了すると次
ステップS9′に移行する。

ステップS9′； 本ステップは第５図を使用して後述するが、カード１の
メモリ33に既に仮暗証No.或は暗証No.が登録されている
か否かを検査し、それに応じてプログラムルートを変更
するステップである。

本ステップS9′を終了するとCPU20と外部装置との間で
端子52を介し、情報伝送が可能となる。

本ステップS9′以後にステップS6,S7,S8が存在する。本
ステップS9′では、そのフローの出口が後述する如く３
ルートとなるが、ステップS6,S7,S8は何れのルート出口
にも設けられるため先に説明する。

ステップS9′を終了するとCPU20と外部装置との間で端
子52を介し、情報伝送が可能となる。

ステップS6; 本ステップS6は、外部装置から端子52を介して呼出し、
或はデータの送信が有るか否かを待つ状態であり、外部
装置から例えばデータ伝送手順に用いられている特定の
ポーリング信号が来た時点で準備完了を示すデータを応
答信号として返送する処理を行う。

ステップS7; 外部装置からは端子52を介してCPU20にコマンドにより
動作指示を行う。

このため識別カード１においては、このコマンドを解析
し、メモリアクセスが必要なコマンドか否か判断する。

例えば、コマンドが仮暗証No.の書込コマンドであれ
ば、書込先アドレスはメモリ33の領域“b"であり、又、
暗証No.書込コマンドであれば格納するエリアは第３図
のメモリ33のエリアａであるのでそのコマンド自体を判
定する。

ステップS8; ステップS7で判定されたエリアが、メモリ32において、
アクセスを許可されたエリアか否か本ステップで判定す
る。

これにより、アクセスできるエリアを制限する。例え
ば、外部装置が銀行内部に設けられ、暗証No.を書込む
第１図における第２のカード発行機３として割当てられ
ていれば、カウント値が“A"となりメモリ31によって示
されるアクセス可否情報としてメモリ33のエリアａにつ
いては書込みが許可される様設定され、他のエリアｂ〜
ｄは書込アクセス不可能に設定されている。従って、正
しい外部装置からエリアａに暗証番号を格納することは
このステップで許される。しかるに不正な書込み装置の
場合にはステップS4或は本ステップS7で検出できる。

又、外部装置がカード製造メーカ或はカード輸送メーカ
に設けられ、仮暗証No.を書込む第１のカード発行機２
の場合、カウント値が“B"となり図示の如くメモリ32に
従ってメモリ33の領域ｂについて書込みが許可される。

ステップS7においても、若し、外部装置の要求するアク
セスエリアが、メモリ32にて許可されていないと、エン
ド処理ENDに移行し、識別カード１のCPU20は外部装置に
対し無応答状態となる。

ステップS9; ステップS8においてアクセスエリアがメモリ32によって
許可されている場合には本ステップS9にてメモリの許可
されたエリアを利用して該当する処理を実行する。この
実行結果は第２図の端子52を介して外部装置に応答す
る。

第５図はステップS9′及び本ステップS9の詳細を示す。

ステップS9′では先ず、第４図のメモリ33の領域a,b即
ち、仮暗証番号と、暗証番号とが各々格納された或はさ
れる領域をサーチする。

次に、仮暗証番号が既に格納済か否か検査する。

仮暗証番号が領域ｂに格納されていない場合には、ルー
トRaに従い、ステップS6,S7,S8を実行後、ステップS9a
を実行する。

ステップS9aは仮暗証番号をメモリ33の領域ｂに格納す
るステップである。

ステップS9aは、先ず外部の書込装置から仮暗証番号の
書込みコマンドが来ない場合第２図に示すCPU20を不動
作状態とする。

更に仮暗証番号及び仮暗証番号登録コマンドを受信して
いれば領域ｂに対し受信した仮暗証番号を格納する。
又、ステップS9′において、仮暗証番号がメモリ33の領
域ｂに格納されていれば、次にメモリ33の領域ａに暗証
番号が登録されているか否か判定する。

暗証番号が登録されていなければ、このステップでカー
ドが暗証登録処理すべきである事を判定し、ルートRbに
移行する。ルートRbでは前述したステップS6,S7,S8を実
行後、ステップS9bを実行する。

ステップS9bにおいては、カード１のCPU20は、書込装置
からの仮暗証番号を受信するか否か待つ、受信される
と、受信された仮暗証番号と、メモリ33の領域ｂから読
出している仮暗証番号とを比較し、対応するか否か照合
判定する。

照合結果が不一致であると、CPU2は不動作状態となる。
又、一致していれば新暗証番号の受信を待つ。

新暗証番号が第１図に示す第２のカード発行機３から供
給されると、又は供給されていればメモリ33の暗証番号
格納エリアａに受信暗証番号を格納する。

更にステップS9′において暗証登録済であれば、ルート
Rcに移行しステップS6,S7,S8を介し通常の取引処理のス
テップS9cを実行する。このステップS9cにおいては、例
えばメモリ33の領域ａの暗識番号を読出し、また所謂取
引装置からICカードに供給された暗証番号とを比較照合
する。

この比較照合で一致すれば、取引装置との間でデータの
送受を行い取引を逐行し、ステップS6へ戻る様にされ
る。

尚、ステップS9cにおいては暗証照合だけでなく、通常
の公知の取引処理を行う様にしても良い。

以上の様に第１図に示されているICカード１は動作する
様構成されている。

従って、第１図において製造メーカ等に設けられた発行
機２はリセット信号によって自己の識別情報を通知し、
その後、仮暗証番号及び仮暗証登録コマンドを第２図の
端子52に供給する。

これにより、前述の如くしてICカード１の判定手段11
が、第４図のステップS4及びステップS7によって正当な
第１のカード発行機２である事を判別して第１図のメモ
リ10（第４図のメモリ33の領域ｂ）に仮暗証番号を格納
する。

第１図において、第１のカード発行機２で仮暗証番号の
格納されたカード１は、第２の発行所、即ち銀行，クレ
ジット会社等直接顧客に接する発行部所に輸送される。

第２の発行所に設けられた第２のカード発行機３におい
ては前述の第２図で説明したカウンタ47が第４図によっ
て説明した値“A"となる様な信号パターンを待つ識別情
報を発生する。

カード１は第２のカード発行機３に接続された場合も同
様に第２の発行機３の正当性を判定手段11、即ち、前記
した第４図のステップS4、及びS7によって判定する。

しかる後、第２のカード発行機３のキー３から仮暗証番
号PIN1′及び、顧客から提示された暗証されたPIN2がカ
ード１に供給される。

カードにおいては、第１図における認証手段12,即ち、
第５図で説明したステップS9bによって仮暗証番号同志P
IN1,PIN1′を比較する。

この比較が一致した場合、次にカードは、受信した暗証
番号PIN2をカード１内のメモリ33の領域ａに格納し発行
処理を終了する。

この様にして発行されたカード２はその後顧客に手渡さ
れ、取引に供される事となる。

顧客が取引を行う際は第５図のステップS9cにおいて本
人認証がなされ、本人認証が正しい場合のみ取引が可能
となる。

また第４図に示したフローチャートのプログラムは及び
メモリ31,32略んどの人がアクセスできない領域ｃに設
定しておく様にする。この場合メモリ32はステップS5の
みで書込アクセスできる領域となる様設定しておく。

以上実施例によれば、ステップS4にて特定領域a,b,c,d
をアクセスできるか否かを、初期化信号であるリセット
信号のパターンで判定しているので、外部装置が正しい
ものしかアクセスできない。しかも、カウンタのカウン
ト値はリセット信号パターンと、クロック信号との組合
せにより決まるものであるため、より複雑化できる。

しかも大まかな不正外部装置の排除は、実際に外部装置
とCPUとがデータの授受を行う前に行われ、又、複雑種
類のチェックで不動作状態に陥るので外部装置の取扱い
者は何がどの時点で悪かったのか解明できないという利
点を有する。

尚、上記実施例においては初期化信号としてリセット信
号及びクロック信号についてのみ説明したが、これに限
ることなくデータ信号の伝送ラインの信号で初期化がな
される場合にはこれを利用しても良い。

また信号パターンの検出手段は実施例の回路に限られ
ず、CPU20が動作状態となった時点で信号パターン判別
ができる様記録するもの、例えばシフトレジスタ等他の
回路であっても良い。

更にメモリ10に対するアクセスを禁止する手法として、
上記実施例においてはCPU20が不動作状態になるで説明
したが、他の手法であっても良い。例えば端子52のCPU2
0側にアンドゲートを設け、CPU20がこれを閉状態にすれ
ば以後のデータの送信も受信もこのゲートで閉ざすこと
ができる。更にこの場合第２図のリセット端子53と、分
岐点Ｐとの間にアンドゲートを設け、CPU20が不動作状
態となった時同時にCPU20がこのゲートを閉成すること
により一旦電源が落ちない限り、CPU20への再アクセス
が不可能になり一層禁止に対して効果的となる。

更に上記実施例においては、自己の識別情報としてリセ
ット信号のパターンを利用したがこれに限らず、カード
１から自己装置に割当てられたコードを、例えば第２図
の端子52を介して通常のコードとして伝送する様にして
も良い。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、ICカードが発
行装置の正当性を、発行装置の識別情報で判断すること
から、不正装置によるICカードの発行を防止するとがで
きる。又、仮識別データを照合後に識別データを書き込
むことから、不正者による識別コードの不正登録を防止
することができる。しかも、既にICカードに識別コード
が登録されていれば、仮識別データの照合を行うことな
く、入力された識別データをチェックする動作に移行す
ることから、一度登録された識別データを確実に保守し
て、仮識別データを知っている不正者による識別データ
の書換えを防止することができる。しかも第２のカード
発行機が入金、出金等の処理を行う取引装置を兼ねてお
り、ICカードに既に識別データが登録されている場合に
は、速やかに識別データ照合を行って取引処理に移行す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は実施例のブロック図、 第３図は実施例のタイムチャート、 第４図及び第５図は実施例のフローチャート、 第６図及び第７図は従来の発行システム及びカードのブ
ロック図である。 図中、 １は識別カード、 ２は第１の発行機、 ３は第２の発行機、 31はキーボード、 4,10はメモリ、 11は制御手段、 である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田口 敏彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 西尾 信彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 関 順二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−17870（ＪＰ，Ａ) 特開 昭60−207963（ＪＰ，Ａ) 特開 昭60−207961（ＪＰ，Ａ) 発明協会公開技報 公技番号82−1937号

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のカード発行機から、該第１のカード
   発行機の正当性を判断するために必要な識別情報、及び
   使用者を識別するための識別データの登録可否を判断す
   るために必要な仮識別データを受信し、 入力手段を有する第２のカード発行機から、該第２のカ
   ード発行機の正当性を判断するために必要な識別情報、
   及び該入力手段より入力される仮識別データ、識別デー
   タとを受信するICカードであって、 仮識別データ、及び識別データとを格納するメモリと、 前記第１のカード発行機、前記第２のカード発行機から
   受信した識別情報から各発行機の該ICカードへの書込可
   否を判断する制御手段とを有し、 該制御手段は、受信した仮識別データ、識別データに対
   し、 前記メモリに仮識別データが未格納であると判断した場
   合、受信した仮識別データを前記メモリに書き込ませ、 前記メモリに仮識別データが格納されており、且つ識別
   データが未格納であると判断した場合、格納されている
   仮識別データと受信した仮識別データを照合して、受信
   した識別データを前記メモリに書き込ませ、 前記メモリに仮識別データが格納されており、且つ識別
   データが格納されていると判断した場合、格納されてい
   る識別データと受信した識別データとの照合のみを行う
   ことを特徴とするICカード。