JPH0710177B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH0710177B2 JPH0710177B2 JP27942690A JP27942690A JPH0710177B2 JP H0710177 B2 JPH0710177 B2 JP H0710177B2 JP 27942690 A JP27942690 A JP 27942690A JP 27942690 A JP27942690 A JP 27942690A JP H0710177 B2 JPH0710177 B2 JP H0710177B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- predetermined value
- switching regulator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は、交流電源から安定な直流電源を作るチョッ
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータに関する。
パ制御方式のスイッチングレギュレータに関し、特に、
入力電圧と入力電流とがほぼ同じ波形でほぼ同位相で変
化するようにパルス幅制御を行なう力率改善方式のスイ
ッチングレギュレータに関する。
《従来の技術》 例えば特開平２−7869号公報に開示されているように、
第２図に示すような構成の力率改善方式のスイッチング
レギュレータが知られている。
第２図に示すような構成の力率改善方式のスイッチング
レギュレータが知られている。
第２図において、正弦波の交流入力はダイオードブリッ
ジからなる整流回路10で全波整流され、以下に詳述する
昇圧型のチョッパ回路20に入力される。チョッパ回路20
は、PWM（パルス幅制御）回路31によって交流電源より
充分に高い周波数でオン／オフ駆動されるスイッチング
素子Q1と、スイッチング素子Q1とともに整流回路10の出
力に直列接続されたインダクタL1と、スイッチング素子
Q1のオフ時にインダクタL1を通して電流が流れるように
スイッチング素子Q1の両端に直列接続されたダイオード
D1とコンデンサC1とを有する。コンデンサC1は相当大き
な容量があり、これの両端から平滑化され電圧安定化
（後述）された直流出力が取り出される。なお、コンデ
ンサC2は高周波リップルを吸収するための小容量のコン
デンサで、本装置に必須のものではない。
ジからなる整流回路10で全波整流され、以下に詳述する
昇圧型のチョッパ回路20に入力される。チョッパ回路20
は、PWM（パルス幅制御）回路31によって交流電源より
充分に高い周波数でオン／オフ駆動されるスイッチング
素子Q1と、スイッチング素子Q1とともに整流回路10の出
力に直列接続されたインダクタL1と、スイッチング素子
Q1のオフ時にインダクタL1を通して電流が流れるように
スイッチング素子Q1の両端に直列接続されたダイオード
D1とコンデンサC1とを有する。コンデンサC1は相当大き
な容量があり、これの両端から平滑化され電圧安定化
（後述）された直流出力が取り出される。なお、コンデ
ンサC2は高周波リップルを吸収するための小容量のコン
デンサで、本装置に必須のものではない。
整流回路10の全波整流の出力電圧V1の信号はVCA（電圧
制御型可変利得増幅器）32を経て差動増幅器33に入力さ
れる。チョッパ回路20のインダクタL1を流れる電流I1が
変流器34で検出され、その低周波成分の信号が差動増幅
器33に入力される。PWM回路31は、この差動増幅器33の
差動出力（入力電流波形と入力電圧波形の差信号）に従
って動作し、差動出力が最小になるようにスイッチング
素子Q1の駆動パルス幅（オン時間）を変化させる。つま
り、差動増幅器33からの差信号と発振器36からの三角波
信号とを比較して、周知のようにスイッチング素子Q1の
制御信号を生成する。また、チョッパ回路20の出力電圧
V2の基準電圧VSに対する誤差が誤差増幅器35で検出さ
れ、この出力がVCA32の制御電圧となる。
制御型可変利得増幅器）32を経て差動増幅器33に入力さ
れる。チョッパ回路20のインダクタL1を流れる電流I1が
変流器34で検出され、その低周波成分の信号が差動増幅
器33に入力される。PWM回路31は、この差動増幅器33の
差動出力（入力電流波形と入力電圧波形の差信号）に従
って動作し、差動出力が最小になるようにスイッチング
素子Q1の駆動パルス幅（オン時間）を変化させる。つま
り、差動増幅器33からの差信号と発振器36からの三角波
信号とを比較して、周知のようにスイッチング素子Q1の
制御信号を生成する。また、チョッパ回路20の出力電圧
V2の基準電圧VSに対する誤差が誤差増幅器35で検出さ
れ、この出力がVCA32の制御電圧となる。
以上の構成において、差動増幅器33では、チョッパ回路
20の入力電圧V1の波形と、インダクタL1を流れる電流I1
の波形とが比較され、電流波形が電圧波形に追従して変
化するように、PWM回路31によってスイッチング素子Q1
のオン時間が変えられる。
20の入力電圧V1の波形と、インダクタL1を流れる電流I1
の波形とが比較され、電流波形が電圧波形に追従して変
化するように、PWM回路31によってスイッチング素子Q1
のオン時間が変えられる。
スイッチング素子Q1がオンのとき、整流回路10からスイ
ッチング素子Q1を通してインダクタL1に電流が流れ、イ
ンダクタL1にエネルギーが蓄積される。このオン期間の
電流増加値は、入力電圧V1に比例するとともにオン時間
に比例する。スイッチング素子Q1がオンフすると、これ
に蓄積されたエネルギーの放出による電流が整流回路10
の出力に重畳されてコンデンサC1側に間が伸長され、出
力電圧V2を基準電圧VSに近ずけるように作用する。
ッチング素子Q1を通してインダクタL1に電流が流れ、イ
ンダクタL1にエネルギーが蓄積される。このオン期間の
電流増加値は、入力電圧V1に比例するとともにオン時間
に比例する。スイッチング素子Q1がオンフすると、これ
に蓄積されたエネルギーの放出による電流が整流回路10
の出力に重畳されてコンデンサC1側に間が伸長され、出
力電圧V2を基準電圧VSに近ずけるように作用する。
以上詳細に説明したように、この方式の電源装置では、
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。
また、前記チョッパ回路の昇圧作用と、第２の制御手段
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
85V電源から交流264V電源まで適合する電源装置が容易
に構成できるようになる。
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
85V電源から交流264V電源まで適合する電源装置が容易
に構成できるようになる。
また本装置に電源を投入すると、電源投入検出回路37が
応動し、制御信号ａを電源投入直後の一定時間だけつＬ
レベルに保ち、これによってPWM回路31の動作を禁止
し、その一定時間後に制御信号ａをＨレベルにしてPWM
回路31を起動してスイッチング動作を開始させる。また
同時に、制御信号ａがＨレベルになったときランプ電圧
発生回路39が起動される。この発生回路39は第３図に示
すように起動されてから徐々に低下するランプ電圧ｂを
発生し、そのランプ電圧ｂはPWM回路31に入力される。
応動し、制御信号ａを電源投入直後の一定時間だけつＬ
レベルに保ち、これによってPWM回路31の動作を禁止
し、その一定時間後に制御信号ａをＨレベルにしてPWM
回路31を起動してスイッチング動作を開始させる。また
同時に、制御信号ａがＨレベルになったときランプ電圧
発生回路39が起動される。この発生回路39は第３図に示
すように起動されてから徐々に低下するランプ電圧ｂを
発生し、そのランプ電圧ｂはPWM回路31に入力される。
チョッパ回路20のスイッチング動作が開始された直後に
は、出力電圧V2は低いので、差動増幅器33からの入力電
流波形と入力電圧波形の差信号ｃに基づく制御によれ
ば、スイッチング素子Q1の駆動パルス幅が非常に大きく
なり、大きな電流でコンデンサC1を速やかに充電するよ
うに制御がなされる。この時の制御のオーバーシュート
によって、過渡的に過電流が流れ、スイッチング素子Q1
や入力ラインの各素子に過大なストレスが加わる。前述
のランプ電圧発生回路39はこの電源投入直後の過電流を
防ぐためのソフトスタート制御を行なうために設けられ
ている。
は、出力電圧V2は低いので、差動増幅器33からの入力電
流波形と入力電圧波形の差信号ｃに基づく制御によれ
ば、スイッチング素子Q1の駆動パルス幅が非常に大きく
なり、大きな電流でコンデンサC1を速やかに充電するよ
うに制御がなされる。この時の制御のオーバーシュート
によって、過渡的に過電流が流れ、スイッチング素子Q1
や入力ラインの各素子に過大なストレスが加わる。前述
のランプ電圧発生回路39はこの電源投入直後の過電流を
防ぐためのソフトスタート制御を行なうために設けられ
ている。
チョッパ回路20のスイッチング動作が開始されると、入
力電流波形と入力電圧波形の差信号ｃは、第３図に示す
ように交流入力を全波整流したのと同じ脈流波形にな
る。これに対して回路39から発生するランプ電圧ｂは差
信号ｃの脈流周期の数千倍の時間をかけて高レベルから
低レベルに変化する。周知のように、PWM回路31には差
信号ｃと三角波信号とを比較するコンパレータと、ラン
プ電圧ｂと三角波信号とを比較するコンパレータとが内
蔵されており、両コンパレータから得られる駆動パルス
のうちの幅の狭いパルス信号によってスイッチング素子
Q1がオン駆動されるようになっている。つまり差信号ｃ
よりランプ電圧ｂが高レベルであるときは、そのランプ
電圧ｂによってスイッチング素子Q1のパルス幅制御が行
われるようになっている。定常状態ではランプ電圧ｂは
ゼロであり、全く意味をもっていないが、電源投入によ
る起動直後の過渡状態においてランプ電圧ｂが高レベル
になって、この信号ｂに基づいてパルス幅制御がなさ
れ、ランプ電圧ｂが徐々に低下して差信号ｃより小さく
なるとその意味はなくなる。
力電流波形と入力電圧波形の差信号ｃは、第３図に示す
ように交流入力を全波整流したのと同じ脈流波形にな
る。これに対して回路39から発生するランプ電圧ｂは差
信号ｃの脈流周期の数千倍の時間をかけて高レベルから
低レベルに変化する。周知のように、PWM回路31には差
信号ｃと三角波信号とを比較するコンパレータと、ラン
プ電圧ｂと三角波信号とを比較するコンパレータとが内
蔵されており、両コンパレータから得られる駆動パルス
のうちの幅の狭いパルス信号によってスイッチング素子
Q1がオン駆動されるようになっている。つまり差信号ｃ
よりランプ電圧ｂが高レベルであるときは、そのランプ
電圧ｂによってスイッチング素子Q1のパルス幅制御が行
われるようになっている。定常状態ではランプ電圧ｂは
ゼロであり、全く意味をもっていないが、電源投入によ
る起動直後の過渡状態においてランプ電圧ｂが高レベル
になって、この信号ｂに基づいてパルス幅制御がなさ
れ、ランプ電圧ｂが徐々に低下して差信号ｃより小さく
なるとその意味はなくなる。
なお過電圧検出回路38は出力電圧V2が異常に大きくなっ
たとき制御信号ａをＬレベルにし、PWM回路31の動作を
停止させ、過電圧状態が解消されると制御信号ａをＨレ
ベルに戻す。このときPWM回路31が動作を再開するとと
もにランプ電圧発生39が起動され、前述のようにランプ
電圧によるソフトスタート制御が行われる。
たとき制御信号ａをＬレベルにし、PWM回路31の動作を
停止させ、過電圧状態が解消されると制御信号ａをＨレ
ベルに戻す。このときPWM回路31が動作を再開するとと
もにランプ電圧発生39が起動され、前述のようにランプ
電圧によるソフトスタート制御が行われる。
《発明か解決しようとする課題》 前述した従来のソフトスタート制御においては、ランプ
電圧ｂによってソフトスタート制御が行われていると
き、入力電流を入力電圧と同じ全波整流波形にするとい
う機能はほぼ失われ、入力電圧の脈流のピーク時に大き
な電流が流れ、従来のコンデンサインプット型整流回路
と同じような動作になってしまう。従って力率改善効果
はなく、ノイズも発生し易くなる。さらに、入力電流の
ピーク値は比較的大きいのに平均値は非常に小さく、従
って出力電圧が基準値に達するまでに長時間かかる。つ
まりソフトスタートの期間を非常に長く設定しなければ
ならない。この時間を短くしようとすると、過電流を抑
えるというソフトスタートの目的が達成されなくなる。
電圧ｂによってソフトスタート制御が行われていると
き、入力電流を入力電圧と同じ全波整流波形にするとい
う機能はほぼ失われ、入力電圧の脈流のピーク時に大き
な電流が流れ、従来のコンデンサインプット型整流回路
と同じような動作になってしまう。従って力率改善効果
はなく、ノイズも発生し易くなる。さらに、入力電流の
ピーク値は比較的大きいのに平均値は非常に小さく、従
って出力電圧が基準値に達するまでに長時間かかる。つ
まりソフトスタートの期間を非常に長く設定しなければ
ならない。この時間を短くしようとすると、過電流を抑
えるというソフトスタートの目的が達成されなくなる。
この発明は前述した従来の問題点に鑑みなされたもの
で、その目的は、力率改善方式の動作を維持したままで
過渡状態のソフトスタート制御を行なえるようにしたス
イッチングレギュレータを提供することにある。
で、その目的は、力率改善方式の動作を維持したままで
過渡状態のソフトスタート制御を行なえるようにしたス
イッチングレギュレータを提供することにある。
《課題を解決するための手段》 そこでこの発明では、交流電源を全波整流した脈流入力
を高周波でスイッチングして安定化した直流出力を得る
チョッパ制御方式のスイッチングレギュレータで、か
つ、出力電圧誤差信号に比例したゲインの入力電圧波形
信号と、入力電流波形信号との差信号に基づいてスイッ
チング動作のパルス幅を制御する力率改善方式のスイッ
チングレギュレータにおいて、電源投入に応答して出力
信号を発する電源投入検出回路と、この電源投入検出回
路の出力信号に応答して所定値Ａから所定値Ｂまで徐々
に変化するランプ電圧を発生するランプ電圧発生回路
と、このランプ電圧発生回路からのランプ電圧を受け
て、前記入力電圧波形信号の生成系のゲインを所定値か
ら所定値まで徐々に変化させる回路手段を設けた。
を高周波でスイッチングして安定化した直流出力を得る
チョッパ制御方式のスイッチングレギュレータで、か
つ、出力電圧誤差信号に比例したゲインの入力電圧波形
信号と、入力電流波形信号との差信号に基づいてスイッ
チング動作のパルス幅を制御する力率改善方式のスイッ
チングレギュレータにおいて、電源投入に応答して出力
信号を発する電源投入検出回路と、この電源投入検出回
路の出力信号に応答して所定値Ａから所定値Ｂまで徐々
に変化するランプ電圧を発生するランプ電圧発生回路
と、このランプ電圧発生回路からのランプ電圧を受け
て、前記入力電圧波形信号の生成系のゲインを所定値か
ら所定値まで徐々に変化させる回路手段を設けた。
ここで、前記の回路手段は、前記ランプ電圧発生回路か
らのランプ電圧を受けて、前記差信号の生成系のゲイン
を所定値から所定値まで徐々に変化させる回路手段に置
換することができる。また前記回路手段は、前記ランプ
電圧発生回路からのランプ電圧を受けて、前記出力電圧
誤差信号の生成系のゲインを所定値から所定値まで徐々
に変化させる回路手段に置換することができる。
らのランプ電圧を受けて、前記差信号の生成系のゲイン
を所定値から所定値まで徐々に変化させる回路手段に置
換することができる。また前記回路手段は、前記ランプ
電圧発生回路からのランプ電圧を受けて、前記出力電圧
誤差信号の生成系のゲインを所定値から所定値まで徐々
に変化させる回路手段に置換することができる。
さらに、前記スイッチングレギュレータの出力電圧が所
定値を超えたときに出力信号を発する過電圧検出回路を
設け、この過電圧検出回路の出力信号によっても前記ラ
ンプ電圧発生回路がトリガされ、この発生回路の出力電
圧がまず所定値Ａになり、それから所定値Ｂまで徐々に
変化するように構成することができる。
定値を超えたときに出力信号を発する過電圧検出回路を
設け、この過電圧検出回路の出力信号によっても前記ラ
ンプ電圧発生回路がトリガされ、この発生回路の出力電
圧がまず所定値Ａになり、それから所定値Ｂまで徐々に
変化するように構成することができる。
《作 用》 前記ランプ電圧発生回路がトリガされて前記ランプ電圧
が出力されると、前記回路手段によって前記ゲインが所
定値から所定値までに徐々に変化し、この変化は、入力
電流波形信号との差信号に基づいてスイッチング動作の
パルス幅を制御するPWM回路に対して、前記パルス幅を
充分小さい状態から徐々に大きくするように作用する。
つまり、入力電流が充分小さい状態から徐々に増加する
方向にPWM回路によるスイッチング動作のパルス幅制御
が行われることになる。その結果、電源投入直後あるい
は過電圧状態が解消した直後の過渡状態において、力率
改善方式の動作を維持しながら、入力電流が抑制された
状態から徐々に増加して定常状態に移行する。
が出力されると、前記回路手段によって前記ゲインが所
定値から所定値までに徐々に変化し、この変化は、入力
電流波形信号との差信号に基づいてスイッチング動作の
パルス幅を制御するPWM回路に対して、前記パルス幅を
充分小さい状態から徐々に大きくするように作用する。
つまり、入力電流が充分小さい状態から徐々に増加する
方向にPWM回路によるスイッチング動作のパルス幅制御
が行われることになる。その結果、電源投入直後あるい
は過電圧状態が解消した直後の過渡状態において、力率
改善方式の動作を維持しながら、入力電流が抑制された
状態から徐々に増加して定常状態に移行する。
《実施例》 第１図は本発明の一実施例によるスイッチングレギュレ
ータの構成を示しており、その大部分は第２図に示した
従来の構成と同じであるので、以下では従来と異なる構
成のみを抽出して説明する。
ータの構成を示しており、その大部分は第２図に示した
従来の構成と同じであるので、以下では従来と異なる構
成のみを抽出して説明する。
この実施例においては、入力電圧波形信号を増幅するた
めのVCA32にもう一つの制御入力端子を設け、そこにラ
ンプ電圧発生回路39からのランプ電圧ｂを印加し、VCA3
2のゲインをランプ電圧ｂによっても変化させるように
構成している。
めのVCA32にもう一つの制御入力端子を設け、そこにラ
ンプ電圧発生回路39からのランプ電圧ｂを印加し、VCA3
2のゲインをランプ電圧ｂによっても変化させるように
構成している。
定常状態におけるランプ電圧ｂはゼロであり、そのとき
ランプ電圧ｂはVCA32のゲインには関与せず、VCA32のゲ
インは差動増幅器35の出力によって決まる。
ランプ電圧ｂはVCA32のゲインには関与せず、VCA32のゲ
インは差動増幅器35の出力によって決まる。
本スイッチングレギュレータに電源を投入した直後に
は、電源投入検出回路37からの出力によって制御信号ａ
がＬレベルからＨレベルに立ち上がってランプ電圧発生
回路39がトリガされる。また、本スイッチングレギュレ
ータの定常動作状態において出力電圧V2が異常に高くな
った場合、従来と同様に、過電圧検出回路38が動作して
制御信号ａをＬレベルにし、PWM回路31の動作を停止さ
せ、その後過電圧状態が解消されると制御信号ａをＨレ
ベルに戻す。このときの制御信号ａの立ち上がりによっ
てもランプ電圧発生回路39がトリガされる。そして、ラ
ンプ電圧発生回路39がトリガされると、ランプ電圧ｂは
ゼロから所定値まで増加し、その後所定の変化率で徐々
にゼロに戻る。
は、電源投入検出回路37からの出力によって制御信号ａ
がＬレベルからＨレベルに立ち上がってランプ電圧発生
回路39がトリガされる。また、本スイッチングレギュレ
ータの定常動作状態において出力電圧V2が異常に高くな
った場合、従来と同様に、過電圧検出回路38が動作して
制御信号ａをＬレベルにし、PWM回路31の動作を停止さ
せ、その後過電圧状態が解消されると制御信号ａをＨレ
ベルに戻す。このときの制御信号ａの立ち上がりによっ
てもランプ電圧発生回路39がトリガされる。そして、ラ
ンプ電圧発生回路39がトリガされると、ランプ電圧ｂは
ゼロから所定値まで増加し、その後所定の変化率で徐々
にゼロに戻る。
このランプ電圧ｂの制御によりVCA32のゲインが変化
し、結果として差信号ｃの生成ゲインが定常時より入力
電流を低下させる方向に変化し、その後徐々に定常時の
ゲインに復帰することになる。
し、結果として差信号ｃの生成ゲインが定常時より入力
電流を低下させる方向に変化し、その後徐々に定常時の
ゲインに復帰することになる。
なお本実施例ではランプ電圧ｂによってVCA32のゲイン
を変化させたが、本発明はこれに限定されるものではな
く、差動増幅器53や差動増幅器33のゲインをランプ電圧
ｂで変化させるように構成してもよいし、差信号ｃの生
成系に別にVCAを設けてもよい。
を変化させたが、本発明はこれに限定されるものではな
く、差動増幅器53や差動増幅器33のゲインをランプ電圧
ｂで変化させるように構成してもよいし、差信号ｃの生
成系に別にVCAを設けてもよい。
《発明の効果》 以上詳細に説明したように、この発明に係るスイッチン
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
過渡状態の入力電流を徐々に定常値まで増加させるソフ
トスタート制御を行なうことができ、従来に比べて非常
に短い時間で定常状態まで変化させても荷電流を確実に
抑制することができ、また力率改善効果およびノイズの
発生防止効果が過渡状態においても維持される。
グレギュレータでは、入力電流波形が入力電圧波形とほ
ぼ同じ波形でほぼ同位相で変化するようにパルス幅制御
を行なうという力率改善方式の動作を維持したままで、
過渡状態の入力電流を徐々に定常値まで増加させるソフ
トスタート制御を行なうことができ、従来に比べて非常
に短い時間で定常状態まで変化させても荷電流を確実に
抑制することができ、また力率改善効果およびノイズの
発生防止効果が過渡状態においても維持される。
第１図は本発明の一実施例によるスイッチングレギュレ
ータの構成図、第２図は従来のスイッチングレギュレー
タの構成図、第３図は従来の問題点を説明するための波
形図である。 10……整流回路 20……チョッパ回路 31……PWM回路 32……VCA 33,35……差動増幅器 ａ……制御信号 ｂ……ランプ電圧 ｃ……差信号
ータの構成図、第２図は従来のスイッチングレギュレー
タの構成図、第３図は従来の問題点を説明するための波
形図である。 10……整流回路 20……チョッパ回路 31……PWM回路 32……VCA 33,35……差動増幅器 ａ……制御信号 ｂ……ランプ電圧 ｃ……差信号
Claims (4)
- 【請求項１】交流電源を全波整流した脈流入力を高周波
でスイッチングして安定化した直流出力を得るチョッパ
制御方式のスイッチングレギュレータで、かつ、出力電
圧誤差信号に比例したゲインの入力電圧波形信号と、入
力電流波形信号との差信号に基づいてスイッチング動作
のパルス幅を制御する力率改善方式のスイッチングレギ
ュレータにおいて、 電源投入に応答して出力信号を発する電源投入検出回路
と、この電源投入検出回路の出力信号に応答して所定値
Ａから所定値Ｂまで徐々に変化するランプ電圧を発生す
るランプ電圧発生回路と、このランプ電圧発生回路から
のランプ電圧を受けて、前記入力電圧波形信号の生成系
のゲインを所定値から所定値まで徐々に変化させる回路
手段を備えたことを特徴とするスイッチングレギュレー
タ。 - 【請求項２】特許請求の範囲第１項における前記回路手
段に変えて、前記ランプ電圧発生回路からのランプ電圧
を受けて前記差信号の生成系のゲインを所定値から所定
値まで徐々に変化させる回路手段を備えたことを特徴と
するスイッチングレギュレータ。 - 【請求項３】特許請求の範囲第１項における前記回路手
段に代えて、前記ランプ電圧発生回路からのランプ電圧
を受けて、前記出力電圧誤差信号の生成系のゲインを所
定値から所定値まで徐々に変化させる回路手段を備えた
ことを特徴とするスイッチングレギュレータ。 - 【請求項４】特許請求の範囲第１項、第２項、第３項の
いずれかに記載のスイッチングレギュレータにおいて、
当該スイッチングレギュレータの出力電圧と設定電圧と
を比較する過電圧検出回路を備え、過電圧状態が解消し
たときの前記過電圧検出回路の出力信号によっても前記
ランプ電圧発生回路が応答し、前記ランプ電圧発生回路
の出力電圧がまず所定値Ａになり、それから所定値Ｂま
で徐々に変化することを特徴とするスイッチングレギュ
レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27942690A JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27942690A JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04156275A JPH04156275A (ja) | 1992-05-28 |
| JPH0710177B2 true JPH0710177B2 (ja) | 1995-02-01 |
Family
ID=17610914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27942690A Expired - Fee Related JPH0710177B2 (ja) | 1990-10-19 | 1990-10-19 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710177B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5658996B2 (ja) * | 2010-12-16 | 2015-01-28 | 新電元工業株式会社 | 電力変換装置及び出力電圧制御方法 |
| JP2019129630A (ja) * | 2018-01-25 | 2019-08-01 | パナソニックＩｐマネジメント株式会社 | 電力変換装置 |
-
1990
- 1990-10-19 JP JP27942690A patent/JPH0710177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04156275A (ja) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5277952B2 (ja) | スイッチング電源回路 | |
| JP6447095B2 (ja) | スイッチング電源回路 | |
| JP5446137B2 (ja) | スイッチング電源 | |
| JP4678215B2 (ja) | スイッチング電源装置 | |
| JP5493738B2 (ja) | 力率改善型スイッチング電源装置 | |
| JP7101590B2 (ja) | スイッチングレギュレータ | |
| JP4830235B2 (ja) | 電源回路 | |
| US6177782B1 (en) | Circuit and method of controlling a regulator with an output feedback signal and devoid of an input feedforward signal | |
| JP2002010632A (ja) | Ａｃ／ｄｃコンバータ及びｄｃ−ｄｃコンバータ | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| JP2011223819A (ja) | 力率改善回路 | |
| JP6932056B2 (ja) | スイッチングレギュレータ | |
| JP5032447B2 (ja) | スイッチング電源装置 | |
| JPH08205527A (ja) | スイッチング電源 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP2958744B2 (ja) | 電力供給装置 | |
| JP2000341957A (ja) | 電源装置 | |
| JPH10127047A (ja) | スイッチング電源装置及び位相制御機器 | |
| JPH0710177B2 (ja) | スイッチングレギュレータ | |
| JPH11332220A (ja) | 直流電源回路 | |
| JP2007037297A (ja) | 力率改善回路 | |
| WO2020071011A1 (ja) | 電源制御装置および電源制御方法 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JP2512040B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20090201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |