JPH07101931B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH07101931B2 JPH07101931B2 JP11260486A JP11260486A JPH07101931B2 JP H07101931 B2 JPH07101931 B2 JP H07101931B2 JP 11260486 A JP11260486 A JP 11260486A JP 11260486 A JP11260486 A JP 11260486A JP H07101931 B2 JPH07101931 B2 JP H07101931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- field
- reading
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理装置に係り、特に、テレビジョンやVT
R等におけるピクチャーインピクチャーシステムの子画
面の画質を向上するに好適な画像処理装置に関する。
R等におけるピクチャーインピクチャーシステムの子画
面の画質を向上するに好適な画像処理装置に関する。
従来の装置は、特開昭54−156420号に記載のように、大
画面、小画面用のフレーム（フィールド）検出回路を設
け、大画面のフィールド判別結果に従って２つ用意した
小画面用のメモリの一方から選択して適当な開始位相で
読出して、小画面のインタレース関係を保持しようと試
みている。しかし、大画面、小画面の信号位相は一致し
ていないのが一般的であるから、メモリの読み書きを同
時に行えるシステムにあっては、小画面の表示途中でメ
モリの内容が次のフィールド情報に書きかえられてしま
い、小画面上下に異なった画像が表示される。従来の装
置はかかる原因で生ずる小画面の途中で二枚の絵を継ぎ
合わせた目ざわりな画像を解消にまでは配慮がされてい
なかった。
画面、小画面用のフレーム（フィールド）検出回路を設
け、大画面のフィールド判別結果に従って２つ用意した
小画面用のメモリの一方から選択して適当な開始位相で
読出して、小画面のインタレース関係を保持しようと試
みている。しかし、大画面、小画面の信号位相は一致し
ていないのが一般的であるから、メモリの読み書きを同
時に行えるシステムにあっては、小画面の表示途中でメ
モリの内容が次のフィールド情報に書きかえられてしま
い、小画面上下に異なった画像が表示される。従来の装
置はかかる原因で生ずる小画面の途中で二枚の絵を継ぎ
合わせた目ざわりな画像を解消にまでは配慮がされてい
なかった。
上記従来技術は、非同期の大、小画面情報に対し、小画
面情報をメモリに書き込む途中で、大画面に同期して行
うメモリ読み出し位相が追越してしまうことによって生
ずる２フィールド画面の継ぎ合わせの点について配慮が
されておらず、早い動きの場面では上下に異なる絵柄が
表示される問題があった。
面情報をメモリに書き込む途中で、大画面に同期して行
うメモリ読み出し位相が追越してしまうことによって生
ずる２フィールド画面の継ぎ合わせの点について配慮が
されておらず、早い動きの場面では上下に異なる絵柄が
表示される問題があった。
上記目的は、従来２領域（あるいは２つ）から構成され
ていたメモリ領域を４領域とし、それぞれ第１、第２
（奇数、偶数）フィールド用に２領域ずつ割り当て、個
々のフィールドの読み書きが追越現象を生じないよう制
御する追越防止制御回路を設けることにより達成され
る。
ていたメモリ領域を４領域とし、それぞれ第１、第２
（奇数、偶数）フィールド用に２領域ずつ割り当て、個
々のフィールドの読み書きが追越現象を生じないよう制
御する追越防止制御回路を設けることにより達成され
る。
本発明中、４つのメモリ領域は奇数、偶数フィールドの
情報読み書き用に２領域ずつ割り当てられ、追越防止制
御回路は、親画面の（奇・偶数）フィールド判別を行
い、その判別結果と一致したフィールド情報を記憶した
領域のうち、先に記憶した方から読出すように動作す
る。それによって、メモリ領域はファースト・イン・フ
ァースト・アウト（FIFO）で読み書きされ、フィールド
情報の読み書きは読出しが常に先行するので前述した追
越動作を防止できる。
情報読み書き用に２領域ずつ割り当てられ、追越防止制
御回路は、親画面の（奇・偶数）フィールド判別を行
い、その判別結果と一致したフィールド情報を記憶した
領域のうち、先に記憶した方から読出すように動作す
る。それによって、メモリ領域はファースト・イン・フ
ァースト・アウト（FIFO）で読み書きされ、フィールド
情報の読み書きは読出しが常に先行するので前述した追
越動作を防止できる。
以下、本発明の一実施例を第１図により説明する。第１
図において、１は受信機、２はVTR再生装置、3,4は同期
分離回路、5,6はフィールド判別器、７は誤動作防止
器、８〜11は連動切換スイッチ、12は追越禁止回路、13
は小（子）画面記憶器、14は加算器、15はスイッチ８〜
11を切換制御する切換制御回路、16はテレビジョンセッ
トである。本実施例では、２はVTR再生装置としている
が、これは受信機１の受信信号と異なる受信信号の受信
機、あるいはVTR記録再生装置等、他の信号ソースに置
換可能である。また、第１図における連動スイッチ8,9
は第２図に示すように同期分離回路、3,4の前段に設け
ても良く、この場合連動スイッチ10,11は省略できる。
なお第１図、第２図の回路は動作的にほとんど類似して
いるので、第１図を代表させて以下に動作説明する。
図において、１は受信機、２はVTR再生装置、3,4は同期
分離回路、5,6はフィールド判別器、７は誤動作防止
器、８〜11は連動切換スイッチ、12は追越禁止回路、13
は小（子）画面記憶器、14は加算器、15はスイッチ８〜
11を切換制御する切換制御回路、16はテレビジョンセッ
トである。本実施例では、２はVTR再生装置としている
が、これは受信機１の受信信号と異なる受信信号の受信
機、あるいはVTR記録再生装置等、他の信号ソースに置
換可能である。また、第１図における連動スイッチ8,9
は第２図に示すように同期分離回路、3,4の前段に設け
ても良く、この場合連動スイッチ10,11は省略できる。
なお第１図、第２図の回路は動作的にほとんど類似して
いるので、第１図を代表させて以下に動作説明する。
第１図中の受信機１、VTR再生装置２から供給される映
像信号つまり大（親）画面信号と小（子）画面信号はそ
れぞれ同期分離回路3,4に供給され、該回路によって垂
直同期信号および水平同期信号とに分離され、さらにフ
ィールド判別回路5,6、スイッチ8,9を経て、追越禁止回
路12に印加されると同時に、VTR再生装置２からの例え
ば大（親）画面信号はスイッチ10を経て加算器14の一方
の入力端子に印加され、受信機１からの小（子）画面信
号はスイッチ11を経て記憶部13に供給され、該記憶器に
て時間軸圧縮されて、加算器14の他方の入力端子に印加
される。そして加算器14で大小合成された信号はテレビ
ジョンセット16に印加され、該セットにて２画面を表示
することによってピクチャー・イン・ピクチャー機能が
実現される。この概略動作に対し、誤動作防止回路７と
切換制御回路15は保護的な役目をはたし、これらは概
ね、同期信号がノイズで犯された際のフィールド判別の
誤判別、２画面を入れ換えた際の過渡的の円滑化をはか
るものであり、場合によっては簡略化、および削除可能
である。次に個々の要素の具体的構成や、要部波形図等
を交えて、より詳細な動作説明をする。
像信号つまり大（親）画面信号と小（子）画面信号はそ
れぞれ同期分離回路3,4に供給され、該回路によって垂
直同期信号および水平同期信号とに分離され、さらにフ
ィールド判別回路5,6、スイッチ8,9を経て、追越禁止回
路12に印加されると同時に、VTR再生装置２からの例え
ば大（親）画面信号はスイッチ10を経て加算器14の一方
の入力端子に印加され、受信機１からの小（子）画面信
号はスイッチ11を経て記憶部13に供給され、該記憶器に
て時間軸圧縮されて、加算器14の他方の入力端子に印加
される。そして加算器14で大小合成された信号はテレビ
ジョンセット16に印加され、該セットにて２画面を表示
することによってピクチャー・イン・ピクチャー機能が
実現される。この概略動作に対し、誤動作防止回路７と
切換制御回路15は保護的な役目をはたし、これらは概
ね、同期信号がノイズで犯された際のフィールド判別の
誤判別、２画面を入れ換えた際の過渡的の円滑化をはか
るものであり、場合によっては簡略化、および削除可能
である。次に個々の要素の具体的構成や、要部波形図等
を交えて、より詳細な動作説明をする。
第３図は小（子）画面記憶部13の一構成例を示すブロッ
ク図である。図中、20はアナログ−ディジタル変換器
（A/D変換器と称す）、21はサンプリング回路、30は自
動位相制御器、31はクロック信号発生器、22,23は切換
スイッチ、24はメモリ、25〜28はメモリ領域、29はディ
ジタル−アナログ変換器（D/A変換器と称す）、32〜35
は電気信号である。以下に動作の概略を示す。まず、映
像信号32はA/D変換器20でディジタル量に変換された
後、クロック信号発生器31の発生するクロックを用い、
サンプリング回路21によりサンプリングされる。このと
き、クロック信号発生器31の発生するクロックは自動位
相制御器30により、映像信号32のバースト信号に位相同
期するよう制御された、バースト信号の２逓倍以上の周
波数信号である。次にサンプリングされた信号はフィー
ルド判別信号34に従ってメモリ領域25〜28のいずれかへ
書き込まれる。この動作と非同期に読み出し動作は行わ
れ、これは信号35によって制御される切換スイッチで選
択されたメモリ領域からである。さらにメモリ領域25〜
28からの読み出し信号をD/A変換器29にてD/A変換すれ
ば、結果的に信号32を時間軸圧縮した信号33を得ること
ができる。上記動作中、本発明のポイントとなる切換ス
イッチ22,23の制御信号34,35の詳細な発生方法は後述す
ることにし、まずは、子画面記憶器13の他の構成例を第
４図によって示しておく。第４図中40は輝度信号抽出
器、41は色差信号抽出器、42は自動位相同期制御回路、
43,48は切換スイッチ、47は色差、輝度親切換回路、49,
50はD/A変換器、18は加算回路である。本実施例の第３
図との相異点は映像入力信号32を輝度信号と色差信号と
に分解するか否かであり、その点で第３図、第４図のそ
れぞれをコンポジット方式、コンポーネント方式と呼ぶ
ことができる。以下にコンポーネント方式の概略動作を
示す。第４図中の信号32であるNTSC信号は周知のよう
に、そのバースト信号に対する位相差に２つの色情報を
変調する所謂直角二相変調で色差信号を変調しているの
で、この信号を復調するには、バースト信号に位相同期
したクロック信号が必要となる。これを発生する構成の
一例として本実施例では、自動位相同期制御回路42によ
りこの制御を行わせることとして、その詳細説明は省略
する。何れにしても色信号抽出器41はNTSC信号から色差
信号復調すればよく、これは周知の一般的な復調器にて
充分である。一方輝度信号は輝度信号抽出器40で抽出さ
れるが、これも一般的な低域通過型フィルタ（ロウパス
フィルタ）による構成で充分である。
ク図である。図中、20はアナログ−ディジタル変換器
（A/D変換器と称す）、21はサンプリング回路、30は自
動位相制御器、31はクロック信号発生器、22,23は切換
スイッチ、24はメモリ、25〜28はメモリ領域、29はディ
ジタル−アナログ変換器（D/A変換器と称す）、32〜35
は電気信号である。以下に動作の概略を示す。まず、映
像信号32はA/D変換器20でディジタル量に変換された
後、クロック信号発生器31の発生するクロックを用い、
サンプリング回路21によりサンプリングされる。このと
き、クロック信号発生器31の発生するクロックは自動位
相制御器30により、映像信号32のバースト信号に位相同
期するよう制御された、バースト信号の２逓倍以上の周
波数信号である。次にサンプリングされた信号はフィー
ルド判別信号34に従ってメモリ領域25〜28のいずれかへ
書き込まれる。この動作と非同期に読み出し動作は行わ
れ、これは信号35によって制御される切換スイッチで選
択されたメモリ領域からである。さらにメモリ領域25〜
28からの読み出し信号をD/A変換器29にてD/A変換すれ
ば、結果的に信号32を時間軸圧縮した信号33を得ること
ができる。上記動作中、本発明のポイントとなる切換ス
イッチ22,23の制御信号34,35の詳細な発生方法は後述す
ることにし、まずは、子画面記憶器13の他の構成例を第
４図によって示しておく。第４図中40は輝度信号抽出
器、41は色差信号抽出器、42は自動位相同期制御回路、
43,48は切換スイッチ、47は色差、輝度親切換回路、49,
50はD/A変換器、18は加算回路である。本実施例の第３
図との相異点は映像入力信号32を輝度信号と色差信号と
に分解するか否かであり、その点で第３図、第４図のそ
れぞれをコンポジット方式、コンポーネント方式と呼ぶ
ことができる。以下にコンポーネント方式の概略動作を
示す。第４図中の信号32であるNTSC信号は周知のよう
に、そのバースト信号に対する位相差に２つの色情報を
変調する所謂直角二相変調で色差信号を変調しているの
で、この信号を復調するには、バースト信号に位相同期
したクロック信号が必要となる。これを発生する構成の
一例として本実施例では、自動位相同期制御回路42によ
りこの制御を行わせることとして、その詳細説明は省略
する。何れにしても色信号抽出器41はNTSC信号から色差
信号復調すればよく、これは周知の一般的な復調器にて
充分である。一方輝度信号は輝度信号抽出器40で抽出さ
れるが、これも一般的な低域通過型フィルタ（ロウパス
フィルタ）による構成で充分である。
こうして輝度信号、色差信号に分解された入力信号はス
イッチ43を経てA/D変換器20に印加され、該A/D変換器に
て時分割手法をもってアナログ−ディジタル変換されて
しかるのちサンプリング回路21、スイッチ22を経てメモ
リ領域25〜28内に記憶される。これは、A/D変換器を１
つですますためであり、A/D変換器を複数個設ければス
イッチ回路43,48、色差、輝度切換回路47は不要とな
る。クロック信号発生器31の発生するクロックに同期し
て信号36により切換スイッチ43を切換えるとともにサン
プリング回路21でサンプリングを行うことになる。従っ
て切換スイッチ43が端子側にある時には輝度信号をA/
D変換し、サンプリング回路21でサンプリングし、メモ
リ領域25〜28に書き込みをする。また端子側にある時
には色差信号をサンプリングしメモリ領域25〜28に書き
込む。一方、読出し側では、メモリ領域25〜28の読み出
しに同期して切換スイッチ48を切換えるようにする。即
ち、読出しクロックを色差、輝度切換回路47で制御し
て、輝度、色差信号が所定の順番で読出されるように
し、このタイムングにあわせて、切換スイッチ48を切換
える。こうして輝度信号がメモリ領域から読出されるタ
イミングでは、切換スイッチ48は端子側に、色差信号
が読出されるタイミングでは端子側に切換えられるこ
とになり、それぞれD/A変換器49,50にてアナログ量に変
換された後に加算回路51で加算される。ここで謂う加算
はNTSC信号への変調を示し、これは一般的なNTSC信号へ
の変調器で充分である。
イッチ43を経てA/D変換器20に印加され、該A/D変換器に
て時分割手法をもってアナログ−ディジタル変換されて
しかるのちサンプリング回路21、スイッチ22を経てメモ
リ領域25〜28内に記憶される。これは、A/D変換器を１
つですますためであり、A/D変換器を複数個設ければス
イッチ回路43,48、色差、輝度切換回路47は不要とな
る。クロック信号発生器31の発生するクロックに同期し
て信号36により切換スイッチ43を切換えるとともにサン
プリング回路21でサンプリングを行うことになる。従っ
て切換スイッチ43が端子側にある時には輝度信号をA/
D変換し、サンプリング回路21でサンプリングし、メモ
リ領域25〜28に書き込みをする。また端子側にある時
には色差信号をサンプリングしメモリ領域25〜28に書き
込む。一方、読出し側では、メモリ領域25〜28の読み出
しに同期して切換スイッチ48を切換えるようにする。即
ち、読出しクロックを色差、輝度切換回路47で制御し
て、輝度、色差信号が所定の順番で読出されるように
し、このタイムングにあわせて、切換スイッチ48を切換
える。こうして輝度信号がメモリ領域から読出されるタ
イミングでは、切換スイッチ48は端子側に、色差信号
が読出されるタイミングでは端子側に切換えられるこ
とになり、それぞれD/A変換器49,50にてアナログ量に変
換された後に加算回路51で加算される。ここで謂う加算
はNTSC信号への変調を示し、これは一般的なNTSC信号へ
の変調器で充分である。
次に、追越禁止回路12の具体的構成例と概略動作を述べ
る。
る。
第５図は追越禁止回路12の一構成例を示すブロック図で
あり、第６図はその説明のための画面図、第７図、第８
図は第５図の構成例の動作説明のための要部波形図であ
る。第５図中50はアンドゲート、51は子画面トリガ発生
器、52,53はフリップフロップ、54,55は復号器、60〜63
は電気信号である。第６図中56,57は画面、第７図、第
８図中70〜86は時間帯を示す。前述の事情により、大
（親）画面と小（子）画面のフィールド判別信号８′,
9′が追越禁止回路12の入力条件となる。
あり、第６図はその説明のための画面図、第７図、第８
図は第５図の構成例の動作説明のための要部波形図であ
る。第５図中50はアンドゲート、51は子画面トリガ発生
器、52,53はフリップフロップ、54,55は復号器、60〜63
は電気信号である。第６図中56,57は画面、第７図、第
８図中70〜86は時間帯を示す。前述の事情により、大
（親）画面と小（子）画面のフィールド判別信号８′,
9′が追越禁止回路12の入力条件となる。
次に追越禁止回路の詳細な説明を加える。まずフィール
ド判別信号８′,9′のうち書込み側、即ち小（子）画面
側の情報９′は、フリップフロップ53で２分周され、信
号60となる。一方大（親）画面側の信号８′はアンドゲ
ート50により、子画面トリガ信号61とアンドされる。こ
こで言う画面トリガ信号61は画面56（第６図）を表示
中、走査線がa1点に達した時点で立上るパルスであり、
子画面表示の開始時点を示す（立下りは任意）。この結
果、出力される信号62は、フリップフロップ52のデータ
とりこみトリガとなる。フリップフロップ52のデータ入
力ＤはフリップフロップのＱ出力つまり信号９′の分周
信号Ｑである信号60であるから、フリップフロップ52の
出力は信号63のようになる。時間帯70,73における信
号９′、信号60および時間帯74〜78における信号８′、
信号63の模様は表１のようになる。
ド判別信号８′,9′のうち書込み側、即ち小（子）画面
側の情報９′は、フリップフロップ53で２分周され、信
号60となる。一方大（親）画面側の信号８′はアンドゲ
ート50により、子画面トリガ信号61とアンドされる。こ
こで言う画面トリガ信号61は画面56（第６図）を表示
中、走査線がa1点に達した時点で立上るパルスであり、
子画面表示の開始時点を示す（立下りは任意）。この結
果、出力される信号62は、フリップフロップ52のデータ
とりこみトリガとなる。フリップフロップ52のデータ入
力ＤはフリップフロップのＱ出力つまり信号９′の分周
信号Ｑである信号60であるから、フリップフロップ52の
出力は信号63のようになる。時間帯70,73における信
号９′、信号60および時間帯74〜78における信号８′、
信号63の模様は表１のようになる。
一方、親、子信号間の位相関係が変化して、第８図の如
くなった場合、時間帯79〜82における信号９′信号60の
模様と時間帯83〜86における信号８′信号63の模様は表
２のようになる。
くなった場合、時間帯79〜82における信号９′信号60の
模様と時間帯83〜86における信号８′信号63の模様は表
２のようになる。
今、信号９′,60,あるいは信号８′,63を印加して信号3
4,35によって第３図、第４図の切換スイッチ22,23の端
子を切換える復号器54,55の動作関係を次のように規定
する。
4,35によって第３図、第４図の切換スイッチ22,23の端
子を切換える復号器54,55の動作関係を次のように規定
する。
すると、フィールド判別器5,6の出力８′,9′に従い、
メモリ領域24を構成する各メモリ25〜25のいずれかへの
書込み、いずれかからの読み出しが制御される。先の例
の場合、第８図に相当する位相では一つのメモリ領域に
対し読み書きの時間差は１フィールド走査分以上ある。
一方、第７図に相当する位相では読み書きの時間差は短
いが、一つのメモリに対する読み書きは常に読出しが先
行している。たとえば第７図の時刻t1においては信号
９′，信号60は双方Ｌであるため、表３より書込み用の
切換スイッチ22は端子側に切換わっており、信号
８′,63についてはH,Hとなることから、端子側に切換
わる。この時、第６図の画面56のように小画面a1に走査
が達すると同時に画面57b1情報をメモリに書込むが、読
出しはメモリ28から、書込みはメモリ27から行われる。
次に第７図の時刻t2では信号９′,60はH,Hとなってスイ
ッチ22は端子側に切換わる。ここで読み書きは同一の
メモリ領域27に行われるが、時間帯74においてはメモリ
領域27の読出しは常に先行しているため、書込み位相が
読出し位相を追越すことはない。そして時刻t3において
メモリ領域27の読出しが終了し、しばらくたってから
（時間帯70を終了してから）メモリ領域27の書込みが終
了する。以上の事情から、同一のメモリ領域に対し、最
も読み書きの位相が接近するのは、信号９′,60,63の立
上りが一致した位相において（このとき信号８′はＨに
一義的に決まっている）であるが、この条件においても
メモリ領域の読み書きは初めの一瞬において同時である
ことを除いて常に読み出しが先行する。このように本発
明によって追越現象を防止できる。
メモリ領域24を構成する各メモリ25〜25のいずれかへの
書込み、いずれかからの読み出しが制御される。先の例
の場合、第８図に相当する位相では一つのメモリ領域に
対し読み書きの時間差は１フィールド走査分以上ある。
一方、第７図に相当する位相では読み書きの時間差は短
いが、一つのメモリに対する読み書きは常に読出しが先
行している。たとえば第７図の時刻t1においては信号
９′，信号60は双方Ｌであるため、表３より書込み用の
切換スイッチ22は端子側に切換わっており、信号
８′,63についてはH,Hとなることから、端子側に切換
わる。この時、第６図の画面56のように小画面a1に走査
が達すると同時に画面57b1情報をメモリに書込むが、読
出しはメモリ28から、書込みはメモリ27から行われる。
次に第７図の時刻t2では信号９′,60はH,Hとなってスイ
ッチ22は端子側に切換わる。ここで読み書きは同一の
メモリ領域27に行われるが、時間帯74においてはメモリ
領域27の読出しは常に先行しているため、書込み位相が
読出し位相を追越すことはない。そして時刻t3において
メモリ領域27の読出しが終了し、しばらくたってから
（時間帯70を終了してから）メモリ領域27の書込みが終
了する。以上の事情から、同一のメモリ領域に対し、最
も読み書きの位相が接近するのは、信号９′,60,63の立
上りが一致した位相において（このとき信号８′はＨに
一義的に決まっている）であるが、この条件においても
メモリ領域の読み書きは初めの一瞬において同時である
ことを除いて常に読み出しが先行する。このように本発
明によって追越現象を防止できる。
最後にフィールド判別回路５、誤動作防止回路７（第１
図、第２図中）の具体的構成と動作概要を述べておく。
まずフィールド判別回路５と誤動作防止回路７の具体的
構成を第９図に示す。第９図中、100は水平同期分離
器、101は垂直同期分離器、102はパルス発生回路、103
はアップダウンカウンタ、104は論理回路、105はフリッ
プフロップ、106は分周カウンタ、107は判定回路、110
〜116は電気信号であり、このうち特に、114はアップダ
ウンカウンタ103のプリセットパルス、115はアップダウ
ンカウンタ103の出力のラッチパルスである。さて、本
構成例の動作を、要部波形図第10図にて説明する。まず
同期分離された信号110は水平同期分離器100、垂直同期
分離器101に印加され、該分離器にて水平同期信号111と
垂直同期信号112が抽出される。この垂直同期信号の期
間外の水平同期信号数はフィールド毎に変わるが、同様
に、垂直同期信号期間内の水平同期信号数もフィールド
毎に変わる。従っていずれかの期間の水平同期信号数を
カウンタ計数すればよいが、ビット数が少なくてすむ点
を考え、垂直同期信号期間内の水平同期信号数を計数す
る。このため、パルス発生回路102は垂直同期信号期間
の水平同期信号113を抽出し、アップダウンカウンタ103
にクロックとして印加する。アップダウンカウンタ103
は、連続した垂直同期期間の水平同期信号数の差を示
す。即ち、連続した垂直同期中の信号113の差によりフ
ィールド判別を行う。この走査を詳述すると、次のよう
になる。即ち、フリップフロップ105は垂直同期信号112
を分周するが、このＨ期間かつ垂直同期信号の立下り後
最初の水平同期信号をラッチパルス114、次の水平同期
信号をプリセットパルス115とする。今、アップダウン
カウンタ103が３ビット構成であり、そのカウント出力
をLSBからQ1,Q2,Q3とし、プリセット値をQ1,Q2,Q3全て
Ｈ、つまり７とする。この時アップダウンカウンタ103
は、分周信号116がＨでアップカウント、Ｌでダウンカ
ウントすると規定する。以上の条件からプリセットパル
ス115のｄ点でプリセットパルス115で７にプリセットさ
れたアップダウンカウンタ103は次の垂直同期信号112の
ｂ中の水平同期信号113をダウンカウントする（信号116
がＬだからダウンカウント）。従ってカウンタ103は7,
6,5,4とカウントし、次の垂直同期信号ｃ中の信号113を
アップカウントし、5,6,7,0なるカウント動作をする
（第10図117参照）。
図、第２図中）の具体的構成と動作概要を述べておく。
まずフィールド判別回路５と誤動作防止回路７の具体的
構成を第９図に示す。第９図中、100は水平同期分離
器、101は垂直同期分離器、102はパルス発生回路、103
はアップダウンカウンタ、104は論理回路、105はフリッ
プフロップ、106は分周カウンタ、107は判定回路、110
〜116は電気信号であり、このうち特に、114はアップダ
ウンカウンタ103のプリセットパルス、115はアップダウ
ンカウンタ103の出力のラッチパルスである。さて、本
構成例の動作を、要部波形図第10図にて説明する。まず
同期分離された信号110は水平同期分離器100、垂直同期
分離器101に印加され、該分離器にて水平同期信号111と
垂直同期信号112が抽出される。この垂直同期信号の期
間外の水平同期信号数はフィールド毎に変わるが、同様
に、垂直同期信号期間内の水平同期信号数もフィールド
毎に変わる。従っていずれかの期間の水平同期信号数を
カウンタ計数すればよいが、ビット数が少なくてすむ点
を考え、垂直同期信号期間内の水平同期信号数を計数す
る。このため、パルス発生回路102は垂直同期信号期間
の水平同期信号113を抽出し、アップダウンカウンタ103
にクロックとして印加する。アップダウンカウンタ103
は、連続した垂直同期期間の水平同期信号数の差を示
す。即ち、連続した垂直同期中の信号113の差によりフ
ィールド判別を行う。この走査を詳述すると、次のよう
になる。即ち、フリップフロップ105は垂直同期信号112
を分周するが、このＨ期間かつ垂直同期信号の立下り後
最初の水平同期信号をラッチパルス114、次の水平同期
信号をプリセットパルス115とする。今、アップダウン
カウンタ103が３ビット構成であり、そのカウント出力
をLSBからQ1,Q2,Q3とし、プリセット値をQ1,Q2,Q3全て
Ｈ、つまり７とする。この時アップダウンカウンタ103
は、分周信号116がＨでアップカウント、Ｌでダウンカ
ウントすると規定する。以上の条件からプリセットパル
ス115のｄ点でプリセットパルス115で７にプリセットさ
れたアップダウンカウンタ103は次の垂直同期信号112の
ｂ中の水平同期信号113をダウンカウントする（信号116
がＬだからダウンカウント）。従ってカウンタ103は7,
6,5,4とカウントし、次の垂直同期信号ｃ中の信号113を
アップカウントし、5,6,7,0なるカウント動作をする
（第10図117参照）。
このカウント値をラッチパルス114のｅでラッチする。
この場合のように垂直同期内の水平同期数が多い周期
（信号112のa,c）で信号116がＨとなる時のカウントラ
ッチ値は０となる。一方、第11図のように垂直同期信号
112のa,b,c中の信号113の数が3,4,3なる場合、水平同期
数が多い周期（信号112のｂ）にて信号116がＬとなる時
のカウントラッチ値は７となる。上記の動作にてラッチ
動作を含み、カウント値を判別するのが論理回路104の
役目であり、簡単には例えば、Q3をラッチした値がＨか
Ｌか判定するのみでよい。第10図と第11図における信号
116をフィールド判別信号とすれば両図のいずれかの場
合は誤判定であるからこの判定結果に従ってフリップフ
ロップ105の位相を継続あるいは反転すればよい。この
際、一回の判定結果のみでは同期信号等に混入するノイ
ズによる判定誤りが生ずるので、何回かの判定結果を総
合して誤りをなくす。この目的のために設けたのが誤動
作防止回路７であり、これは垂直同期信号112（分周信
号116等でも可）を計数し、その間の判定結果が常に一
定であるかどうか最終的に判定する判定回路107を含
む。これにより、何回かの計測により続けて誤判別とな
れば、フリップフロップ105を反転するよう制御でき、
ノイズに対する動作マージンが大きく増加する。
この場合のように垂直同期内の水平同期数が多い周期
（信号112のa,c）で信号116がＨとなる時のカウントラ
ッチ値は０となる。一方、第11図のように垂直同期信号
112のa,b,c中の信号113の数が3,4,3なる場合、水平同期
数が多い周期（信号112のｂ）にて信号116がＬとなる時
のカウントラッチ値は７となる。上記の動作にてラッチ
動作を含み、カウント値を判別するのが論理回路104の
役目であり、簡単には例えば、Q3をラッチした値がＨか
Ｌか判定するのみでよい。第10図と第11図における信号
116をフィールド判別信号とすれば両図のいずれかの場
合は誤判定であるからこの判定結果に従ってフリップフ
ロップ105の位相を継続あるいは反転すればよい。この
際、一回の判定結果のみでは同期信号等に混入するノイ
ズによる判定誤りが生ずるので、何回かの判定結果を総
合して誤りをなくす。この目的のために設けたのが誤動
作防止回路７であり、これは垂直同期信号112（分周信
号116等でも可）を計数し、その間の判定結果が常に一
定であるかどうか最終的に判定する判定回路107を含
む。これにより、何回かの計測により続けて誤判別とな
れば、フリップフロップ105を反転するよう制御でき、
ノイズに対する動作マージンが大きく増加する。
本発明のポイントは以上の通りであるが、付加回線とし
て、切換制御回路15（第１図、第２図中）について述べ
れば、これは、２画面表示における大（親）画面と小
（子）画面とを交換する役目を果たし、これは、垂直同
期等に同期して動作せしめることにより円滑さを増すこ
とができるが、詳しくはかつあいする。
て、切換制御回路15（第１図、第２図中）について述べ
れば、これは、２画面表示における大（親）画面と小
（子）画面とを交換する役目を果たし、これは、垂直同
期等に同期して動作せしめることにより円滑さを増すこ
とができるが、詳しくはかつあいする。
〔発明の効果〕 本発明によれば、従来、２画面表示システムの小画面表
示中、読み書き位相の追越により生じていた、画面上下
の２フィールド分のつぎはぎをなくし、早い動きでも常
に小画面表示内容は完結した１フィールド情報にできる
ので、性能向上の効果がある。
示中、読み書き位相の追越により生じていた、画面上下
の２フィールド分のつぎはぎをなくし、早い動きでも常
に小画面表示内容は完結した１フィールド情報にできる
ので、性能向上の効果がある。
第１図、第２図は本発明の一実施例を示すブロック図、
第３図〜第５図は上記一実施例の構成要素を示すブロッ
ク図、第６図は説明図、第７図、第８図は第５図のブロ
ック図の要部波形図、第９図は上記一実施例の別の構成
要素を説明するブロック図、第10図、第11図は第９図の
構成要素の要部波形図である。 5,6……フィールド判別回路、 ７……誤動作防止回路、 12……追越禁止回路、 13……小画面記憶部、 20……A/D変換器、 21……サンプリング回路、 24……メモリ、 25〜28……メモリ領域、 29……D/A変換器。
第３図〜第５図は上記一実施例の構成要素を示すブロッ
ク図、第６図は説明図、第７図、第８図は第５図のブロ
ック図の要部波形図、第９図は上記一実施例の別の構成
要素を説明するブロック図、第10図、第11図は第９図の
構成要素の要部波形図である。 5,6……フィールド判別回路、 ７……誤動作防止回路、 12……追越禁止回路、 13……小画面記憶部、 20……A/D変換器、 21……サンプリング回路、 24……メモリ、 25〜28……メモリ領域、 29……D/A変換器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大坪 宏安 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 小野 公一 茨城県勝田市大字稲田1410番地 株式会社 日立製作所東海工場内 (56)参考文献 特開 昭56−64571（ＪＰ，Ａ) 実開 昭55−5605（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】親画面と小画面の２画面表示の２個の映像
信号に対し、それぞれに第１、第２フィールド（奇数、
偶数フィールド）の判定をするフィールド判別手段と、
書き込みと読み出しとを非同期に制御でき、少なくとも
４個の部分領域からなる４フィールド分以上の容量を有
するメモリ領域と、該部分領域の数に基づいた所定容量
の連続した映像信号データを前記小画面のフィールド判
別手段の判別結果により決定する前記メモリ領域の各部
分領域に周期的に繰り返して書き込み、前記大画面のフ
ィールド判別手段の判別結果に一致した前記部分領域か
ら、書き込み時と同じ順序で周期的に読み出し、且つ、
前記部分領域での書き込みと読み出しとが略同じタイミ
ングで行われる場合に、前記読み出し順序を２フィール
ド分飛ばして前記メモリ領域から読み出すように制御す
る読み書きタイミング制御手段とを設けたことを特徴と
する画像処理装置。 - 【請求項２】特許請求の範囲第１項記載の構成におい
て、前記読み書き制御手段を、前記小画面用のフィー
ルド判別結果を分周する第１の手段、大画面用のフィ
ールド判別結果と小画面表示開始信号との論理積を取る
手段、該論理積出力をトリガとして該分周手段の出力
をサンプリングする手段、該、大画面、小画面用のフ
ィールド判別結果と前記第一の分周出力と該サンプリン
グ出力とに従い、該メモリの少なくとも４個に分割した
部分領域のいずれかを選択する選択手段とにより構成す
ることを特徴とする画像処理装置。 - 【請求項３】特許請求の範囲第１項記載の構成におい
て、前記フィールド判別手段を、大、小画面映像信号
の垂直同期信号期間内あるいは外の水平同期信号数を計
数するアップダウンカウンタ、該アップダウンカウン
タを垂直同期信号の２周期に１度プリセットする手段、
プリセット直前のアップダウンカウンタ値のサンプリ
ング保持手段、該垂直同期信号を分周する第二の分周
手段、該サンプリング・保持手段の出力に従い前記し
た第二の分周手段の分周位相を変化する分周位相制御手
段とにより構成することを特徴とする画像処理装置。 - 【請求項４】特許請求の範囲第３項記載の構成におい
て、垂直同期信号または前記した第二の分周手段出力
の計数器、該計数器の一定の計数期間にわたり該サン
プリング・保持手段変化するか否かを検出する変化検出
手段、該変化検出手段の変化検出時にのみ、前記した
分周位相制御手段による分周位相変化を動作させる手段
を付加したことを特徴とする画像処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11260486A JPH07101931B2 (ja) | 1986-05-19 | 1986-05-19 | 画像処理装置 |
| DE3787923T DE3787923T2 (de) | 1986-05-12 | 1987-05-04 | Bildverarbeitungssystem. |
| EP87106443A EP0245745B1 (en) | 1986-05-12 | 1987-05-04 | Image processing system |
| KR1019870004461A KR910001654B1 (ko) | 1986-05-12 | 1987-05-07 | 화상처리장치 |
| US07/373,630 US4984083A (en) | 1986-05-12 | 1989-06-28 | Image processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11260486A JPH07101931B2 (ja) | 1986-05-19 | 1986-05-19 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62269482A JPS62269482A (ja) | 1987-11-21 |
| JPH07101931B2 true JPH07101931B2 (ja) | 1995-11-01 |
Family
ID=14590886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11260486A Expired - Lifetime JPH07101931B2 (ja) | 1986-05-12 | 1986-05-19 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101931B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0983893A (ja) * | 1995-09-08 | 1997-03-28 | Matsushita Electric Ind Co Ltd | テレビジョン受像機 |
-
1986
- 1986-05-19 JP JP11260486A patent/JPH07101931B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62269482A (ja) | 1987-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| KR910003279B1 (ko) | 멀티화면에 의한 채널선국장치 | |
| JP2520109B2 (ja) | ビデオ信号混合装置 | |
| KR930004307B1 (ko) | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 | |
| KR930001446B1 (ko) | 다화면 텔레비젼 수상기 | |
| KR910001654B1 (ko) | 화상처리장치 | |
| US5070395A (en) | Television signal system conversion apparatus | |
| US5045939A (en) | Apparatus utilizing motion detector for converting a maximum motion portion of a wide screen tv signal to a normal screen tv signal | |
| EP0236571A2 (en) | Television receiver having multi-image display capability | |
| KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
| US4531147A (en) | Digital memory color framing circuit | |
| US4991013A (en) | Picture-in-picture television apparatus with sync controlled memory addressing | |
| US5181110A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US4701800A (en) | Scanning line position control system for shifting the position of scanning lines to improve photographic reproduction quality | |
| JPS62181A (ja) | 映像処理装置 | |
| US4951126A (en) | Video signal processing method and apparatus therefor for creating a picture-in-picture | |
| JPH0832022B2 (ja) | 映像信号変換装置 | |
| JPH0748822B2 (ja) | 二画面表示装置 | |
| EP0349989B1 (en) | Field memory device for processing a color television signal including different two modulated color signals transmitted alternately for one horizontal period | |
| JP2599436B2 (ja) | 画像拡大表示方法および装置 | |
| JPS62269482A (ja) | 画像処理装置 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2625482B2 (ja) | 多画面動画表示装置 | |
| JPH0628439B2 (ja) | 画像記憶装置の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |