JPH07104698A - ディスプレイのドライブ回路 - Google Patents
ディスプレイのドライブ回路Info
- Publication number
- JPH07104698A JPH07104698A JP5245184A JP24518493A JPH07104698A JP H07104698 A JPH07104698 A JP H07104698A JP 5245184 A JP5245184 A JP 5245184A JP 24518493 A JP24518493 A JP 24518493A JP H07104698 A JPH07104698 A JP H07104698A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- input
- output
- video signal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】電源電圧に対し入出力ダイナミックレンジを最
大限に設定でき低電圧化における黒レベルの変動を防止
できるディスプレイのドライブ回路を実現する。 【構成】入力映像信号に対するクランプ処理を行う第１
のクランプ回路１２と、入力映像振幅を、コントラスト
コントロール信号ＣＯＮＴに応じてトランジスタ差動対
に接続された電流源ＩIN1 による電流および負荷用抵抗
素子ＲL の抵抗に応じたレベルに調整する回路と、入力
映像信号の黒レベルを設定するための可変電流源ＩBRT
と、電流源ＩIN1 に基づき負荷用素子ＲL に流れる電流
値を所定値だけ減少させるための電流源Ｉ1 とを備えた
ゲインコントロールアンプ１４ａと、ブライトネスコン
トロール信号ＢＲＴに基づきゲインコントロールアンプ
１４ａの出力映像信号に対するクランプ処理を行い、可
変電流源ＩBRT に帰還させ、電流源ＩBRT による電流値
を制御する第２のクランプ回路１６とを設ける。
大限に設定でき低電圧化における黒レベルの変動を防止
できるディスプレイのドライブ回路を実現する。 【構成】入力映像信号に対するクランプ処理を行う第１
のクランプ回路１２と、入力映像振幅を、コントラスト
コントロール信号ＣＯＮＴに応じてトランジスタ差動対
に接続された電流源ＩIN1 による電流および負荷用抵抗
素子ＲL の抵抗に応じたレベルに調整する回路と、入力
映像信号の黒レベルを設定するための可変電流源ＩBRT
と、電流源ＩIN1 に基づき負荷用素子ＲL に流れる電流
値を所定値だけ減少させるための電流源Ｉ1 とを備えた
ゲインコントロールアンプ１４ａと、ブライトネスコン
トロール信号ＢＲＴに基づきゲインコントロールアンプ
１４ａの出力映像信号に対するクランプ処理を行い、可
変電流源ＩBRT に帰還させ、電流源ＩBRT による電流値
を制御する第２のクランプ回路１６とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＲＴ(Cathode Ray T
ube)などのディスプレイのドライブ回路に関するもので
ある。
ube)などのディスプレイのドライブ回路に関するもので
ある。
【０００２】
【従来の技術】一般に、ＣＲＴ型カラーディスプレイな
どでは、ＣＲＴの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色
の発光体（蛍光体）の発光効率の違いを補正し、基準白
信号に対し正しい白を再生できるように調整するための
ドライブ回路が設けられる。
どでは、ＣＲＴの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色
の発光体（蛍光体）の発光効率の違いを補正し、基準白
信号に対し正しい白を再生できるように調整するための
ドライブ回路が設けられる。
【０００３】ＣＲＴ型カラーディスプレイなどにおい
て、高解像度化、すなわち広帯域化を図るためには、Ｒ
ＧＢ各１チャネル１パッケージにする方が有利である。
１チャネル１パッケージ化した場合、コントラストコン
トロール端子電圧にドライブ調整を兼ねる必要があり、
出力振幅と端子電圧のリニアリティ特性を良くする回路
システムが不可欠となる。
て、高解像度化、すなわち広帯域化を図るためには、Ｒ
ＧＢ各１チャネル１パッケージにする方が有利である。
１チャネル１パッケージ化した場合、コントラストコン
トロール端子電圧にドライブ調整を兼ねる必要があり、
出力振幅と端子電圧のリニアリティ特性を良くする回路
システムが不可欠となる。
【０００４】図５は、従来のＣＲＴ型カラーディスプレ
イのドライブ回路の構成例を示す構成図である。図５に
おいて、１はプリドライブアンプ、２は反転アンプ、３
はＣＲＴ、ＶINは信号源、ＣINは入力用キャパシタ、Ｖ
BRT はブライトネスコントロール用電源、ＶCONTはコン
トラストコントロール用電源、ＣSHはサンプルホールド
用キャパシタ、ｒ1 ，ｒ2 は抵抗素子をそれぞれ示して
いる。
イのドライブ回路の構成例を示す構成図である。図５に
おいて、１はプリドライブアンプ、２は反転アンプ、３
はＣＲＴ、ＶINは信号源、ＣINは入力用キャパシタ、Ｖ
BRT はブライトネスコントロール用電源、ＶCONTはコン
トラストコントロール用電源、ＣSHはサンプルホールド
用キャパシタ、ｒ1 ，ｒ2 は抵抗素子をそれぞれ示して
いる。
【０００５】プリドライブアンプ１は、ＩＣ化されてお
り、入力側アンプ１１、第１のクランプ回路１２、係数
設定回路１３、ゲインコントロールアンプ１４、出力側
アンプ１５、第２のクランプ回路１６、アッテネータ１
７および基準電圧源ＶB1，Ｖ B2を備えている。また、プ
リドライブアンプ１は、映像信号入力用端子ＴIN、コン
トラストコントロール信号入力用端子ＴCONT、映像信号
出力用端子ＴOUT 、分割電圧入力用端子ＴV 、ブライト
ネスコントロール信号入力用端子ＴBRT 、サンプルホー
ルド用端子ＴSHおよびクランプパルス入力用端子ＴCLP
を有している。
り、入力側アンプ１１、第１のクランプ回路１２、係数
設定回路１３、ゲインコントロールアンプ１４、出力側
アンプ１５、第２のクランプ回路１６、アッテネータ１
７および基準電圧源ＶB1，Ｖ B2を備えている。また、プ
リドライブアンプ１は、映像信号入力用端子ＴIN、コン
トラストコントロール信号入力用端子ＴCONT、映像信号
出力用端子ＴOUT 、分割電圧入力用端子ＴV 、ブライト
ネスコントロール信号入力用端子ＴBRT 、サンプルホー
ルド用端子ＴSHおよびクランプパルス入力用端子ＴCLP
を有している。
【０００６】係数設定回路１３は、コントラストコント
ロール用電源ＶCONTにより調整されたコントラストコン
トロール信号ＣＯＮＴを受けて、ゲインコントロールア
ンプ１４のゲインコントロール係数の値を調整し、信号
Ｓａ，Ｓｂとして出力する。
ロール用電源ＶCONTにより調整されたコントラストコン
トロール信号ＣＯＮＴを受けて、ゲインコントロールア
ンプ１４のゲインコントロール係数の値を調整し、信号
Ｓａ，Ｓｂとして出力する。
【０００７】プリドライブアンプ１におけるゲインコン
トロールアンプ１４は、図５に示すように、ｎｐｎ形ト
ランジスタ（以下、単にトランジスタという）Ｑ1 〜Ｑ
5 、入力抵抗素子ＲIN，定電流源ＩIN1 ，ＩIN2 、黒レ
ベル設定用の可変電流源ＩBR T 、電圧源ＶB2並びに負荷
用抵抗素子ＲL により構成されている。
トロールアンプ１４は、図５に示すように、ｎｐｎ形ト
ランジスタ（以下、単にトランジスタという）Ｑ1 〜Ｑ
5 、入力抵抗素子ＲIN，定電流源ＩIN1 ，ＩIN2 、黒レ
ベル設定用の可変電流源ＩBR T 、電圧源ＶB2並びに負荷
用抵抗素子ＲL により構成されている。
【０００８】具体的には、エミッタ同士が接続されたト
ランジスタＱ1 とＱ2 、およびトランジスタＱ3 とＱ4
からなる２つの第１および第２の差動対が並列的に接続
されており、トランジスタＱ1 とＱ2 からなる第１の差
動対のエミッタ同士の接続中点に入力抵抗素子ＲINの一
端および定電流源ＩIN1 が接続され、トランジスタＱ 3
とＱ4 からなる第２の差動対のエミッタ同士の接続中点
に定電流源ＩIN2 が接続されている。両差動対における
トランジスタＱ1 とＱ3 のベースに係数設定回路１３の
出力信号Ｓａが供給され、トランジスタＱ2 とＱ4 のベ
ースに係数設定回路１３の出力信号Ｓｂが供給される。
また、トランジスタＱ1 およびＱ4 のコレクタは電源電
圧ＶCCの供給ラインに接続され、トランジスタＱ2 およ
びＱ3 のコレクタはトランジスタＱ5 のエミッタおよび
可変電流源ＩBRT に接続されている。トランジスタＱ5
のベースは電圧源ＶB2に接続され、コレクタは負荷用抵
抗素子ＲL の一端に接続、負荷用抵抗素子ＲL の他端は
電源電圧ＶCCの供給ラインに接続されている。トランジ
スタＱ5 のコレクタと負荷用抵抗素子ＲL との接続中点
によりゲインコントロールアンプ１４の出力端Ａが構成
され、この出力端Ａは出力側アンプ１５の入力に接続さ
れている。
ランジスタＱ1 とＱ2 、およびトランジスタＱ3 とＱ4
からなる２つの第１および第２の差動対が並列的に接続
されており、トランジスタＱ1 とＱ2 からなる第１の差
動対のエミッタ同士の接続中点に入力抵抗素子ＲINの一
端および定電流源ＩIN1 が接続され、トランジスタＱ 3
とＱ4 からなる第２の差動対のエミッタ同士の接続中点
に定電流源ＩIN2 が接続されている。両差動対における
トランジスタＱ1 とＱ3 のベースに係数設定回路１３の
出力信号Ｓａが供給され、トランジスタＱ2 とＱ4 のベ
ースに係数設定回路１３の出力信号Ｓｂが供給される。
また、トランジスタＱ1 およびＱ4 のコレクタは電源電
圧ＶCCの供給ラインに接続され、トランジスタＱ2 およ
びＱ3 のコレクタはトランジスタＱ5 のエミッタおよび
可変電流源ＩBRT に接続されている。トランジスタＱ5
のベースは電圧源ＶB2に接続され、コレクタは負荷用抵
抗素子ＲL の一端に接続、負荷用抵抗素子ＲL の他端は
電源電圧ＶCCの供給ラインに接続されている。トランジ
スタＱ5 のコレクタと負荷用抵抗素子ＲL との接続中点
によりゲインコントロールアンプ１４の出力端Ａが構成
され、この出力端Ａは出力側アンプ１５の入力に接続さ
れている。
【０００９】このゲインコントロールアンプ１４は、ト
ランジスタのベース接地型アンプとして構成され、ま
た、可変電流源ＩBRT は第２のクランプ回路１６の出力
によりその電流値が制御される。
ランジスタのベース接地型アンプとして構成され、ま
た、可変電流源ＩBRT は第２のクランプ回路１６の出力
によりその電流値が制御される。
【００１０】このような構成において、信号源ＶINによ
る映像信号は、キャパシタＣINを介し、プリドライブア
ンプ１の端子ＴINに入力される。プリドライブアンプ１
に入力された映像信号は、アンプ１１を介して第１のク
ランプ回路１２およびゲインコントロールアンプ１４に
入力される。
る映像信号は、キャパシタＣINを介し、プリドライブア
ンプ１の端子ＴINに入力される。プリドライブアンプ１
に入力された映像信号は、アンプ１１を介して第１のク
ランプ回路１２およびゲインコントロールアンプ１４に
入力される。
【００１１】第１のクランプ回路１２では、入力側アン
プ１１の出力映像信号と基準電圧源ＶB1の基準レベルＶ
REF の入力に伴い、映像信号の黒レベルが基準レベルＶ
REFに設定されて、入力側アンプ１１の入力に帰還され
る。すなわち、映像信号の黒レベルが基準レベルＶREF
になるように帰還回路が働く。
プ１１の出力映像信号と基準電圧源ＶB1の基準レベルＶ
REF の入力に伴い、映像信号の黒レベルが基準レベルＶ
REFに設定されて、入力側アンプ１１の入力に帰還され
る。すなわち、映像信号の黒レベルが基準レベルＶREF
になるように帰還回路が働く。
【００１２】ゲインコントロールアンプ１４では、コン
トラストコントロール信号ＣＯＮＴの入力レベルに応じ
て係数設定回路１３で設定された係数の信号Ｓａ、Ｓｂ
が入力される。これにより、映像信号の振幅が、所定レ
ベルに増幅されて調整され、出力側アンプ１５に出力さ
れる。
トラストコントロール信号ＣＯＮＴの入力レベルに応じ
て係数設定回路１３で設定された係数の信号Ｓａ、Ｓｂ
が入力される。これにより、映像信号の振幅が、所定レ
ベルに増幅されて調整され、出力側アンプ１５に出力さ
れる。
【００１３】ゲインコントロールアンプ１４から出力さ
れ出力側アンプ回路１５に入力された映像信号は、所定
のレベル調整作用を受けて端子ＴOUT を介して反転アン
プ２に入力され、反転アンプ２の出力信号に基づいて白
バランス調整がなされた映像がＣＲＴ３に表示される。
この場合、反転アンプ２の出力レベルは、抵抗素子
ｒ1 ，ｒ2 により分割されて、プリドライブアンプ１に
帰還され、端子ＴV を介して第２のクランプ回路１６の
一方の入力端子に入力される。
れ出力側アンプ回路１５に入力された映像信号は、所定
のレベル調整作用を受けて端子ＴOUT を介して反転アン
プ２に入力され、反転アンプ２の出力信号に基づいて白
バランス調整がなされた映像がＣＲＴ３に表示される。
この場合、反転アンプ２の出力レベルは、抵抗素子
ｒ1 ，ｒ2 により分割されて、プリドライブアンプ１に
帰還され、端子ＴV を介して第２のクランプ回路１６の
一方の入力端子に入力される。
【００１４】第２のクランプ回路１６の他方の入力端子
には、ブライトネスコントロール用電源ＶBRT にてレベ
ル調整されたブライトネスコントロール信号ＢＲＴが端
子Ｔ BRT を介して入力され、出力信号の基準レベルがブ
ライトネスコントロール信号ＢＲＴに設定されて、ゲイ
ンコントロールアンプ１４の可変電流源ＩBRT の制御端
子に帰還される。これにより、黒レベルが外部のブライ
トネスコントロール用電源ＶBRT の電圧となるように、
可変電流源ＩBRT の電流値が０〜Ｉ0 の範囲で制御され
る。図５の回路の場合、ゲインコントロールアンプ１４
の出力端Ａにおける映像信号の黒レベルは、下記に示す
範囲で制御できる。 ハイレベル ＶCC−ＲLV・ＩINV ＩBRT ＝０ ローレベル ＶCC−ＲLV（ＩINV ＋Ｉ0 ） ＩBRT ＝Ｉ0 ここで、ＲLVは負荷用抵抗素子ＲL の抵抗値、ＩINV は
電流源ＩIN1 ，ＩIN2電流値である。
には、ブライトネスコントロール用電源ＶBRT にてレベ
ル調整されたブライトネスコントロール信号ＢＲＴが端
子Ｔ BRT を介して入力され、出力信号の基準レベルがブ
ライトネスコントロール信号ＢＲＴに設定されて、ゲイ
ンコントロールアンプ１４の可変電流源ＩBRT の制御端
子に帰還される。これにより、黒レベルが外部のブライ
トネスコントロール用電源ＶBRT の電圧となるように、
可変電流源ＩBRT の電流値が０〜Ｉ0 の範囲で制御され
る。図５の回路の場合、ゲインコントロールアンプ１４
の出力端Ａにおける映像信号の黒レベルは、下記に示す
範囲で制御できる。 ハイレベル ＶCC−ＲLV・ＩINV ＩBRT ＝０ ローレベル ＶCC−ＲLV（ＩINV ＋Ｉ0 ） ＩBRT ＝Ｉ0 ここで、ＲLVは負荷用抵抗素子ＲL の抵抗値、ＩINV は
電流源ＩIN1 ，ＩIN2電流値である。
【００１５】
【発明が解決しようとする課題】ところで、図５の回路
は、上述したように、ＩＣ内の広帯域アンプの可変ゲイ
ンコントロールアンプを主構成要素としており、この可
変ゲインコントロールアンプはベース接地型アンプを用
いた回路構成となっている。この回路では、入力ダイナ
ミックレンジＶINおよび出力ダイナミックレンジＶ OUT
が決まってしまうと、下記に示すような関係式が成立す
る。 ＲINV ・ＩINV ＝ＶIN …(1) ＲLV／ＲINV ＝ＶGAIN …(2) ＲLV・ＩINV ＝ＶOUT …(3) これら(1) 〜(3) 式から、次式が導かれる。 ＶGAIN・ＶIN＝ＶOUT …(4) この(4) 式によると、入力ダイナミックレンジＶINおよ
びゲインＶGAINが大きいほど、電源電圧ＶCCを高くする
必要がある。
は、上述したように、ＩＣ内の広帯域アンプの可変ゲイ
ンコントロールアンプを主構成要素としており、この可
変ゲインコントロールアンプはベース接地型アンプを用
いた回路構成となっている。この回路では、入力ダイナ
ミックレンジＶINおよび出力ダイナミックレンジＶ OUT
が決まってしまうと、下記に示すような関係式が成立す
る。 ＲINV ・ＩINV ＝ＶIN …(1) ＲLV／ＲINV ＝ＶGAIN …(2) ＲLV・ＩINV ＝ＶOUT …(3) これら(1) 〜(3) 式から、次式が導かれる。 ＶGAIN・ＶIN＝ＶOUT …(4) この(4) 式によると、入力ダイナミックレンジＶINおよ
びゲインＶGAINが大きいほど、電源電圧ＶCCを高くする
必要がある。
【００１６】このような理由により、電源電圧ＶCCに対
して入力ダイナミックレンジおよびゲインを最大限に設
定し、電源電圧ＶCCの低電圧化を図った場合に、黒レベ
ルが外部のブライトネスコントロール用電源ＶBRT の電
圧となるように、第２のクランプ回路１６が機能するは
ずであるが、可変電流源ＩBRT の供給電流値が限界の０
ｍＡまで下がってしまうおそれがある。その結果、信号
成分のダイナミックレンジは確保されるものの、第２の
クランプ回路１６が動作しなくなり、電源電圧ＶCCを下
げた分、図６に示すように、黒レベルＶBLK が変動して
しまうという問題がある。なお、図６中、ＡＭOUT は出
力信号振幅を示している。
して入力ダイナミックレンジおよびゲインを最大限に設
定し、電源電圧ＶCCの低電圧化を図った場合に、黒レベ
ルが外部のブライトネスコントロール用電源ＶBRT の電
圧となるように、第２のクランプ回路１６が機能するは
ずであるが、可変電流源ＩBRT の供給電流値が限界の０
ｍＡまで下がってしまうおそれがある。その結果、信号
成分のダイナミックレンジは確保されるものの、第２の
クランプ回路１６が動作しなくなり、電源電圧ＶCCを下
げた分、図６に示すように、黒レベルＶBLK が変動して
しまうという問題がある。なお、図６中、ＡＭOUT は出
力信号振幅を示している。
【００１７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、電源電圧に対して入出力ダイナ
ミックレンジを最大限に設定でき、低電圧化における黒
レベルの変動を防止できるディスプレイのドライブ回路
を提供することにある。
のであり、その目的は、電源電圧に対して入出力ダイナ
ミックレンジを最大限に設定でき、低電圧化における黒
レベルの変動を防止できるディスプレイのドライブ回路
を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のディスプレイのドライブ回路は、入力映像
信号に対するクランプ処理を行い映像信号の入力部に帰
還させる第１のクランプ回路と、入力映像振幅を、出力
が負荷用素子に接続されたレベル調整用素子により、第
１のコントロール信号に応じて当該レベル調整素子に接
続された第１の電流源による電流および上記負荷用素子
の抵抗に応じたレベルに調整する回路と、上記負荷用素
子とレベル調整素子の出力との接続中点に接続された入
力映像信号の黒レベルを設定するための第２の電流源
と、上記負荷用素子とレベル調整素子の出力との接続中
点に接続され上記第１の電流源に基づき上記負荷用素子
に流れる電流値を所定値だけ減少させるための第３の電
流源とを備えたゲインコントロールアンプと、第２のコ
ントロール信号に基づきゲインコントロールアンプの出
力映像信号に対するクランプ処理を行い、ゲインコント
ロールアンプの第２の電流源および第３の電流源のうち
のいずれか一方の電流源に帰還させ、当該電流源による
電流値を制御する第２のクランプ回路とを有する。
め、本発明のディスプレイのドライブ回路は、入力映像
信号に対するクランプ処理を行い映像信号の入力部に帰
還させる第１のクランプ回路と、入力映像振幅を、出力
が負荷用素子に接続されたレベル調整用素子により、第
１のコントロール信号に応じて当該レベル調整素子に接
続された第１の電流源による電流および上記負荷用素子
の抵抗に応じたレベルに調整する回路と、上記負荷用素
子とレベル調整素子の出力との接続中点に接続された入
力映像信号の黒レベルを設定するための第２の電流源
と、上記負荷用素子とレベル調整素子の出力との接続中
点に接続され上記第１の電流源に基づき上記負荷用素子
に流れる電流値を所定値だけ減少させるための第３の電
流源とを備えたゲインコントロールアンプと、第２のコ
ントロール信号に基づきゲインコントロールアンプの出
力映像信号に対するクランプ処理を行い、ゲインコント
ロールアンプの第２の電流源および第３の電流源のうち
のいずれか一方の電流源に帰還させ、当該電流源による
電流値を制御する第２のクランプ回路とを有する。
【００１９】
【作用】本発明によれば、第１のクランプ回路におい
て、入力映像信号に対するクランプ処理が行われ、映像
信号の入力部に帰還される。入力クランプ処理を受けた
映像信号も含む入力映像信号は、ゲインコントロールア
ンプに入力される。ゲインコントロールアンプでは、入
力映像振幅が、出力が負荷用素子に接続されたレベル調
整用素子により、第１のコントロール信号に応じて第１
の電流源による電流および負荷用素子の抵抗に応じたレ
ベルに調整されるとともに、第２の電流源に基づく電流
および第１の電流源に基づく電流から第３の電流源に基
づく電流分を減少させた電流に基づいて黒レベルが設定
される。ゲインコントロールアンプの出力映像信号は、
第２のクランプ回路に入力される。第２のクランプ回路
では、ゲインコントロールアンプの出力映像信号に対し
て第２のコントロール信号に基づくクランプ処理が行わ
れ、そのクランプ処理信号がゲインコントロールアンプ
の第２の電流源および第３の電流源のうちのいずれか一
方の電流源に帰還される。これにより、信号が帰還され
た電流源の電流値が所定の値に制御され、ゲインコント
ロールアンプの出力映像信号の黒レベルが第２のコント
ロール信号のレベルに応じたレベルに制御される。な
お、本回路では、電源電圧の減電圧に対しては、第３の
電流源による電流と負荷用素子の抵抗に基づく値分だけ
余裕ができることになり、電源電圧の低電圧化において
も黒レベルが変動することがない。
て、入力映像信号に対するクランプ処理が行われ、映像
信号の入力部に帰還される。入力クランプ処理を受けた
映像信号も含む入力映像信号は、ゲインコントロールア
ンプに入力される。ゲインコントロールアンプでは、入
力映像振幅が、出力が負荷用素子に接続されたレベル調
整用素子により、第１のコントロール信号に応じて第１
の電流源による電流および負荷用素子の抵抗に応じたレ
ベルに調整されるとともに、第２の電流源に基づく電流
および第１の電流源に基づく電流から第３の電流源に基
づく電流分を減少させた電流に基づいて黒レベルが設定
される。ゲインコントロールアンプの出力映像信号は、
第２のクランプ回路に入力される。第２のクランプ回路
では、ゲインコントロールアンプの出力映像信号に対し
て第２のコントロール信号に基づくクランプ処理が行わ
れ、そのクランプ処理信号がゲインコントロールアンプ
の第２の電流源および第３の電流源のうちのいずれか一
方の電流源に帰還される。これにより、信号が帰還され
た電流源の電流値が所定の値に制御され、ゲインコント
ロールアンプの出力映像信号の黒レベルが第２のコント
ロール信号のレベルに応じたレベルに制御される。な
お、本回路では、電源電圧の減電圧に対しては、第３の
電流源による電流と負荷用素子の抵抗に基づく値分だけ
余裕ができることになり、電源電圧の低電圧化において
も黒レベルが変動することがない。
【００２０】
【実施例１】図１は、本発明に係るディスプレイのドラ
イブ回路の第１の実施例を示す構成図であって、従来例
を示す図５と同一構成部分は同一符号をもって表す。す
なわち、１Ａはプリドライブアンプ、２は反転アンプ、
３はＣＲＴ、ＶINは信号源、ＣINは入力用キャパシタ、
ＶBRT はブライトネスコントロール用電源、ＶCONTはコ
ントラストコントロール用電源、ＣSHはサンプルホール
ド用キャパシタ、ｒ1 ，ｒ2 は抵抗素子をそれぞれ示し
ている。
イブ回路の第１の実施例を示す構成図であって、従来例
を示す図５と同一構成部分は同一符号をもって表す。す
なわち、１Ａはプリドライブアンプ、２は反転アンプ、
３はＣＲＴ、ＶINは信号源、ＣINは入力用キャパシタ、
ＶBRT はブライトネスコントロール用電源、ＶCONTはコ
ントラストコントロール用電源、ＣSHはサンプルホール
ド用キャパシタ、ｒ1 ，ｒ2 は抵抗素子をそれぞれ示し
ている。
【００２１】プリドライブアンプ１Ａは、ＩＣ化されて
おり、入力側アンプ１１、第１のクランプ回路１２、係
数設定回路１３、ゲインコントロールアンプ１４ａ、出
力側アンプ１５、第２のクランプ回路１６、アッテネー
タ１７および基準電圧源ＶB1，ＶB2を備えている。ま
た、プリドライブアンプ１Ａは、映像信号入力用端子Ｔ
IN、コントラストコントロール信号入力用端子ＴCONT、
映像信号出力用端子ＴOUT 、分割電圧入力用端子ＴV 、
ブライトネスコントロール信号入力用端子ＴBRT 、サン
プルホールド用端子ＴSHおよびクランプパルス入力用端
子ＴCLP を有している。
おり、入力側アンプ１１、第１のクランプ回路１２、係
数設定回路１３、ゲインコントロールアンプ１４ａ、出
力側アンプ１５、第２のクランプ回路１６、アッテネー
タ１７および基準電圧源ＶB1，ＶB2を備えている。ま
た、プリドライブアンプ１Ａは、映像信号入力用端子Ｔ
IN、コントラストコントロール信号入力用端子ＴCONT、
映像信号出力用端子ＴOUT 、分割電圧入力用端子ＴV 、
ブライトネスコントロール信号入力用端子ＴBRT 、サン
プルホールド用端子ＴSHおよびクランプパルス入力用端
子ＴCLP を有している。
【００２２】プリドライブアンプ１Ａにおけるゲインコ
ントロールアンプ１４ａは、図１に示すように、ｎｐｎ
形トランジスタＱ1 〜Ｑ5 、入力抵抗素子ＲIN，定電流
源Ｉ IN1 ，ＩIN2 、黒レベル設定用の可変電流源
ＩBRT 、電流源Ｉ1 、電圧源ＶB2並びに負荷用抵抗素子
ＲL により構成されており、具体的な接続は以下のよう
になされている。
ントロールアンプ１４ａは、図１に示すように、ｎｐｎ
形トランジスタＱ1 〜Ｑ5 、入力抵抗素子ＲIN，定電流
源Ｉ IN1 ，ＩIN2 、黒レベル設定用の可変電流源
ＩBRT 、電流源Ｉ1 、電圧源ＶB2並びに負荷用抵抗素子
ＲL により構成されており、具体的な接続は以下のよう
になされている。
【００２３】すなわち、トランジスタＱ1 とＱ2 、およ
びトランジスタＱ3 とＱ4 のエミッタ同士が接続されて
２つの第１および第２の差動対が並列的に接続されてお
り、トランジスタＱ1 とＱ2 からなる第１の差動対のエ
ミッタ同士の接続中点に入力抵抗素子ＲINの一端および
定電流源ＩIN1 が接続され、トランジスタＱ3 とＱ4か
らなる第２の差動対のエミッタ同士の接続中点に定電流
源ＩIN2 が接続されている。両差動対におけるトランジ
スタＱ1 とＱ3 のベースに係数設定回路１３の出力信号
Ｓａが供給され、トランジスタＱ2 とＱ4 のベースに係
数設定回路１３の出力信号Ｓｂが供給される。トランジ
スタＱ1 およびＱ4 のコレクタは電源電圧ＶCCの供給ラ
インに接続され、トランジスタＱ2 およびＱ3 のコレク
タはトランジスタＱ5 のエミッタおよび可変電流源Ｉ
BRT に接続されている。
びトランジスタＱ3 とＱ4 のエミッタ同士が接続されて
２つの第１および第２の差動対が並列的に接続されてお
り、トランジスタＱ1 とＱ2 からなる第１の差動対のエ
ミッタ同士の接続中点に入力抵抗素子ＲINの一端および
定電流源ＩIN1 が接続され、トランジスタＱ3 とＱ4か
らなる第２の差動対のエミッタ同士の接続中点に定電流
源ＩIN2 が接続されている。両差動対におけるトランジ
スタＱ1 とＱ3 のベースに係数設定回路１３の出力信号
Ｓａが供給され、トランジスタＱ2 とＱ4 のベースに係
数設定回路１３の出力信号Ｓｂが供給される。トランジ
スタＱ1 およびＱ4 のコレクタは電源電圧ＶCCの供給ラ
インに接続され、トランジスタＱ2 およびＱ3 のコレク
タはトランジスタＱ5 のエミッタおよび可変電流源Ｉ
BRT に接続されている。
【００２４】また、可変電流源ＩBRT およびトランジス
タＱ2 ，Ｑ3 のコレクタ、トランジスタＱ5 のエミッタ
の接続中点と電源電圧ＶCCの供給ラインとの間に、電流
値Ｉ 1V（＜Ｉ0 ）の電流源Ｉ1 が接続されている。トラ
ンジスタＱ5 のベースは電圧源ＶB2に接続され、コレク
タは負荷用抵抗素子ＲL の一端に接続、負荷用抵抗素子
ＲL の他端は電源電圧ＶCCの供給ラインに接続されてい
る。トランジスタＱ5 のコレクタと負荷用抵抗素子ＲL
との接続中点によりゲインコントロールアンプ１４ａの
出力端Ａが構成され、この出力端Ａは出力側アンプ１５
の入力に接続されている。
タＱ2 ，Ｑ3 のコレクタ、トランジスタＱ5 のエミッタ
の接続中点と電源電圧ＶCCの供給ラインとの間に、電流
値Ｉ 1V（＜Ｉ0 ）の電流源Ｉ1 が接続されている。トラ
ンジスタＱ5 のベースは電圧源ＶB2に接続され、コレク
タは負荷用抵抗素子ＲL の一端に接続、負荷用抵抗素子
ＲL の他端は電源電圧ＶCCの供給ラインに接続されてい
る。トランジスタＱ5 のコレクタと負荷用抵抗素子ＲL
との接続中点によりゲインコントロールアンプ１４ａの
出力端Ａが構成され、この出力端Ａは出力側アンプ１５
の入力に接続されている。
【００２５】このゲインコントロールアンプ１４ａは、
トランジスタのベース接地型アンプとして構成され、ま
た、可変電流源ＩBRT は第２のクランプ回路１６の出力
によりその電流値が制御される。
トランジスタのベース接地型アンプとして構成され、ま
た、可変電流源ＩBRT は第２のクランプ回路１６の出力
によりその電流値が制御される。
【００２６】また、プリドライブアンプ１Ａの他の各構
成要素は、以下のように接続されている。すなわち、ア
ンプ１１の入力は映像信号入力用端子ＴINに接続され、
出力は第１のクランプ回路１２の一方の入力およびゲイ
ンコントロールアンプ１４ａの入力抵抗素子ＲINの他端
に接続されている。第１のクランプ回路１２の他方の入
力は基準電圧源ＶB1に接続され、第１のクランプ回路１
２の出力はアンプ１１の入力と映像信号入力用端子ＴIN
との接続中点に接続されている。係数設定回路１３の入
力はコントラストコントロール信号入力用端子ＴCONTに
接続され、係数設定回路１３の出力は、上述したよう
に、ゲインコントロールアンプ１４ａのトランジスタＱ
1 〜Ｑ4 のベースに接続されている。
成要素は、以下のように接続されている。すなわち、ア
ンプ１１の入力は映像信号入力用端子ＴINに接続され、
出力は第１のクランプ回路１２の一方の入力およびゲイ
ンコントロールアンプ１４ａの入力抵抗素子ＲINの他端
に接続されている。第１のクランプ回路１２の他方の入
力は基準電圧源ＶB1に接続され、第１のクランプ回路１
２の出力はアンプ１１の入力と映像信号入力用端子ＴIN
との接続中点に接続されている。係数設定回路１３の入
力はコントラストコントロール信号入力用端子ＴCONTに
接続され、係数設定回路１３の出力は、上述したよう
に、ゲインコントロールアンプ１４ａのトランジスタＱ
1 〜Ｑ4 のベースに接続されている。
【００２７】ゲインコントロールアンプ１４ａの出力は
出力側アンプ１５の入力に接続され、アンプ１５の出力
は映像信号出力用端子ＴOUT に接続されている。第２の
クランプ回路１６の一方の入力は分割電圧入力用端子Ｔ
V に接続され、他方の入力はアッテネータ１７の出力に
接続され、アッテネータ１７の入力はブライトネスコン
トロール信号入力用端子ＴBRT に接続されている。ま
た、第１のクランプ回路１２のコントロール端子および
第２のクランプ回路１６の一方のコントロール端子はク
ランプパルス入力用端子ＴCLP に接続され、第２のクラ
ンプ回路１６の他方のコントロール端子はサンプルホー
ルド用端子Ｔ SHに接続されている。
出力側アンプ１５の入力に接続され、アンプ１５の出力
は映像信号出力用端子ＴOUT に接続されている。第２の
クランプ回路１６の一方の入力は分割電圧入力用端子Ｔ
V に接続され、他方の入力はアッテネータ１７の出力に
接続され、アッテネータ１７の入力はブライトネスコン
トロール信号入力用端子ＴBRT に接続されている。ま
た、第１のクランプ回路１２のコントロール端子および
第２のクランプ回路１６の一方のコントロール端子はク
ランプパルス入力用端子ＴCLP に接続され、第２のクラ
ンプ回路１６の他方のコントロール端子はサンプルホー
ルド用端子Ｔ SHに接続されている。
【００２８】次に、図１の回路による動作を説明する。
信号源ＶINによる映像信号は、キャパシタＣINを介し、
プリドライブアンプ１Ａの端子ＴINに入力される。プリ
ドライブアンプ１Ａに入力された映像信号は、アンプ１
１を介して第１のクランプ回路１２およびゲインコント
ロールアンプ１４ａに入力される。
信号源ＶINによる映像信号は、キャパシタＣINを介し、
プリドライブアンプ１Ａの端子ＴINに入力される。プリ
ドライブアンプ１Ａに入力された映像信号は、アンプ１
１を介して第１のクランプ回路１２およびゲインコント
ロールアンプ１４ａに入力される。
【００２９】第１のクランプ回路１２では、アンプ１１
の出力映像信号と基準電圧源ＶB1の基準レベルＶREF の
入力に伴い、映像信号の黒レベルが基準レベルＶREF に
設定されて、入力側アンプ１１の入力に帰還される。す
なわち、映像信号の黒レベルが基準レベルＶREF になる
ように帰還回路が働く。
の出力映像信号と基準電圧源ＶB1の基準レベルＶREF の
入力に伴い、映像信号の黒レベルが基準レベルＶREF に
設定されて、入力側アンプ１１の入力に帰還される。す
なわち、映像信号の黒レベルが基準レベルＶREF になる
ように帰還回路が働く。
【００３０】ゲインコントロールアンプ１４ａでは、コ
ントラストコントロール信号ＣＯＮＴの入力レベルに応
じて係数設定回路１３で設定された係数の信号Ｓａ、Ｓ
ｂが入力される。これにより、映像信号の振幅および黒
レベルが、所定レベルに増幅されて調整され、出力側ア
ンプ１５に出力される。
ントラストコントロール信号ＣＯＮＴの入力レベルに応
じて係数設定回路１３で設定された係数の信号Ｓａ、Ｓ
ｂが入力される。これにより、映像信号の振幅および黒
レベルが、所定レベルに増幅されて調整され、出力側ア
ンプ１５に出力される。
【００３１】ゲインコントロールアンプ１４ａから出力
され出力側アンプ回路１５に入力された映像信号は、所
定のレベル調整作用を受けて端子ＴOUT を介して反転ア
ンプ２に入力され、反転アンプ２の出力信号に基づいて
白バランス調整がなされた映像がＣＲＴ３に表示され
る。この場合、反転アンプ２の出力レベルは、抵抗素子
ｒ1 ，ｒ2 により分割されて、プリドライブアンプ１Ａ
に帰還され、端子ＴV を介して第２のクランプ回路１６
の一方の入力端子に入力される。
され出力側アンプ回路１５に入力された映像信号は、所
定のレベル調整作用を受けて端子ＴOUT を介して反転ア
ンプ２に入力され、反転アンプ２の出力信号に基づいて
白バランス調整がなされた映像がＣＲＴ３に表示され
る。この場合、反転アンプ２の出力レベルは、抵抗素子
ｒ1 ，ｒ2 により分割されて、プリドライブアンプ１Ａ
に帰還され、端子ＴV を介して第２のクランプ回路１６
の一方の入力端子に入力される。
【００３２】第２のクランプ回路１６の他方の入力端子
には、ブライトネスコントロール用電源ＶBRT にてレベ
ル調整されたブライトネスコントロール信号ＢＲＴが端
子Ｔ BRT を介し、さらにアッテネータ１７を通して入力
され、出力信号の基準レベルがブライトネスコントロー
ル信号ＢＲＴに設定されて、ゲインコントロールアンプ
１４ａの可変電流源ＩBRT の制御端子に帰還される。こ
れにより、黒レベルが外部のブライトネスコントロール
用電源ＶBRT の電圧となるように、可変電流源ＩBRT の
電流値が０〜Ｉ0 の範囲で制御される。
には、ブライトネスコントロール用電源ＶBRT にてレベ
ル調整されたブライトネスコントロール信号ＢＲＴが端
子Ｔ BRT を介し、さらにアッテネータ１７を通して入力
され、出力信号の基準レベルがブライトネスコントロー
ル信号ＢＲＴに設定されて、ゲインコントロールアンプ
１４ａの可変電流源ＩBRT の制御端子に帰還される。こ
れにより、黒レベルが外部のブライトネスコントロール
用電源ＶBRT の電圧となるように、可変電流源ＩBRT の
電流値が０〜Ｉ0 の範囲で制御される。
【００３３】図１の回路の場合、ゲインコントロールア
ンプ１４ａの出力端Ａにおける映像信号の黒レベルＶ
BLK は、電流源Ｉ1 により値Ｉ1Vの電流がトランジスタ
Ｑ2 およびＱ3 のコレクタとトランジスタＱ5 のエミッ
タとの接続中点に流し込まれていることから、下記に示
す範囲で制御できる。 ハイレベル ＶCC−ＲLV（ＩINV −Ｉ1V） ＩBRT ＝０ ローレベル ＶCC−ＲLV（ＩINV −Ｉ1V＋Ｉ0 ） ＩBRT ＝Ｉ0 ここで、ＲLVは負荷用抵抗素子ＲL の抵抗値、ＩINV は
電流源ＩIN1 ，ＩIN2電流値である。
ンプ１４ａの出力端Ａにおける映像信号の黒レベルＶ
BLK は、電流源Ｉ1 により値Ｉ1Vの電流がトランジスタ
Ｑ2 およびＱ3 のコレクタとトランジスタＱ5 のエミッ
タとの接続中点に流し込まれていることから、下記に示
す範囲で制御できる。 ハイレベル ＶCC−ＲLV（ＩINV −Ｉ1V） ＩBRT ＝０ ローレベル ＶCC−ＲLV（ＩINV −Ｉ1V＋Ｉ0 ） ＩBRT ＝Ｉ0 ここで、ＲLVは負荷用抵抗素子ＲL の抵抗値、ＩINV は
電流源ＩIN1 ，ＩIN2電流値である。
【００３４】このように、本回路では、図５に示す回路
に比べて、電源電圧ＶCCの減電圧に対しては、値（ＲLV
・Ｉ1V）だけ余裕ができることになり、可変電流源Ｉ
BRT の供給電流値が限界の０ｍＡまで下がってしまい、
第２のクランプ回路１６が動作しなくなるというこがな
い。したがって、図２に示すように、電源電圧ＶCCの低
電圧化においても黒レベルＶBLK が変動することがな
い。なお、この場合、出力信号振幅ＡＭOUT に影響がで
るものの、黒レベルの変動を防止できることから実用的
である。
に比べて、電源電圧ＶCCの減電圧に対しては、値（ＲLV
・Ｉ1V）だけ余裕ができることになり、可変電流源Ｉ
BRT の供給電流値が限界の０ｍＡまで下がってしまい、
第２のクランプ回路１６が動作しなくなるというこがな
い。したがって、図２に示すように、電源電圧ＶCCの低
電圧化においても黒レベルＶBLK が変動することがな
い。なお、この場合、出力信号振幅ＡＭOUT に影響がで
るものの、黒レベルの変動を防止できることから実用的
である。
【００３５】以上説明したように、本実施例によれば、
出力振幅と端子電圧とのリニアリティ特性が良好で、最
終出力における映像信号の未出力状態の発生を防止でき
ることはもとより、電源電圧に対して入出力ダイナミッ
クレンジを最大限に設定でき、低電圧化における黒レベ
ルの変動を防止できる。
出力振幅と端子電圧とのリニアリティ特性が良好で、最
終出力における映像信号の未出力状態の発生を防止でき
ることはもとより、電源電圧に対して入出力ダイナミッ
クレンジを最大限に設定でき、低電圧化における黒レベ
ルの変動を防止できる。
【００３６】
【実施例２】図３は、本発明に係るディスプレイのドラ
イブ回路の第２の実施例を示す構成図である。本実施例
が上述した実施例１と異なる点は、電流源ＩBRT を定電
流源として構成し、電流源Ｉ1 を可変電流源として第２
のクランプ回路１６の出力を電流源Ｉ 1 に帰還させてそ
の電流値を制御するようにしたことにある。
イブ回路の第２の実施例を示す構成図である。本実施例
が上述した実施例１と異なる点は、電流源ＩBRT を定電
流源として構成し、電流源Ｉ1 を可変電流源として第２
のクランプ回路１６の出力を電流源Ｉ 1 に帰還させてそ
の電流値を制御するようにしたことにある。
【００３７】その他の構成は実施例１と同様であり、本
実施例においても、上述した実施例１の効果と同様の効
果を得ることができる。
実施例においても、上述した実施例１の効果と同様の効
果を得ることができる。
【実施例３】図４は、本発明に係るディスプレイのドラ
イブ回路の第３の実施例を示す構成図である。本実施例
が上述した実施例１と異なる点は、ゲインコントロール
アンプ１４ａの出力をアンプ１８を介して第２のクラン
プ回路１６の他の入力に直接接続したことにある。その
結果、本実施例では、アッテネータ１７、分圧用抵抗素
子ｒ1 ，ｒ2 および分割電圧入力用端子ＴV が不要とな
っている。
イブ回路の第３の実施例を示す構成図である。本実施例
が上述した実施例１と異なる点は、ゲインコントロール
アンプ１４ａの出力をアンプ１８を介して第２のクラン
プ回路１６の他の入力に直接接続したことにある。その
結果、本実施例では、アッテネータ１７、分圧用抵抗素
子ｒ1 ，ｒ2 および分割電圧入力用端子ＴV が不要とな
っている。
【００３８】このような構成を有する本実施例において
も、上述した実施例１の効果と同様の効果を得ることが
できる。
も、上述した実施例１の効果と同様の効果を得ることが
できる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
電源電圧に対して入出力ダイナミックレンジを最大限に
設定でき、低電圧化における黒レベルの変動を防止でき
る利点がある。
電源電圧に対して入出力ダイナミックレンジを最大限に
設定でき、低電圧化における黒レベルの変動を防止でき
る利点がある。
【図１】本発明に係るディスプレイのドライブ回路の第
１の実施例を示す構成図である。
１の実施例を示す構成図である。
【図２】図１の回路の電源電圧と出力との関係を示す図
である。
である。
【図３】本発明に係るディスプレイのドライブ回路の第
２の実施例を示す構成図である。
２の実施例を示す構成図である。
【図４】本発明に係るディスプレイのドライブ回路の第
３の実施例を示す構成図である。
３の実施例を示す構成図である。
【図５】従来のＣＲＴ型カラーディスプレイのドライブ
回路の構成例を示す構成図である。
回路の構成例を示す構成図である。
【図６】図５の回路の電源電圧と出力との関係を示す図
である。
である。
１Ａ…プリドライブアンプ １１…入力側アンプ １２…第１のクランプ回路 １３…係数設定回路 １４ａ…ゲインコントロールアンプ Ｑ1 〜Ｑ5 …ｎｐｎ形トランジスタ ＲIN…入力抵抗素子 ＲL …負荷用抵抗素子 ＩIN1 ，ＩIN2 ，ＩBRT ，Ｉ1 …電流源 １５…出力側アンプ １６…第２のクランプ回路 ＶB1，ＶB2…基準電圧源 ＴIN…映像信号入力用端子 ＴCONT…コントラストコントロール信号入力用端子 ＴOUT …映像信号出力用端子 ＴV …分割電圧入力用端子 ＴBRT …ブライトネスコントロール信号入力用端子 ＴSH…サンプルホールド用端子 ＴCLP …クランプパルス入力用端子 ２…反転アンプ ３…ＣＲＴ ＶCC…電源電圧 ＶIN…信号源 ＣIN…入力用キャパシタ ＶCONT…コントラストコントロール用電源 ＶBRT …ブライトネスコントロール用電源 ＣSH…サンプルホールド用キャパシタ ｒ1 ，ｒ2 …抵抗素子
Claims (1)
- 【請求項１】 入力映像信号の振幅を調整して映像を表
示させるディスプレイのドライブ回路であって、 入力映像信号に対するクランプ処理を行い映像信号の入
力部に帰還させる第１のクランプ回路と、 入力映像振幅を、出力が負荷用素子に接続されたレベル
調整用素子により、第１のコントロール信号に応じて当
該レベル調整素子に接続された第１の電流源による電流
および上記負荷用素子の抵抗に応じたレベルに調整する
回路と、上記負荷用素子とレベル調整素子の出力との接
続中点に接続された入力映像信号の黒レベルを設定する
ための第２の電流源と、上記負荷用素子とレベル調整素
子の出力との接続中点に接続され上記第１の電流源に基
づき上記負荷用素子に流れる電流値を所定値だけ減少さ
せるための第３の電流源とを備えたゲインコントロール
アンプと、 第２のコントロール信号に基づきゲインコントロールア
ンプの出力映像信号に対するクランプ処理を行い、ゲイ
ンコントロールアンプの第２の電流源および第３の電流
源のうちのいずれか一方の電流源に帰還させ、当該電流
源による電流値を制御する第２のクランプ回路とを有す
ることを特徴とするディスプレイのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245184A JPH07104698A (ja) | 1993-09-30 | 1993-09-30 | ディスプレイのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245184A JPH07104698A (ja) | 1993-09-30 | 1993-09-30 | ディスプレイのドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07104698A true JPH07104698A (ja) | 1995-04-21 |
Family
ID=17129866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245184A Pending JPH07104698A (ja) | 1993-09-30 | 1993-09-30 | ディスプレイのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104698A (ja) |
-
1993
- 1993-09-30 JP JP5245184A patent/JPH07104698A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06319147A (ja) | 陰極線管用ロールオフ補償回路 | |
| CA1048635A (en) | Television receiver with picture level control | |
| JPS60117880A (ja) | 直流回復回路 | |
| JP2554955B2 (ja) | 非線形処理回路 | |
| JPH0124393B2 (ja) | ||
| JPH06253173A (ja) | ビデオ表示システム用の黒補正回路を備えた装置 | |
| JP3237207B2 (ja) | カラー映像表示装置と映像信号処理回路 | |
| US4675726A (en) | Drive adjustment control for video output stage | |
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| JPH10322572A (ja) | ビデオプリアンプおよびカットオフ制御回路 | |
| JPS5967784A (ja) | ガンマ補正回路 | |
| JP3285153B2 (ja) | 直流レベルシフト回路 | |
| US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
| JPH06261228A (ja) | ガンマ補正回路 | |
| JP3720884B2 (ja) | 直流伝送率補正回路 | |
| JP2583974B2 (ja) | ホワイトバランス補正回路付ビデオ出力回路 | |
| US20020171491A1 (en) | Non-linear signal processor | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| KR900003545Y1 (ko) | 자동 휘도 제어회로 | |
| KR910004405Y1 (ko) | 휘도조절회로 | |
| KR100209901B1 (ko) | 가변감마보정회로 | |
| JP2523056B2 (ja) | 制御回路 | |
| JP3307848B2 (ja) | ガンマ補正回路 | |
| JP2970175B2 (ja) | ホワイトバランス制御装置 | |
| KR100743433B1 (ko) | Ｔｖ 수상기 및 모니터에서 촛점 요동을 방지하기 위한 방법 및 카인 드라이버 회로 |