JPH07104716A

JPH07104716A - 表示装置

Info

Publication number: JPH07104716A
Application number: JP5269896A
Authority: JP
Inventors: Hirotaka Arita; 宏隆有田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 1995-04-21

Abstract

(57)【要約】【構成】デジタル映像信号が上位ビットより順にｍ個
（ｍ≧２）のデジタル映像信号群に分割され、各デジタ
ル映像信号群に対応したｍ個の基準電圧群のそれぞれか
ら、各デジタル映像信号群に対応した基準電圧が選択さ
れ、選択されたｍ個の基準電圧値を平均化した電圧値の
階調信号がマトリクス型表示パネルのデータ線に出力さ
れる。各基準電圧の電圧値は、基準電圧の数が階調数よ
りも少なくなるように設定される。【効果】周辺回路を複雑化することなく表示の階調数
よりも基準電圧の数を少なくすることができ、データ線
側ドライバＩＣの実装スペースが制限されている場合で
も多階調化を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル映像信号に対
応する画像を表示することのできる表示装置に関する。

【０００２】

【従来の技術】従来のＴＦＴ式アクティブマトリクス型
液晶表示装置のデータ線側ドライバＩＣを、図６に示
す。図６のドライバＩＣは、８階調表示用で、液晶画素
に対応した３ビットのデジタル映像信号Ｄ_0j、Ｄ_1j、Ｄ
_2jがクロック信号ＣＬ２に同期して第１のラッチ回路１
０１に入力される。第１のラッチ回路１０１に入力され
たデジタル映像信号は、その後クロック信号ＣＬ１に同
期して第２のラッチ回路１０２に入力される。そして、
第２のラッチ回路１０２の出力は電圧セレクタ回路１０
３に入力される。

【０００３】この電圧セレクタ回路１０３はデコーダ回
路などで構成されるものであり、例えば、３ビットのデ
ジタル映像信号に応じて２³＝８個の基準電圧群（Ｖ₀
〜Ｖ₇）からいずれか一つの基準電圧を選択するための
アナログスイッチ１０４ａ〜１０４ｈへデータ出力を行
うものであり、オン状態となった１０４ａ〜１０４ｈの
うちの一つの基準電圧選択用アナログスイッチを介し
て、それに接続された基準電圧Ｖ₀〜Ｖ₇の一つが選択
され、ドライバ出力Ｙｎに出力するものである。なお、
図６の例において、互いに異なる電圧値を有する２³＝
８個の基準電圧Ｖ₀〜Ｖ₇は図外発生源から供給され
る。

【０００４】

【発明が解決しようとする課題】上記構成では、表示の
階調数と基準電圧の数とは等しくなるため、多階調化す
るためには基準信号の数を多くする必要がある。しか
し、基準電圧の数が多くなると基準電圧をデータ線側ド
ライバＩＣに供給するための配線スペースが広くなって
表示パネルの小型化に対し支障となる。そのため、デー
タ線側ドライバＩＣの実装スペースが制限されている場
合は多階調化が困難であるという問題がある。また、基
準電圧の数が多くなるとデータ線側ドライバＩＣ内の配
線スペースも広くなり、ＩＣの小型化が困難となるた
め、コスト低下の支障となる。

【０００５】そこで、フレームあるいはフィールド毎に
画素を点滅させることで中間調表示を行うフレームレー
トコントロール（ＦＲＣ）法を採用したＴＦＴ式アクテ
ィブマトリクス型液晶表示装置がある。例えば、３フィ
ールドで１フレームを構成し、２ビットのデジタル映像
信号により４階調の表示を行う場合、図７の（２）に示
すようにデジタル映像信号（Ｄ₁、Ｄ₀）を周辺回路１
２１により演算処理してソースドライバ１２２に入力
し、図７の（１）に示すように、最も暗い第１階調では
３フィールド連続して画素を消灯状態とし、３番目に明
るい第２階調では２フィールドは画素を消灯状態とする
と共に１フィールドは画素を点灯状態とし、２番目に明
るい第３階調では１フィールドは画素を消灯状態とする
と共に２フィールドは画素を点灯状態とし、最も明るい
第４階調では３フィールド連続して画素を点灯状態とす
るものである。また、相隣接する画素が連なって点滅す
るとフリッカが目立つため、複数の画素を１グループと
し、各グループ内の画素をモザイク模様を呈するように
点滅させることが行われる。しかし、このようなフレー
ムレートコントロールを行うためにはデジタル映像信号
を予め演算処理してからソースドライバに送る必要があ
り、ソースドライバの周辺回路１２１が複雑化するとい
う問題がある。

【０００６】本発明は、上記従来技術の問題を解決する
ことのできる表示装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、マトリクス型
表示パネルの各データ線にデジタル映像信号に対応する
電圧値の階調信号を出力する表示装置において、そのデ
ジタル映像信号は上位ビットより順にｍ個（ｍ≧２）の
デジタル映像信号群に分割され、各デジタル映像信号群
に対応したｍ個の基準電圧群のそれぞれから、各デジタ
ル映像信号群に対応した基準電圧が選択され、選択され
たｍ個の基準電圧値を平均化した電圧値の階調信号がデ
ータ線に出力されることを特徴とする。

【０００８】

【作用】本発明の構成によれば、例えばデジタル映像信
号をｎビットとすると共に、上位よりａビットとｂビッ
ト（ａ＋ｂ＝ｎ）に２分割した場合、上位ａビットのデ
ジタル映像信号に対応する基準電圧を、２^a個の基準電
圧からなる第１の基準電圧群から選択し、下位ｂビット
のデジタル映像信号に対応する基準電圧を、２^b個の基
準電圧からなる第２の基準電圧群から選択する。その第
１の基準信号群から選択された基準電圧と第２の基準電
圧群から選択された基準電圧の平均値を電圧値とする階
調信号がデータ線に出力される。よって、その階調数の
最大値は、第１の基準電圧群の基準電圧数２^aと第２の
基準電圧群の基準電圧数２^bとの積であって、２^a+b＝
２ⁿ階調にすることができる。一方、その基準信号数は
２^a＋２^bであり、デジタル映像信号が３ビット以上で
あれば基準信号数を階調数よりも少なくすることができ
る。これにより、従来であれば階調数と基準電圧の数が
等しかったのに比べ、基準電圧を多くすることなく階調
数を多くすることができる。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１０】図５は、デジタル映像信号に対応する画像
を表示することのできるＴＦＴ式アクティブマトリクス
型液晶表示装置の構成を示すもので、液晶表示パネル５
１のデータ線側ドライバＩＣであるソースドライバ５２
と、走査線側ドライバＩＣであるゲートドライバ５３と
を備える。そのソースドライバ５２から液晶表示パネル
５１の各データ線５５にデジタル映像信号に対応する階
調表示信号が出力され、その映像信号の水平同期信号と
垂直同期信号とに応じソースドライバ５２とゲートドラ
イバ５３に図外制御装置から駆動信号が送られることで
画像が表示される。

【００１１】図１は本発明の実施例の階調駆動回路を示
すブロック図であって、液晶表示素子１画素当たり２ⁿ
階調（ただしｎは２以上の整数）の階調表示を再現する
例を示すものである。図１において、表示画素に対応し
たｎビットのデジタル映像信号データＤ０〜Ｄｎをシフ
トクロックＣＰのタイミングでデータレジスタ回路２に
順次格納する。そして、１水平走査線分のデジタル映像
信号データがデータレジスタ回路２に格納されると、Ｏ
Ｅ信号のタイミングで同時にラッチ回路３に格納され
る。ここでデータレジスタ回路２及びラッチ回路３が本
発明におけるメモリ回路に対応する。ラッチ回路３から
出力されたデジタル映像信号データはレベルシフタ回路
４を経た後、Ｄ／Ａ変換回路５に入力される。Ｄ／Ａ変
換回路５はｒ種（２＜ｒ＜２ⁿ）の階調駆動用基準電圧
（Ｖ₀〜Ｖ_r）を入力し、ｎビットのデジタル映像信号
データに対応した電圧値を各データ線Ｏ₁〜Ｏ_kに出力
する。

【００１２】図２は本発明の実施例によるＤ／Ａ変換回
路を示すものである。図１におけるレベルシフト回路５
から出力されるｎビットのデジタル映像信号は上位ａビ
ットと下位ｂビット（ａ＋ｂ＝ｎ）の２群に分割され、
それぞれ上位ａビット用デコーダ回路２１と下位ｂビッ
ト用デコーダ回路２２に入力される。各デコーダ回路２
１、２２は入力されるデジタル映像信号に応じて、図外
発生源から供給される２^a＝Ａ個の基準電圧（Ｖ₁₁〜Ｖ
_1A）から成る第１の基準電圧群２３、及び２^b＝Ｂ個の
基準電圧（Ｖ₂₁〜Ｖ_2B）から成る第２の基準電圧群２４
の二つの基準電圧源より、アナログスイッチＳＷ₁₁〜Ｓ
Ｗ_1A、及びＳＷ₂₁〜ＳＷ_2Bによって、それぞれ一つの基
準電圧を選択する。図２中のＸ点における電圧値は、基
準電圧群２３、２４から選択された二つの基準電圧がデ
コーダ回路２１、２２によってＯＮ状態となったＳＷ₁₁
〜ＳＷ_1Aのうちの一つ、及びＳＷ₂₁〜ＳＷ_2Bのうちの一
つのアナログスイッチのＯＮ抵抗によってその電圧値が
平均化された値となり、この電圧値がバッファアンプ回
路２５からマトリクス型表示パネルのデータ線２６に出
力される。

【００１３】上記構成において、各基準電圧群を構成す
る基準電圧数の合計は階調数よりも少なくなるように設
定される。例えば、デジタル映像信号を６ビットとして
上位３ビットと下位３ビットの２群に分割する場合、そ
の上位３ビットのデジタル映像信号（Ｄ₁からＤ₃）に
対応して第１の基準信号群（Ｖ₁〜Ｖ₈）に含まれる各
基準電圧を図３の（１）に示すように設定し、その下位
３ビットのデジタル映像信号（Ｄ₄〜Ｄ₆）に対応して
第２の基準信号群（Ｖ₉〜Ｖ₁₆）に含まれる各基準電圧
を図３の（２）に示すように設定することで、図３の
（３）に示すように互いに異なる電圧値を有する６４階
調の階調信号を得ることができる。これにより、図３の
（４）に示すように、液晶表示装置の各画素の透過率を
階調信号の電圧値に応じて変化させることができる。す
なわち、その階調数の最大値は、第１の基準電圧群の基
準電圧数２^aと第２の基準電圧群の基準電圧数２^bとの
積であって、２^a+b＝２ⁿ階調（図示の例では６４階
調）にすることができる。一方、その基準電圧数は２^a
＋２^b個（図示の例では１６個）であり、デジタル映像
信号が３ビット以上であれば基準電圧数を階調数よりも
少なくすることができる。すなわち、従来であれば階調
数と基準電圧数が等しかったのに比べ、基準電圧を多く
することなく階調数を多くすることができる。さらに、
デジタル映像信号の分割数、及びこれに対応する基準電
圧群数は３以上とすることも可能である。なお図２のデ
ータ線２６に出力される階調信号の電圧値は、液晶の劣
化防止のため１フィールド毎に極性を正負反転するよ
う、また、フリッカ防止のため１水平期間毎に極性を正
負反転するよう各基準電圧を交流化してもよい。

【００１４】上記液晶表示装置によれば、ソースドライ
バ２の周辺回路を複雑化することなく表示の階調数より
も階調駆動用基準電圧の数を少なくすることができ、ソ
ースドライバ２の実装スペースが制限されている場合で
も多階調化を行うことができる。

【００１５】図４は本発明の第２実施例を示す。上記実
施例との相違は、デジタル映像信号の各分割信号を互い
に異なる二つのソースドライバ６’、６”に入力するよ
うにした点にある。また、本実施例で使用されるソース
ドライバーは従来例として図６に示したような一般的に
市販されているものでよい。すなわち図４において、デ
ジタル映像信号の総ビット数をｎとするとｎ＝ｎ’＋
ｎ”であり、上位ｎ’ビットのデジタル映像信号（Ｄ₁₁
〜Ｄ_1n'）をソースドライバ６’に入力し、下位ｎ”ビ
ットのデジタル映像信号（Ｄ₂₁〜Ｄ_2n"）をソースドラ
イバ６”に入力する。この場合、デジタル映像信号（Ｄ
₁₁〜Ｄ_1n'、及びＤ₂₁〜Ｄ_2n"）は、シフトレジスタ回
路１’、及び１”に共通に接続されたシフトクロックＣ
Ｐのタイミングでデータレジスタ回路２’、及び２”に
それぞれ順次格納される。次に、ソースドライバー６’
のデータレジスタ回路２’に入力される上位ｎ’ビット
のデジタル映像信号に応じ、Ｄ／Ａ変換回路５’に外部
発生源から入力されるｒ’＝２^n'個の基準電圧群（Ｖ₁₁
〜Ｖ_1r'）から一つの基準電圧が選択され階調信号とし
て出力される。同様にソースドライバ６”では、入力さ
れる下位ｎ”ビットのデジタル映像信号に応じてｒ”＝
２^n"個の基準電圧群（Ｖ₂₁〜Ｖ_2r"）から一つの基準電
圧が選択され出力される。なお、ソースドライバ６’、
６”からの出力はラッチ回路３’、および３”に共通し
て接続されたＯＥ信号のタイミングで行われる。さら
に、ソースドライバ６’、６”の出力数は等しく、ソー
スドライバ６’の出力をＯ₁₁〜Ｏ_1k、ソースドライバ
６”の出力をＯ₂₁〜Ｏ_2kとすれば、出力Ｏ_1jと出力Ｏ_2j
（ただし１≦ｊ≦ｋ）はソースドライバ６’、６”の外
部において共通のデータ線（Ｏ₁〜Ｏ_k）に接続されて
いる。

【００１６】上記構成によれば、ソースドライバ６’の
基準電圧群（Ｖ₁₁〜Ｖ_1r'）よりｎ（＝ｎ’＋ｎ”）ビ
ットのデジタル映像信号の上位ｎ’ビットに対応した基
準電圧が選択出力され、ソースドライバ６”の基準電圧
群（Ｖ₂₁〜Ｖ_2r"）より下位ｎ”ビットに対応した基準
電圧が選択出力され、これら一対の基準電圧の平均値を
電圧値とする階調信号が各データ線２５に出力される。
各基準電圧群の基準電圧数の合計は階調数よりも少なく
なるように設定される。これにより、本実施例では前記
実施例と同様の作用効果を奏することができる。また、
本実施例では各ソースドライバ６’、６”それぞれに入
力されるデジタル映像信号のビット数は、前記実施例の
ソースドライバ６に入力されるデジタル映像信号のビッ
ト数よりも少ないので、各ソースドライバ６’、６”と
して安価なものを用いることができる。一方、前記実施
例では各データ線２５に単一のソースドライバ６を接続
すればよいので、各データ線５５に二つのソースドライ
バ６’、６”を接続する本実施例よりもソースドライバ
６の実装は容易である。

【００１７】なお、本発明は上記各実施例に限定されな
い。例えば、上記実施例ではデジタル映像信号は各分割
信号が同数のビットデータを有するように分割された
が、異なる数のビットデータを有するように分割しても
よい。また、デジタル映像信号の具体的ビット数や基準
信号の電圧値は上記各実施例に限定されるものではな
く、基準電圧の数が階調数よりも少なくなるように設定
されていればよい。

【００１８】

【発明の効果】本発明によれば、デジタル映像信号を上
位ビットより順にｍ個（ｍ≧２）のデジタル映像信号群
に分割し、各デジタル映像信号群に対応したｍ個の基準
電圧群のそれぞれから、各デジタル映像信号群に対応し
た基準電圧を選択し、選択したｍ個の基準電圧値を平均
化した電圧値の階調信号がデータ線に出力することか
ら、周辺回路を複雑化することなく表示の階調数よりも
基準電圧の数を少なくすることができ、データ線側ドラ
イバＩＣの実装スペースが制限されている場合でも多階
調化を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例のＴＦＴ式アクティブマト
リクス型液晶表示装置のソースドライバの回路ブロック
を示す図

【図２】本発明の第１実施例のＴＦＴ式アクティブマト
リクス型液晶表示装置のソースドライバのＤ／Ａ変換回
路を示す図

【図３】本発明の実施例のＴＦＴ式アクティブマトリク
ス型液晶表示装置のデジタル映像信号と基準電圧と階調
信号の具体的数値を示す図

【図４】本発明の第２実施例のＴＦＴ式アクティブマト
リクス型液晶表示装置のソースドライバの構成を示す図

【図５】本発明の実施例のＴＦＴ式アクティブマトリク
ス型液晶表示装置の構成を示す図

【図６】従来例のＴＦＴ式アクティブマトリクス型液晶
表示装置のソースドライバの構成を示す図

【図７】従来のＴＦＴ式アクティブマトリクス型液晶表
示装置の（１）は作用説明図、（２）は構成説明図

【符号の説明】

５１表示パネル５５データ線

Claims

【特許請求の範囲】

【請求項１】マトリクス型表示パネルの各データ線に
デジタル映像信号に対応する電圧値の階調信号を出力す
る表示装置において、そのデジタル映像信号は上位ビッ
トより順にｍ個（ｍ≧２）のデジタル映像信号群に分割
され、各デジタル映像信号群に対応したｍ個の基準電圧
群のそれぞれから、各デジタル映像信号群に対応した基
準電圧が選択され、選択されたｍ個の基準電圧値を平均
化した電圧値の階調信号がデータ線に出力されることを
特徴とする表示装置。