JPH07104880A

JPH07104880A - 光電子記憶処理装置および光学式修正符号付きディジット算術演算実行方法

Info

Publication number: JPH07104880A
Application number: JP6124077A
Authority: JP
Inventors: Ha Baarin; ハバーリン; Ri Yao; リヤオ
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-10-04
Filing date: 1994-06-06
Publication date: 1995-04-21
Anticipated expiration: 2011-09-18
Also published as: JP2536452B2; US5333117A

Abstract

(57)【要約】【目的】ＭＳＤ算術演算において、単一Ｓ−ＣＡＭの
使用に比較して、ハードウェアを簡約する。【構成】光電子記憶処理装置を利用して、並列修正符
号付きディジット算術演算を実行する。ＭＳＤ算術演算
（２つのＮビット数の加算あるいは減算）は分解され
て、マトリックス・マトリックス乗算が行われ、続いて
閾値処理と論理演算の組合せが行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光学式修正符号付きデ
ィジット（ＭＳＤ）演算処理に関し、特に、並列ＭＳＤ
算術計算における光電子共用連想（内容アドレス）記憶
装置の利用に関する。より特定すれば、ＭＳＤ算術演算
（２つのＮビット数の加算または減算）は、マトリック
ス・マトリックス乗算段階に分解され、続いて、閾値処
理および論理演算が行われる。

【０００２】

【従来の技術】加算は、算術計算にとって最も基本的な
演算である。減算、乗算および除算のような他の重要な
算術演算はすべて、論理演算と共に加算することによっ
て実現することができる。加算のような基本算術計算が
効果的に実行され得ることを示す説得力のある証拠が、
光学技術によってもたらされるまでは、光学式計算は普
及しないであろう。２進法を利用することで、計算速度
が、利用される桁上げ伝播方式によって限定されるのは
避けられない。桁上げを促進する他の方法も提案されて
おり、それには桁上げ先見および桁上げ保存加算アプロ
ーチの利用が含まれる。しかし、２進加算の逐次的本質
を根本的に変えることはできない。他の記教法を使う桁
上げ限定あるいは桁上げなしの算術演算は、以前から検
討されてきた。剰余表現は、桁上げなし加算、減算およ
び乗算に対して直接に利用することができるが、いわゆ
る修正符号付きディジット（ＭＳＤ）数表現は、桁上げ
限定加算および減算に対して、直接利用することができ
る。２進表現への類似性に関して２つの表現を比較する
と、２進数表現はＭＳＤ表現のサブセットであるので、
２進数表現は、剰余表現に対してより、ＭＳＤに近いこ
とが示される。この密接な関係のために、２進数がＭＳ
Ｄプロセッサにおいて処理されることが容易になる。そ
の他、しばしば言及される、ＭＳＤの剰余表現にまさる
利点は、計算のためにＭＳＤは１固定モジュールを使用
するが、剰余は１組の異なるモジュールを使用すること
であり、前者の処理複雑さは物理的装置の全体にわたっ
て平均的に分布しているが、後者のそれは非対称的に分
布するということを伴う。

【０００３】

【発明が解決しようとする課題】ＭＳＤ数表現に基づい
た、高速算術計算のためのアーキテクチャおよびアルゴ
リズムが提案されてきた。処理複雑性と待ち時間の間の
トレードオフを研究することによって、図１に示される
ように、２つのＭＳＤ数の加算中に発生する桁上げは、
３段階、伝播されるだけで相殺されることが分かった。
この３段階時間遅延を吸収するために、図２で示される
ような一層複雑な体系を利用することにより、１段完全
並列ＭＳＤ加算器を設計することも可能である。図１の
破線内の、合計１１の２変数論理ゲートを有する３段階
は、１段のゲートに圧縮される。これらのゲート段の各
々は、単一ビット出力を発生するために６つの変数を必
要とする。各種のＶＬＳＩディジタル電子ならびに光処
理アーキテクチャが提案されてきた。空間符号化電子Ｍ
ＳＤゲートはカスケードされて、並列ＭＳＤ加算器を形
成し、次いでそれは他のＭＳＤ演算処理装置のためのビ
ルディングブロックとして利用することができる。光学
式処理法と共にこの考えを利用することによって、多く
の光学式ＭＳＤ加算器アーキテクチャが生じる。しか
し、光学系は、論理処理の非常に競争の激しい分野にお
いて、その利用を促進するに足るだけの非直線処理柔軟
性および信頼性を立証していない。光論理の代替例に、
演算処理を行うために光メモリルックアップ処理装置を
利用するものがある。この場合、桁上げ限定並列加算の
結果は、場所参照可能あるいは内容参照可能メモリ（Ｃ
ＡＭ）のいずれかに記録される。加算しようとする数
は、メモリアドレスとして直接に、あるいは論理的に簡
約された関連メモリにアクセスするための特定コードと
して利用されて、最終加算結果を得る。

【０００４】図２のＭＳＤ加算アーキテクチャを利用し
て、ＣＡＭに基礎を置くＭＳＤ加算器を構成することが
できる。電子ＣＡＭ技術が利用される場合、ＭＳＤ加算
結果の各ビットの発生によって、物理的に、１Ｋスイッ
チング容量を持つプログラム可能論理アレイ（ＰＬＡ）
が必要とされ、そうでなければ、ＰＬＡの時間多重化を
利用することによって、追加処理時間を犠牲にすれば処
理ハードウェアを節約することができる。

【０００５】

【課題を解決するための手段】本発明の目的は、光学式
修正符号付き演算処理方法を提供することである。

【０００６】本発明の他の目的は、光電子共用連想記憶
処理装置を提供することである。

【０００７】本発明のなお他の目的は、ＭＳＤ算術演算
をマトリックス・マトリックス乗算に分解し、続いて閾
値処理と論理演算の組合せを行う方法を提供することで
ある。

【０００８】本発明のなおその他の目的は、以下の説明
を添付の図面に関連して読むことによって、一層、明ら
かになるであろう。

【０００９】本発明では、光学系の固有並列処理能力に
よって共用メモリアーキテクチャにおける同時読取りプ
ロセスを可能にしている、自由空間光学式ＣＡＭが利用
されている。

【００１０】ここで使用される用語「共用ＣＡＭ」は、
１包囲マスクが入力ベクトルデータの並列アレイによっ
て共用されているという意味であることを理解すべきで
ある。それに反して、電子連想記録装置では、全Ｎビッ
ト出力を得るために、ＮのそのようなＣＡＭチップが利
用される。自由空間光学的共用によって、単純マスクを
使用して、別々の角度から発する入力データパターンを
フィルタすることができる。このフィルタデータは、出
力面（出力ベクトルのアレイ）に到着すると、自動的に
デコードされる。

【００１１】

【実施例】次に、ＭＳＤ処理の特定実施例を説明する
が、光電子方法は、いわゆる単一命令多重データ（ＳＩ
ＭＤ）環境では、多くの他の並列算術および論理演算に
おいて有用である。

【００１２】ＭＳＤ数は、次のように表される。

【００１３】

【数１】

【００１４】但し、ａは１，０または−１であることが
できて、ｉは指数である。負のＭＳＤ数は、その正のＭ
ＳＤ表現の各ディジットを補数演算することによって得
られる。例えば、減算

【００１５】

【数２】

【００１６】として考えることができて、

【００１７】

【外１】

【００１８】の負のバージョンである。いずれのＭＳＤ
の数にも冗長表現がある。例えば、１０進数７は、４ビ
ットＭＳＤ表現から見ると４つの異なる形式がある。

【００１９】

【数３】

【００２０】この表現冗長性を利用して、連続する１お
よび−１を使わずに、ＭＳＤ数を符号化することができ
て、算術処理複雑さを簡素化する。一例としては、数

【００２１】

【外２】

【００２２】として記録することができる。

【００２３】図１のアーキテクチャを組込んでいる素子
を利用する、２つの５ビットＭＳＤ数の加算は、１ビッ
トＭＳＤ論理素子を３段階カスケードすることを基礎と
している。３段階桁上げ伝播関連遅延を完全に吸収する
ために、図２の加算アーキテクチャを組込んでいる１段
階ｎビットＭＳＤ素子が利用される。１組の１ビットＭ
ＳＤ入力の代わりに、３組のＭＳＤ加数、すなわち
ｘ_i，ｙ_i，ｘ_i-1，ｙ_i-1，ｘ_i-2，ｙ_i-2を利用し
て、ｚ_iの１ビット加算結果を発生する。各ＭＳＤディ
ジットは、３つの可能値（１，０，−１）を有している
ので、基本的な１ビット加算は、３⁶＝７２９もの異な
る論理組合せを処理しなければならない。その中には、
１８３入力パターンの各々が「１」または「−１」の結
果に対応する２グループと、「０」の結果に対する３６
３入力パターンから成る１グループとがある。入力パタ
ーンが多量であるために、直接場所アドレス可能モード
を利用するメモリルックアップを実現することは非常に
困難である。

【００２４】ＭＳＤ数が連続する１または−１なしで符
号化される場合、１および−１を発生する論理極小項数
はなお簡約することができる。メモリサイズ簡約に加え
て、そのような簡約化ＣＡＭＭＤＳ加算装置は、６入
力の代わりに、ルックアップ処理のために４入力のみｘ
_iｙ_iｘ_i-1ｙ_i-1を必要とする。従って、ＭＳＤ加算
の効率を一層改善する。

【００２５】しかし、１および−１出力に対する論理組
合せは、ドントケア割当てを利用することによって、そ
れぞれ２８にまで徹底的に簡約することができる。１ビ
ットＭＳＤ加算器は、Ｙ．リィ（Ｌｉ）他による「連想
記憶装置に基づいた１段光学式修正符号つきディジット
算術」（Ｏｐｔ．Ｌｅｔｔ．１４（２２），１２５４−
１２５６（１９８９））と題する論文に記述されている
ようなＣＡＭアーキテクチャを利用して、実験的に構成
された。この論文では、ＭＳＤ数を符号化して、ベクト
ル・マトリックス演算を実行し、１ビットＭＳＤ結果を
生じる方法を述べている。

【００２６】本発明は同じ符号化方法によるが、ベクト
ル・マトリックス乗算器のアレイが、単一のマトリック
ス・マトリックス乗算器へと組合されるような、新規光
学構成を利用する。この乗算器の出力は閾値処理と論理
演算の組合せに委ねられて、ＭＳＤ算術演算を達成す
る。

【００２７】ＭＳＤ加算にＣＡＭを利用する方法は以下
の通りである。先ず、総数７２９の項目を持つ、６ビッ
ト入力と１ビット出力ＭＳＤ加算に対する全真理値表を
まとめる。それから、１，−１および０の加算結果をそ
れぞれ生じるこれらの項目をグループ別にする。次に、
通常の真理値表簡約法を利用して、部分的あるいは全体
的ドントケア割当てを使って、１および−１の論理表現
を最小化する。１および−１の簡約結果は相互にとって
ビット単位の補数である。次に、論理回路を設計するか
あるいはプログラム可能論理アレイを利用して、１およ
び−１の結果を発生する簡約論理表現を格納する。次い
で、加算操作のために、入力を記憶パターンと比較す
る。入力が、「１」（または「−１」）に対する記憶パ
ターンの１つと整合する場合、「１」（または「−
１」）が発生される。整合が生じない場合には、出力の
「０」を意味する。１および−１の各々に対して、簡約
表現が２８の６ビット項を含むか、あるいは６の４ビッ
ト項を含むかは、入力フォーマット仮定に依存する。す
なわち、連続する１あるいは−１が許されるか否かであ
る。連続する１あるいは−１の無い加数は、直接、６項
ＣＡＭを利用することができるが、一般化２進加数は２
８項ＣＡＭを利用することになる。次の説明では、６項
ＣＡＭは、光電子ＣＡＭ処理装置を説明するのに利用さ
れる。この原理は大型ＣＡＭ処理装置に対しても同様に
適用することができる。

【００２８】簡約入力項を利用する直接ｎビットＭＳＤ
加算器のシステム略図が、図３に示されている。８ビッ
トＭＳＤ加算器の場合、２の入力ＭＳＤ数は、Ｘ＝（ｘ
₇ｘ₆ｘ₅ｘ₄ｘ₃ｘ₂ｘ₁ｘ₀）およびＹ＝（ｙ₇ｙ
₆ｙ₅ｙ₄ｙ₃ｙ₂ｙ₁ｙ₀）であり、出力はＺ＝（ｚ
₈ｚ₇ｚ₆ｚ₅ｚ₄ｚ₃ｚ₂ｚ₁ｚ₀）である。連続す
る１および−１の無い入力加数を使う場合、各１ビット
加算器の出力は、６ではなく４の入力ディジットによっ
て影響を受けるだけである。ｉ番目の出力ディジットｚ
_iは、極小項ｘ_i，ｙ_i，ｘ_i-1およびｙ_i-1によって
決定される。１および−１を発生する極小項は、

【００２９】

【数４】

【００３０】但し、ｄはドントケアの１，−１および０
を示し、ｄ₀₁または

【００３１】

【外３】

【００３２】は、部分的ドントケアの０と１、あるいは
０と

【００３３】

【外４】

【００３４】をそれぞれ示す。これらの簡約論理項目に
基づいたＣＡＭＭＳＤ加算を実行するには２段階を伴
う、先ず２つの加数を連続する１または−１の無い２つ
のＭＳＤ数に符号化する。次いで符号化加数ｘ_i，
ｙ_i，ｘ_i-1およびｙ_i-1を入力データとして利用し、
式３ａと３ｂに定義された１２の記憶された基準論理表
現と比較する。入力パターンが、１（または−１）を発
生する６つの基準パターンのいずれか１つと整合する場
合、出力は１（または−１）であり、そうでなければ出
力は０である。減数の補数符号化が利用されることを除
いて、同じ方法を使って減算が達成される。

【００３５】光電子ＣＡＭを実行するために、周知の方
法では、パルス位置符号化方法と共に非ホログラフィッ
ク方式が利用されている。ＭＳＤ入力をＣＡＭ処理用に
符号化するために、３つの空間チャネルを利用して、３
つの論理レベル１，０および−１を光学的に表現する。
１，０および−１の値を符号化しようとする場合、図４
（ａ）に示されるように、光信号はそれぞれ、底部、中
間あるいは頂部の空間チャネルに現れる。この特定入力
符号化のために、入力パターンとの整合が生じる場合に
は、光伝送を行わないようにＣＡＭ光メモリが設計され
ている。図４（ｂ）は、ＭＳＤ処理の７つのあらゆる可
能な場合のＣＡＭ符号化を示している。最初の３パター
ンは、それぞれ、論理値１，０，−１に対するものであ
る。後の４つのＣＡＭマスクパターンは、ドントケアパ
ターンの記憶装置のためのものである。例えば、完全な
ドントケアは常に、いずれの入力とも整合すべきであ
り、従ってすべての３画素位置で不透明に符号化されね
ばならないが、一方、部分ドントケア、例えばｄ₀₁は、
０または１のいずれかの入力値と整合して、３画素位置
の２つで不透明である。従って、符号化入力パターンが
ＣＡＭマスク上に照明される場合、整合するとゼロ伝送
になるが、不整合であれば常に、幾らかの剰余伝送が生
じる。例えば、前述の符号化方法を使うと、簡約論理表
現

【００３６】

【外５】

【００３７】のＣＡＭは、４つの極小項

【００３８】

【外６】

【００３９】の和に等しく、圧縮して、図４（ｃ）に示
されるように、１２マスク画素から成るストリングにす
ることができる。上述の４つの論理組合せのうちのいず
れの１つでも含む入力はマスクと整合し、そして出力検
出器でゼロ照度信号を発生するであろう。記録データの
ＭＳＤ加算のアプリケーションにはそのような簡約論理
項が１２だけ必要とされ、そしてそれらの項は、図４
（ｅ）に示されるように、１２×１２画素の方形光マス
クに符号化することができる。

【００４０】各ビットの加算結果を発生するために、１
を発生するために６、そして−１を発生するためにもう
６，の１２の４変数簡約論理項が使用される。導線によ
っては空間多重は見込めないので、電子並列実行によっ
て、Ｎビット加算のためにＮ＋１のそのような重複を利
用することになる。正規２進直列加算器を超える速度利
点を生じないであろうＮ＋１の時間段階遅延を犠牲にす
れば、時間多重は可能である。しかし、自由空間光学系
の利用には、空間分割アーキテクチャが本質的に備わっ
ている。より特定すれば、単一光学式ＣＡＭＭＳＤ加
算マスクを利用して、例えば並列整合操作を利用する、
同時読取りによって、Ｎ＋１ビット加算結果を同時に発
生することができる。この場合、図２に示されたアーキ
テクチャは、図３に示される多重化ハードウェアに、な
お簡素化することができるが、この場合、Ｎ＋１の整合
操作は結合されて単一素子になる。

【００４１】本発明の教旨に従って、ＭＳＤ算術および
他の同期並列メモリアクセス操作のための、自由空間光
学式Ｓ−ＣＡＭアーキテクチャについて説明する。

【００４２】本発明による、ＭＳＤ加算のための光電子
Ｓ−ＣＡＭ処理装置１０の略図が図５に示される。Ｎビ
ット加数ｘとｙを格納する２つの並列レジスタ１２，１
４は、（Ｎ＋１）×１２の光交換画素を有するＯ−Ｅ
（光電子）インタフェース素子入力マトリックスＡ１６
に接続している。１２画素を備える入力マトリックスＡ
のｉ番目のカラムは、ｘ_i，ｙ_i，ｘ_i-1およびｙ_i-1
のレジスタセルにワイヤ接続している。入力内容に依存
して、カラムの１２画素中の４つがオンする。２つの１
２×６ＣＡＭＭＳＤ加算器マトリックスは並んで置か
れて、１２×１２マトリックスＢ１８を形成する。２つ
のマトリックスＡとＢの光学的乗算によって、サイズ
（Ｎ＋１）×１２の出力マトリックスＣ２０を生じる。
マトリックスＣ２０の１２カラムは２グループに均等に
分割されて、それぞれ１および

【００４３】

【外７】

【００４４】の最終結果を発生する。マトリックス光学
的乗算結果を後処理するために、マトリックスＣ２０の
各画素に接続した光検出器は、０と１の照度レベルを二
分するレベルにバイアスされる。閾値バイアスされた
後、選択された信号は、（Ｎ＋１）×１２論理インバー
タアレイ２２によって逆転される。この逆転電子信号は
分類されて、（Ｎ＋１）×２論理ＯＲゲートアレイおよ
び比較器２４，２６への入力を形成する。この場合、各
ＯＲゲートは、それぞれ、１および−１に対してその６
ビット入力から１ビット出力を発生する。最終ＭＳＤ
（Ｎ＋１）ビット加算結果は、発生された２つのチャネ
ル出力を比較することによって得られる。入力マトリッ
クスＡとマトリックスＢを通る照明路として配置された
レーザダイオードアレイは、図５には示されていない。

【００４５】説明したＯ−Ｅアーキテクチャにおいて、
自由空間光学系は、光学マトリックス・マトリックス乗
算を並列で実行するのに利用され、一方、電子回路もま
た、閾値処理と論理反転演算を実行するのに利用され
る。並列マトリックス演算問題としてこのメモリアクセ
スを考えるために、１組のＭＣＡＭ整合操作が、この
説明された光マトリックス処理装置によって同時に認め
られている。しかし、説明した自由空間Ｏ−ＥＳ−Ｃ
ＡＭと既存の光アナログマトリックス乗算器間の重要な
差は、前者は正確なアナログ出力の発生を必要としない
が、後者は必要とする、ということである。このこと
は、同じ処理精度制約の下では、Ｏ−ＥＳ−ＣＡＭ処
理装置の方が、アナログマトリックス乗算器よりもずっ
と大きいサイズで構成できることを意味する。

【００４６】以下の実施例はこの発明の動作を述べてい
る。２つの８ビットＭＳＤ加数

【００４７】

【数５】

【００４８】を合計しようとすると考えてみる。２つの
８ビット入力は、図３の入力ワイヤリングトポロジーに
基づいて、分類し直されて、下記から成る９×４ＭＳＤ
マトリックスを形成する。

【００４９】

【表１】

【００５０】図４（ａ）に示された符号化規則を利用し
て、この入力マトリックスは、図４（ｄ）に示されるよ
うに、９×１２の２進マトリックスＡに符号化される、
すなわち、

【００５１】

【表２】

【００５２】式３、ならびに図４（ｂ）に示されたＣＡ
ＭＭＳＤ加算マトリックス符号化規則に基づいて、１
２×１２画素アレイが、例えば図４（ｅ）に示されるよ
うに、形成される。

【００５３】

【表３】

【００５４】加算は、入力マトリックスＡの各ロウの１
２画素にＭＳＤＣＡＭマトリックスＢの各カラムの１
２画素を乗算することによって、実行され、それは実際
にはマトリックスＡとＢのマトリックス乗算である。こ
の乗算によって、サイズ９×１２のアナログ出力マトリ
ックスＣを発生し、その照度の項目は次の通りである。

【００５５】

【表４】

【００５６】入力データを表すマトリックスＡのロウ
が、ＭＳＤＣＡＭマトリックスＢのカラムと整合する
時はいつでも、２つの逆符号化パターンがオーバラップ
し、そして「０」出力を生じ、そして対応するディジッ
トの最終加算結果は「１」（または「−１」）である。
整合が生じない場合、ディジットの最終結果は「０」で
ある。最右端のカラムは、閾値処理と逆転演算が電子的
後処理によって実行された後で発生された最終ＭＳＤ加
算結果である。

【００５７】Ｏ−ＥＳ−ＣＡＭアーキテクチャを実現
するためには、光学マトリックス、マトリックス乗算を
実行するシステムが基本である。しかし、マトリックス
乗算の大域通信性のために、空間不変光成分を利用して
のその実現を困難にしている。既存の光学マトリックス
・マトリックス乗算方法は、空間可変ホログラムアレイ
あるいはレンズアレイの使用に基礎を置いている。マト
リックス・マトリックス乗算のための逐次態様では、ベ
クトル・ベクトル外積処理装置もまた、利用される。非
線形４波混合および信号縮退を基礎とする光学マトリッ
クス・マトリックス乗算器もまた、利用されてきた。

【００５８】本発明は、光学空間不変処理装置が与える
高い処理速度ならびに高い空間帯域幅積という利点を保
持し、一方で光学系を利用してマトリックス乗算を実行
するという目標を達成する。この原理に基づいて、その
主対角入力に沿って唯一の単位値を含む単位マトリック
スとして、３つの乗算マトリックスのうちの１つが利用
されている、光学３重マトリックス積処理装置を利用す
ることによって、光学マトリックス・マトリックス乗算
への新規アプローチが達成される。図６（ａ）では、空
間不変光学３重マトリックス積処理装置が示されてい
る。４つの球面レンズ３０および２つの円柱レンズ３２
が使用されていて、各々は同一の焦点距離ｆを持つ。
Ｉ，Ａ，ＢおよびＣで示される４つの重要な平面は、そ
れぞれ、光学単位光源マトリックス、ＭＳＤ入力加数マ
トリックス、符号化ＣＡＭマトリックスおよび出力積Ｃ
＝ＩＡＢ＝ＡＢマトリックスを位置決めするのに利用さ
れる。図６（ａ）のレンズ構成の下に、平面Ｉの点光源
３４から５ｆシステムを通り、マトリックス乗算を示す
出力積Ｃマトリックスに至る光路が示されている。

【００５９】このシステムの制約は、マトリックスＡと
Ｂが、それぞれ、平面ＡとＢの近くにあるレンズ３０に
隣接して、あるいは接触して配置されていることであ
る。そのように直接、付着することによって、実用光ス
イッチアレイとの使用を困難にする。特に、ＶＳＴＥ
Ｐ，ＳＥＥＤのような反射空間光変調器（ＳＬＭ）ある
いは液晶光バルブ（ＬＣＬＶ）を持つアレイとは困難で
ある。この制約を克服するために、２つの付着した（マ
トリックスとレンズの）光学面を２つの分離した平面と
取替えるシステム改変が利用される。２つの中間球面レ
ンズ３０を利用して、マトリックスＡとＢが位置決めさ
れている２平面間において、視準ビームを集束ビームに
変換し、そしてその逆も同じである。従って、２つの中
間球面レンズと取替える簡単な方法は、図６（ｂ）に示
されるように、第１マトリックス面Ａの後方の１焦点距
離そして第２マトリックス面Ｂの前方の１焦点距離に、
１つの球面レンズ３６を配置することである。同じ構成
を利用して、多重外積の並列アナログ光学計算を実行す
ることができる。図６（ａ）で使用したシステムの大き
さ５ｆの代わりに、より長いシステムの大きさ６ｆを使
用すること以外は、修正システムは同一の計算を実行す
る。しかし、２つの乗算マトリックスを挿入する平面Ａ
とＢはレンズから離れて位置決めされているので、シス
テム内に反射光スイッチング素子を使用することができ
る。図７では、反射空間光変調器（ＳＬＭ）を利用する
システムの実施態様が示されている。レンズ３８，４
０，４２，４４および４６からＳＬＭ４８までの、およ
び入力レーザアレイ５０または出力検出器アレイ５２ま
での光学距離は、１焦点距離に保持される。偏光ビーム
スプリッタ５４と５４′を使って、それぞれ、電子アド
レスＳＬＭ４８と４８′の中へ、および外へ、ビームを
誘導する。第１の４分の１波長板４９は、偏光ビームス
プリッタ５４と空間光変調器４８間の光路に配置され、
そして第２の４分の１波長板５１は、第２偏光ビームス
プリッタ５４′と第２空間光変調器４８′間の光路に配
置されている。検出器および電子的後処理は、アレイ５
２および論理ボックス５３として、記号的に示されてい
る。使用される精密なゲートおよび回路はアプリケーシ
ョン次第であり、ここでは記号的に示されるのみであ
る。このＭＳＤ処理アプリケーションにおいて、ＣＡＭ
は簡単な読取り専用マスクに符号化されているが、第２
ＳＬＭを使用すると、ＣＡＭマトリックスを再構成する
ことによって、より柔軟な、かつより強力な動的共用Ｃ
ＡＭ（ＤＳ−ＣＡＭ）処理が可能になる。そのようなＯ
−ＥＤＳ−ＣＡＭはＳＩＭＤアレイ処理において重要
である。

【００６０】システムが単位時間あたり処理できるビッ
ト数で測定した処理能力は、システム漏話比（ＣＴＲ）
および電力効率によって限定されることがあり得る。３
つの論理レベルを利用するＭＳＤ計算は、２進入力エン
トリのみを伴うマトリックス乗算を利用して実行され
る。この計算は２変数の乗算操作、続いてＭ変数の加算
操作から成り、但し、一般化入力に対してはＭ＝１８、
そして連続する１および−１の無い入力に対してはＭ＝
１２であり、すなわち

【００６１】

【数６】

【００６２】本発明によれば、２変数の乗算は光ビーム
に２つの照度符号化マスクを通過させることによって実
行され、一方その和は、別々のマスクセルから出力面上
の特定点に光信号を重畳することによって得られる。電
子論理後処理もまた重要であるが、この発明は先ず第１
に、光学処理装置によって生じるノイズに関心があり、
そして電子成分は精度要件に合致しているものとする。

【００６３】以下の分析によって、低ならびに高の両論
理レベルは、その各自の平均値Ｉ₁とＩ_hの周囲に分散
された２つの確率変数である、と考える。平均値の比Ｒ
＝Ｉ_h／Ｉ₁およびそれらの標準偏差σ₁とσ_hは２つ
の確率変数を説明するのに利用されるパラメータであ
る。Ｒ値が大きく、かつσ値が小さくなれば、それだけ
処理精度が高くなる。一例として、共通偏差０．５およ
び１と１１の平均値を有する２つの論理値に関連する密
度関数は、それぞれ、図８のグラフで表される。

【００６４】ＬＤ（レーザダイオード）は非干渉性光源
であり、そして２つのマトリックススイッチアレイは独
立しているので、これらのアレイに割当てられた確率変
数は、相互に独立であると考えることができる。２つの
マトリックス素子の乗算は、２つの変数ＡとＢの積であ
り、そして積変数Ｃ＝ＡＢの確率密度関数は下記を使っ
て求めることができる。

【００６５】

【数７】

【００６６】但し、ｆ_A（ｘ）とｆ_B（ｙ）は２つの入
力変数ＡとＢの確率密度関数である。乗算によって３つ
の可能な結果を生じる、すなわち、２つの低レベルの積
と１つの高レベルと１つの低レベルの積、および２つの
高レベルの積である。最初の２つの積は「０」値結果を
生じるが、第３のそれは「１」になる。２つのオペラン
ドは独立であるので、積の平均値は２つの対応する平均
値の積である。図９は、図８に示された２変数の積の結
果として、新規確率変数の密度関数を示すグラフであ
る。低レベルおよび高レベルが、それぞれ、Ｉ₁からＩ
₂およびＩ₃からＩ₄にわたる場合、「０」積の範囲は
ほぼ、Ｉ₁ ²からＩ₂Ｉ₄まで分布されているが、
「１」レベルの範囲はほぼ、Ｉ₃ ²からＩ₄ ²まで分布
されている。

【００６７】２変数が共に乗算されてから、Ｍ独立積は
Ｓ−ＣＡＭ出力面で加算される。提案された８ビットＭ
ＳＤ加算の場合、Ｍは、６変数極小項あるいは４変数極
小項が使用されるかによって、１２あるいは１８であ
る。この加算によって新規確率変数を発生するが、その
確率密度関数はＭ入力密度関数のコンボリューション積
である、ｆ₀（０）＝ｆ_C1（Ｃ₁）＊ｆ_C2（Ｃ₂）＊ｆ_C3＊・・・＊ｆ_CM（Ｃ_M）（６）但し、Ｃ₁，Ｃ₂，・・・，Ｃ_Mは、前段で形成された
積変数であって、「０」または「１」のいずれかであ
る。加算の結果は、「０」と「１」が幾つ含まれるかに
依存する。ＺＥＲＯ照度結果は、加算される全素子が
「０」である場合に発生されるが、アナログＯＮＥ照度
は、１つの「１」が加算され他の全部が「０」である場
合に得られる。入力データのための３レール符号化規則
（図４（ｄ）参照）によれば、すべてのＭ／３の明るい
画素がマトリックスＢの明るい画素とオーバラップする
場合に、Ｍ画素のうちの３分の１のみが、所定時にオン
する、従ってＭ変数の合計の最大照度レベルはＭ／３で
ある。ＭＳＤ加算器実施例において、大きさＭ＝１２の
外積が利用され、従って、最終結果は照度ＺＥＲＯから
ＦＯＵＲまでの範囲である。例えば、図９に示される２
変数の合計の照度関数は図１０（ａ）に示されており、
一方、５つの出力レベルＺＥＲＯからＦＯＵＲになる１
２のそのような変数の合計のそれは、図１０（ｂ）に示
されている。

【００６８】符号化データとＣＡＭマトリックスは相互
に補数であるので、「整合」により全く暗い光信号を発
生することになるはずである。この負論理符号化規則
は、「整合」によって「最も明るい」出力になる正符号
化規則よりは都合がよいのであって、それは通常、「最
も暗い」画素の検出の方が「最も明るい」画素の検出よ
り容易だからである。しかし、当業者に明らかなよう
に、発明は正符号化規則を利用することにも有効であ
る。ＺＥＲＯ出力を検出するためには、最終ＺＥＲＯ照
度とその他の可能な照度レベルとを区別することのみが
必要である。最終ＺＥＲＯの分布が最終ＯＮＥのそれと
誤って認識される、あるいはその逆の場合にのみ、計算
誤りが生じる。最大計算精度を達成するために、出力検
出器の照度閾値レベルを、出力変数の密度関数が以下の
条件を満たす点に、設定すべきである、ｆ_ZERO（Ｉ_th）＝ｆ_ONE（Ｉ_th）（７）ＣＴＲ（漏話比）を利用して、ディジット計算精度を評
価することができて、この場合、それは下記で定義する
ことができる。

【００６９】

【数８】

【００７０】例えば、平均値比Ｒ＝１１，σ＝０．５、
およびＭ＝１２，を有するガウス分布ランダム信号を使
用すると、図１１に示されるような誤り分布曲線にな
る。ＣＴＲは、曲線ｆ_ZEROの下における、全領域に対す
る曲線ｆ_ZERO（Ｉ）とｆ_ONE（Ｉ）のオーバラップ領域
の比として計算される。

【００７１】入力変数に対する確率密度関数の選択後
は、ＣＴＲは、平均値比Ｒおよび入力変数の標準偏差σ
に、基本的に依存する。理想システムとしては、Ｒは
１：０＝∞であり、σ＝０になるであろう。しかし、実
用システムでは、提案されたＳ−ＣＡＭＭＳＤ加算器
のＲとσの値は、システム空間ノイズ特性、例えばレー
ザダイオード間の利得変動、検出器間の応答変動、シス
テムアラインメント誤り、セルコントラストの変動、お
よびセルによって生じる回折のようなもの、によって決
定される。

【００７２】システム回折効果に関してＲとσを推定
し、そしてそれらをＲ_dおよびσ_dと呼ぶ。低レベルお
よび高レベルのＲ_dまたはσ_dのいずれかがシステム回
折にリンクすることができる。マスク面において、光ビ
ームは集束されるか、あるいは２つの直交次元沿いに拡
散される。フラウンホーファーの近似法を利用するとし
て、入力データあるいはＣＡＭマトリックスを表す、長
方形セルアレイの回折パターンは、１組の変位したサイ
ン関数となっている。ｉ番目の回折順位の正規化最大照
度は、

【００７３】

【数９】

【００７４】但し、ｘ_i（ｉ＝１，２，・・・，Ｍ−
１）は、回折パターンの中心からｉ番目の最大照度場所
まで測定されている。ｘ_iおよび対応する正規化照度ｙ
_iのリストは、表Ｉにまとめられている。

【００７５】

【表５】

【００７６】ゼロ順位回折の主ローブの幅はそのサイド
ローブの２倍の広さであるので、隣接するセルの主ロー
ブが他のセルまであふれないようにするために、連続す
るセル間の空間は、少なくとも主ローブのサイズだけな
ければならない、すなわち、ｓ≧２ｗ（１０）但し、ｓは２つの隣接セル間の間隔であり、そしてｗは
回折パターンの主ローブの半値幅である。特定セルにと
ってｓ＝２ｗである場合、その高順位のサイドローブは
すべてその隣りのセル内にあり、そしてそのｉ番目の隣
りの照度は、約（ｙ_2i＋ｙ_2i-1）の値によって影響を受
ける。低レベル信号の実照度はその近隣のすべてによっ
て影響された回折の合計である。個々のＬＤは非干渉性
光源であるので、その隣りのセルの高順位回折によって
生じる主ローブ照度からの照度偏差は、ｙ_iｓを累積す
ることによって計算することができる。多くの回折ノイ
ズは、暗いセルの最も近い２セルが両方とも明るい場合
に、発生する。この場合、２つの隣接するセル回折の第
１と第２のサイドローブは、暗いセル内にある。暗いセ
ルの累積された正規化照度Δ₁は、下記になる。

【００７７】 Δ₁＝２（ｙ₁＋ｙ₂）＝０．１２８（11ａ）３レール符号化規則を利用すると、２つの明るいセル間
に挟まれた４つの暗いセルがある場合に、最小回折ノイ
ズが発生する。この場合、中心の暗いセルの正規化照度
Δ₄は、下記のように、大体、計算することができる。

【００７８】

【数１０】

【００７９】２つの明るいセル間に２または３の暗いセ
ルがある場合、挟まれた暗いセルの正規化照度Δ₂およ
びΔ₃は、Δ₁とΔ₄の間にある、

【００８０】

【数１１】

【００８１】これらの４つの場合の各々は、

【００８２】

【外８】

【００８３】の同一確率を有するものと考える。する
と、結果の確率変数

【００８４】

【外９】

【００８５】の平均値は、

【００８６】

【数１２】

【００８７】式１２は近似概算を生じるのみだが、それ
は遠くの隣りの高順位回折もまた、暗いセルの照度に幾
らかの小さい寄与をするからである。このように、平均
値μは、μ＝０．０８に向かって僅かに増加するであろ
う。主ローブは高順位サイドローブの２倍の広さである
ことを考慮すると、その正規化照度は２でなければなら
ない。明るいセルもまた、隣接するセルの回折によって
影響されるので、高レベルの平均値を２＋μ、そして比
Ｒ_dを（２＋μ）：μ＝２６とする。

【００８８】他方の重要なパラメータ、標準偏差σ_dも
また、特定セルの２組の近隣の回折によって影響され
る。基本的には、低レベルと高レベルの両方の分布特性
は、同じ回折によって生じ、そしてそれらのσ_dは同一
であると考えることができる。式１２に示された低レベ
ルＩ₁に対して、偏差は以下のように求めることができ
る。

【００８９】

【数１３】

【００９０】一層近隣の回折を考慮すると、偏差はσ_d
＝０．０８として選択することができて、それはほぼ、
低レベルの平均値のそれの２倍となっている。

【００９１】マスクセルアパーチャがより低い順位の回
折サイドローブを含むよう増加する場合、隣接のセルの
回折によって生じるノイズは、急速に減少する。例え
ば、ｓ＝４ｗの場合、アパーチャセルは、回折パターン
の主ローブと２つの最も近いサイドローブの両方をカバ
ーする。マスクセルアパーチャの増加の関数としての比
Ｒ_dに対する対応値は表IIの第２欄に示される。

【００９２】

【表６】

【００９３】回折によって生じる誤りに加えて、他の素
子関連ノイズもまた、考慮に入れるべきである。システ
ム全体に対するＲとσは、乗算パラメータを使って、回
折によって生じたＲ_dとσ_dを修正することによって、
求めることができる。コンピュータシミュレーションモ
デルでは、比ＲはＲ_dの７５％であると考えられ、一
方、システム全体に対するσは、σ_dの１．５倍として
選択されている。Ｍ＝１２の表IIにおいて、異なるマス
クサイズに対するＲとＲ_d間、σとσ_d間の関係が記さ
れている。

【００９４】アレイ計算精度の基準としてのＣＴＲは、
ここでは、Ｏ−ＥＳ−ＣＡＭ加算器アプリケーション
における照度レベルＺＥＲＯとＯＮＥの結果間の正規化
漏話として定義されている。平均値比Ｒが増加する、あ
るいは偏差σが減少する、あるいはその両方の場合に、
ＣＴＲは急速に減少する。マスクセルアパーチャが、回
折主ローブの半値幅のそれの２倍から６倍に拡張される
場合、対応するＣＴＲは、図１２のグラフに示されるよ
うに、０．１から１０^-22に減少することができる。高
速計算システムに対しては、ＣＴＲはビット誤り率全体
に影響を及ぼすこともあり得るので、通信システムで見
られるそれよりも著しく低くなければならない。例え
ば、光ファイバ伝送システムは通常、ギガヘルツ伝送速
度で１０^-9のＢＥＲであるが、ディジタルシステムに対
しては、これらの周波数でのＢＥＲは、１０^-15〜１０
^-17に制約されている。一定の計算精度を達成するため
には、マスクセルアパーチャを十分大きくして、回折に
よって生じる誤りを最小にしなければならない。

【００９５】許容できるＣＴＲとパワー効率による処理
能力の制約は、光学式並列処理システム設計にとって、
基本的なものと考えられなければならない。回折パター
ンの主ローブの半値幅は、

【００９６】

【数１４】

【００９７】但し、λはＬＤ波長、ａはセルアパーチ
ャ、そしてｆはレンズの焦点距離である。回折によって
生じるノイズを制限するために、スペースｓは主ローブ
幅より広くすべきである。セルアパーチャが回折主ロー
ブに対応するだけ、すなわちｓ＝２ｗである場合、そし
てマスクに最も近いセル間隔ｓがセルアパーチャａより
１．１倍大きいと仮定すると、マスクアパーチャサイズ
は、λとｆの関数として表すことができる。

【００９８】

【数１５】

【００９９】しかし、ＣＴＲが１０^-15より小さく、そ
して上記のアパーチャサイズが利用される場合、マトリ
ックス大きさＭは２に限定される（図１２参照）。適当
に大きいＭとＣＴＲの両方を考慮する条件を満たすため
に、マスクセルアパーチャ、ＬＤ波長およびレンズ焦点
距離のような幾つかの光学処理パラメータは、ある関係
を満足させなければならない。ＣＴＲ＝１０^-15および
Ｍ＝１２という、図１２のデータに基づいて、Ｒは５０
より大きくすべきであり、その結果、ｓはｗより４倍大
きくなるよう設定すべきであり、従ってアパーチャは、

【０１００】

【数１６】

【０１０１】でなければならない。

【０１０２】この場合、マスクセルサイズは、図１３に
示されるように、約５０ｍｍから２５０ｍｍまでの範囲
のレンズ焦点距離に対して、および別々のＬＤ波長に対
して、０．４ｍｍから１．１ｍｍの範囲でなければなら
ない。

【０１０３】提案されたＳ−ＣＡＭＭＳＤ加算器の処
理能力はまた、システムのパワー利用効率によって制限
される。エレメントビット伝送速度（ＥＢＲ）として周
知のシステムパラメータは、素子あたり、秒あたり処理
することができるビット数を測定するのに利用される。
ＥＢＲは、入力源パワーレベル、システムパワー効率、
検出器感度および、処理装置が扱うことができるビット
数によって決定される。

【０１０４】出力信号が正しく検出されることを保証す
るために、検出器によって受信されたビットパワーは、
ビットあたり１０，０００光子の検出器の感度より大き
くなければならない。この要件を満たすために、λ＝
０．９μｍに対する単一受信器に与えられるパワーは最
低、下記でなければならない。

【０１０５】

【数１７】

【０１０６】前述のように、光源アレイは、各々が発散
角ｗを有する１組のＬＤから成っている。対角ＬＤアレ
イの２つの連続するＬＤ間の間隔は、

【０１０７】

【外１０】

【０１０８】となるべきであり、但し、ｓは各マトリッ
クスの２つの連続画素のスペースである。付加された球
面レベルと円柱レベルの組合せを通過した後、ＬＤ照明
の各々は、平面Ａにおける２ｆｔａｎｗ／２の長さ
の垂直線に集束され、但し、ｆはレンズの焦点距離であ
る。ＬＤはマトリックスの対角線方向に向けられている
ので、これらの線の場所は、相互からｓの間隔で垂直に
移動し、そしてＭラインの垂直変位全体は（Ｍ−１）で
ある。第２マトリックス面Ｂでも、同じ現象が現れる
が、水平線で変位を生じる。垂直線と水平線間の射影オ
ーバラップ領域のみがデータとＣＡＭの両マトリックス
を照明するのに利用できる。ＡとＢの平面における線の
長さは、その大きさがそれぞれ、（Ｎ＋１）×Ｍおよび
Ｍ×Ｍである、符号化データとＣＡＭマトリックスの最
大長の他に、（Ｍ−１）の変位の長さ、をカバーするに
足りるほど長くなければならない。Ｎ＜Ｍの場合には、
ＣＡＭマトリックスの方が大きく、そして２マトリック
スの最大の大きさはＭである。従って、線の長さは少な
くとも（２Ｍ−１）でなければならない。一方、Ｎ＞Ｍ
では、最大の大きさは（Ｎ＋１）であり、そして線は少
なくとも（Ｎ＋Ｍ）でなければならない。

【０１０９】Ｎ＜Ｍの場合、各セルは、照明されたライ
ンの長さの１／（２Ｍ−１）となっている区画を占有す
る。利用された光学成分の反射ならびに吸収パワー損失
を無視すれば、平面Ａの各セルによって受容される光パ
ワーは、個々のＬＤによって放出されるパワーの１／
（２Ｍ−１）である。式７によって定められた閾値レベ
ルを利用して、検出器はＺＥＲＯとＯＮＥの照度レベル
を区別するように設定される。照度レベルＯＮＥに対す
る受容光パワーは、１つの「１」がＭ−１の「０」とオ
ーバラップすることから起こり、それは単一ＬＤから生
じる。従って、レベルＯＮＥのセルあたりの受容パワー
は、

【０１１０】

【数１８】

【０１１１】但し、ηはシステムパワー利用効率であ
り、そしてＰ_sourは単一ＬＤによって放出されるパワー
である。パワー効率ηは、光学成分の表面におけるパワ
ー反射損ならびにこれらの光学成分におけるパワー吸収
損によって決定される。代表的に、そのようなシステム
におけるパワー損はほぼ、２０％から３０％の範囲であ
る。

【０１１２】ＥＢＲは、ビットあたりに必要なパワー
（Ｐ_bit）に対する検出器によって受容されたパワー
（Ｐ_rec）の比として定義され、そして次のように表さ
れる、

【０１１３】

【数１９】

【０１１４】Ｎ＞Ｍに対して、平面Ａの各セルに分配さ
れたパワーはＰ_sour／（Ｎ＋Ｍ）であるので、対応する
ＥＢＲは次のように求めることができる。

【０１１５】

【数２０】

【０１１６】約１０μＷから１ｍＷの範囲のＬＤパワー
を有するシステムのＥＢＲが、図１４に示される。

【０１１７】パワー利用効率をさらに改善するために、
各垂直ラインを水平方向に１画素シフトさせ、従って平
行四辺形を形成して、ＬＤアレイによる照明区域と整合
させるように、ＳＬＭをフォーマットすることができ
る。

【０１１８】上述のＭＳＤ加算は常に、電子回路を利用
して実行することができる。ＭＳＤ加算を実行しようと
する場合、良好な電子回路は、最小の処理遅延およびパ
ワーのある、注文設計ＭＳＤ３段階論理回路の使用を含
んでいる。

【０１１９】２つの任意ＭＳＤ数から、１または−１に
対する１ビットＭＳＤ加算結果を発生するために、１８
の２進ＡＮＤ演算、続いて２８の２進ＯＲ演算を利用し
なければならない。標準ＴＴＬＰＬＡ（プログラムで
きる論理アレイ）は通常、最大２０の論理ＡＮＤ入力に
対して設計され、そして最大１６の内部変数の論理ＯＲ
を実行する。代表的実施例として、ナショナル半導体Ｐ
ＬＡ２０Ｃ１は、２０ＡＮＤと１６ＯＲ組合せを利用
して、２０ＴＴＬ演算入力から、２レベル（ＡＮＤ−Ｏ
Ｒ）論理出力を発生することができる。本発明において
必要な２８入力論理ＯＲを組入れるために、２つのその
ような装置が並列で使用されなければならない。ＰＬＡ
２０Ｃ１は、４０ｎｓで特定論理演算を処理すること
ができて、０．５Ｗパワーを消費するのみである。各Ｍ
ＳＤ加算ビットを発生するために、４つのそのようなＰ
ＬＡ（出力１または−１に対して２つづつ）が利用さ
れ、それは処理時間に、ほぼ２Ｗパワーと４０ｎｓより
少し多くを消費する。ＥＣＬ技術が利用される場合、こ
れらの数字を改善することができる。４０ｎｓの遅延が
ＡＮＤとＯＲの論理段の間で２等分され得るとすれば、
標準ＴＴＬ技術、６可変論理簡約ＭＤＳ加算入力積項あ
るいは同等の１８符号化２進入力から成る論理ＡＮＤを
利用することによって、約２０ｎｓが必要とされる。

【０１２０】本発明のＯ−ＥＣＡＭ方法を利用する
と、等価１８変数ＡＮＤ演算は、２変数乗算で開始し
（２つの連続面を通って光信号を伝播する）、次いで１
８変数の合計演算（レンズ組合せを利用する加算）を介
するシーケンスで、光学的に実行され、そして能動低光
学閾値検出で終了する。現在、上述の３段階を２０ｎｓ
以内に圧縮することは困難であり、それは、２ＤＳＬ
Ｍ自体のスイッチ可能光画素のサイクル時間は、恐らく
妥当なパワーの消費によっても２０ｎｓより多くかかる
からである。マスクがセットアップされた後、２変数光
乗算と１８変数光加算を実行するための実遅延時間は、
１ｎｓの伝播遅延より少なくなる。能動低閾値検出によ
ってまた、検出器応答時間に依存して、数ナノ秒の遅延
を生じる。１８変数Ｏ−ＥＡＮＤ演算が完了した後、
発生出力は電子的に論理ＯＲされるであろう。同じ比較
はまた、エレクトロニクスを使用し、そして連続する１
および−１を含まない記録入力を利用するＭＳＤのため
のＯＥ方法で実行され得る。その場合、１６変数ＡＮＤ
演算、続いて１６変数ＯＲ演算を発生することができる
ＴＴＬシリーズＰＬＡ１６Ｃ１を利用して、必要とされ
る１２変数ＡＮＤおよび６変数ＯＲ演算を処理すること
ができる。ＰＬＡ１６Ｃ１に対する感度およびパワー消
費は、それぞれ、３５ｎｓおよび０．４５Ｗである。

【０１２１】入力、スイッチング、および検出時間の光
自由空間伝播を伴うＯ−ＥＣＡＭ方法によって空間多
重化を可能にする。すなわち、同じ光スイッチングセル
から情報を搬送する光ビームは、異なる出力チャネルへ
の異なるルートを進むことができる。これは、Ｎ＋１
ＣＡＭアクセス動作が単一ＣＡＭ記憶マスクを物理的に
共用する場合に生じる。この共用によって、多量の論理
ゲートの反復使用を低減することができる。Ｎの値が大
きければ、それだけ共用ＣＡＭはより有効になる。しか
し、Ｎは、システムが、許容ＢＥＲで特定ＥＢＲを支持
するために、与えることができる光学パワーによって、
限定される。

【０１２２】Ｏ−ＥＳ−ＣＡＭＭＳＤ加算器が設計
され、そしてテストされた。入力光源マトリックス成分
として、各々が中心波長５９０ｎｍで、３０の発光を与
えている、１２の発光ダイオード（ＬＥＤ）（パナソニ
ックＰ３７１−ＮＤ）が、１２のプラスチックファイバ
を含むファイバ画面に取付られている。０．８ｍｍ直径
の各ファイバは、ＬＥＤからの発光を案内するのに利用
される。１２ファイバは長さ１９ｍｍの線形アレイを形
成する。この線形ファイバアレイはｘ−ｙ面で４５°の
方向にあって、入力マトリックスとして役立っている。
２インチ（１インチは２．５４ｃｍ）の直径と１５０ｍ
ｍの焦点距離を持つ球形レンズと円柱レンズが使用され
て、マトリックス・マトリックス乗算器を構成してい
る。符号化入力およびＣＡＭＭＳＤ加算器の両マトリ
ックスは、そのセルサイズおよび間隔がそれぞれ、１．
１×１．１ｍｍ²および１．６ｍｍになるように設定さ
れている２進マスクによって表されている。出力信号は
標準ｆ＝５０ｍｍカメラレンズによって、ＣＣＤカメラ
に変形されるが、それはＩＢＭＰＣ−ＡＴコンピュー
タにリンクされて、後処理され、表示される。

【０１２３】マトリックス面Ｂに対して同じＣＡＭＭ
ＳＤ加算器マスクを利用して、ＭＳＤ加算と減算の両演
算を実験的にテストした。ＣＡＭＭＳＤ加算器マスク
は、各自が１２×６の大きさの、２つの並んだマトリッ
クスを含んでいる。ＭＳＤ加算の実施例として、加算し
ようとする２つの入力数は、１６６および１４２と選択
された。この２数は、そのＭＳＤ形、すなわち

【０１２４】

【外１１】

【０１２５】に符号化された。２つのＭＳＤ数はなお、
上述の規則に従って、３レール符号化され、入力マトリ
ックスＡを形成する。各々のサイズが、９×６セルの２
つのマトリックスにさらに分割された出力マトリックス
は、ＣＣＤカメラによって獲得され、そしてコンピュー
タに格納される。図１５（ａ）および（ｂ）には、閾値
処理前の出力マトリックスにおける生データおよび、閾
値処理後のデータが、それぞれ、示されている。照度Ｚ
ＥＲＯは、出力「１」にはマトリックスのライン４，
５，６および９で、そして出力「−１」にはマトリック
スのライン３で検出されている。２つのマトリックスの
結果の組合せは、最終ＭＳＤ加算により出力

【０１２６】

【外１２】

【０１２７】すなわち３０８を生じることを示す。減算
実験は、１６６＋（−１１４）としてあるいは、そのＭ
ＳＤ形式

【０１２８】

【数２１】

【０１２９】として処理された。平面Ａにおけるこの入
力組合せの３レール符号化情報を含むマスクは、図１６
（ａ）に示されるような、閾値処理前の光学マトリック
ス積を生じ、そして閾値処理後の結果は図１６（ｂ）に
示されている。ここでもまた、ＺＥＲＯでカウントする
ことによって、その場所「１」にはマトリックスのライ
ンの４，５および６で、そして「−１」にはマトリック
スのライン３で見つけることができる。２つの結果の組
合せによって、最終減算結果

【０１３０】

【外１３】

【０１３１】すなわち５２を生じる。

【０１３２】本発明は、並列ＭＳＤ加算および減算を実
行するための新規Ｏ−Ｅ方式に関する。通常の３段ＭＳ
Ｄ論理回路を利用する代わりに、ＣＡＭルックアップ操
作に基づいた１段ＭＳＤ加算／減算が利用されている。
多重の並列パターン整合サブ操作を行うために、自由空
間光学式ＣＡＭ空間分割幾何学が利用され、その結果、
ＣＡＭ素子アレイの使用によって、単一Ｓ−ＣＡＭの使
用に比較して、ハードウェアを簡約している。Ｓ−ＣＡ
Ｍは数学的には、マトリックス・マトリックス乗算、続
いて閾値処理および他の単純な論理演算を行うこととし
て説明することができる。Ｏ−ＥＳ−ＣＡＭを物理的
に構成するために、良好な実施態様では、光学系および
エレクトロニクスが、各々の最も適したオペレーション
を取扱うのに利用されている。例えば、マトリックス・
マトリックス積をアナログフォーマットに形成するのに
光学系を利用し、そしてその得た結果に閾値処理および
論理演算を実行するのにエレクトロニクスを利用する。
光学マトリックス・マトリックス乗算器としては、３重
マトリックス乗算を実行する２つの簡単な光学装置を説
明した。この３重マトリックス乗算器を基礎とする、Ｏ
−ＥＳ−ＣＡＭ加算器アーキテクチャを説明した。非
常に低いＣＴＲでＳ−ＣＡＭを実行する設計戦略も説明
した。さらに、提案された光学サブシステムのパワー効
率もまた説明し、そして最大許容パワー限定Ｓ−ＣＡＭ
繰返し率も推定された。８ビットＭＳＤ加算および減算
を実行する実験装置が設計され、テストされて、ＳＩＭ
Ｄ環境における同期並列算術および論理演算の実行可能
性を立証した。

【０１３３】本発明の広い原理および精神から逸脱する
ことなく、一層の変更および修正が可能であり、そして
特許請求の範囲によってのみ限定されるべきことは、当
業者には明らかであろう。

【０１３４】

【発明の効果】本発明は、ＭＳＤ加算および減算の実行
において、通常の３段ＭＳＤ論理回路を利用する代わり
に、ＣＡＭルックアップ操作に基づいた１段ＭＳＤ加算
／減算が利用されており、多重の並列パターン整合サブ
操作を行うために、自由空間光学式ＣＡＭ空間分割幾何
学が利用され、その結果、ＣＡＭ素子アレイの使用によ
って、単一Ｓ−ＣＡＭの使用に比較して、ハードウェア
を簡約している。

【図面の簡単な説明】

【図１】出力ｚ_iが６つの入力変数：ｘ_i，ｙ_i，ｘ
_i-1，ｙ_i-1，ｘ_i-2，ｙ_i-2によって影響を受ける３
段階５ビットＭＳＤ加算器の略図である。

【図２】単一６変数ゲートが図１に示された実施態様に
おける１１ゲートの代わりとなっている１段階ｎビット
ＭＳＤ加算器の略図である。

【図３】単一４変数ＣＡＭ加算器が、空間多重化装置お
よび空間多重分離装置を含むｎ＋１組の４変数入力加数
によって共用されるＳ−ＣＡＭｎビットＭＳＤ加算器の
略図である。

【図４】（ａ）は入力データ用符号化規則、（ｂ）はＭ
ＳＤＣＡＭ演算用符号化規則、（ｃ）は符号化極小項

【外１４】の実施例、（ｄ）は２つの入力加数

【外１５】を表す符号化入力データマトリックス、（ｅ）は１およ
び−１を発生するための符号化ＣＡＭＭＳＤ加算マス
クを示す図である。

【図５】光電子Ｓ−ＣＡＭＭＳＤ加算器の略図であ
る。

【図６】（ａ）は５−ｆ３重マトリックス乗算器、
（ｂ）は６−ｆ３重マトリックス乗算器の略図である。

【図７】電気的にアドレスされた反射ＳＬＭを基礎とす
るＣＡＭＭＳＤ加算器アーキテクチャの略図である。

【図８】低レベルおよび高レベルの入力信号の代表的ガ
ウス確率密度関数を示す図である。

【図９】図８で示された２入力の乗算結果の確率密度関
数を示す図である。

【図１０】図９で定義された２変数の合計変数の確率密
度関数を示す図である。

【図１１】図９で定義された４変数の合計変数の確率密
度関数を示す図である。

【図１２】図９で定義された１２変数の合計変数の確率
密度関数を示す図である。

【図１３】ａをマスクセルアパーチャ、ｗを回折主ロー
ブの半値幅とし、そしてＲを低レベルと高レベルの関連
照度の比率としてマトリックスの大きさＭを使用するこ
とから生じる漏話比（ＣＴＲ）を示す図である。

【図１４】基準波長としてλを持つ回折限定マスクセル
アパーチャの選択を示す図である。

【図１５】Ｎを処理されたビット数としてＭＳＤ加算器
のエレメントビット伝送速度（ＥＢＲ）を示す図であ
る。

【図１６】（ａ）は閾値処理前のＭＳＤ加算の実験的結
果

【数２２】の出力マトリックス、（ｂ）は閾値処理後の（ａ）にお
ける出力マトリックスを示す図である。

【図１７】（ａ）は閾値処理前のＭＳＤ減算の実験的結
果

【数２３】の出力マトリックス、（ｂ）は閾値処理後の（ａ）にお
ける出力マトリックスを示す図である。

【符号の説明】

１０光電子Ｓ−ＣＡＭ処理装置１２，１４並列レジスタ１６（Ｎ＋１）×１２入力マトリックスＡ１８１２×１２マトリックスＢ２０（Ｎ＋１）×１２出力マトリックスＣ２２（Ｎ＋１）×１２論理インバータアレイ２４，２６（Ｎ＋１）×２論理ＯＲゲートアレイおよ
び比較器３０，３６球面レンズ３２円柱レンズ３４点光源４８，４８′ 反射空間光変調器（ＳＬＭ）４９，５１４分の１波長板５０ μレーザアレイ（対角）５２出力検出器アレイ５３論理ボックス５４，５４′ 偏光ビームスプリッタ

Claims

【特許請求の範囲】

【請求項１】光電子共用連想記憶処理装置であって、算術的に結合しようとするＭＳＤ数に関連するデータを
含む入力マトリックスと、ＭＳＤＳ−ＣＡＭマトリックスと、前記入力マトリックスデータと前記Ｓ−ＣＡＭＭＳＤ
マトリックスのマトリックス乗算に対応するデータを含
む出力マトリックスと、前記出力マトリックスに結合されて、前記出力マトリッ
クスにおけるデータを変換して算術的に組合された数の
ＭＳＤ結果を得る手段と、を備えていることを特徴とす
る光電子記憶処理装置。
【請求項２】光を前記入力マトリックスと前記ＭＳＤ
Ｓ−ＣＡＭマトリックスを通って前記出力マトリックス
に伝える照明手段を備えていることを特徴とする請求項
１記載の光電子記憶処理装置。
【請求項３】前記照明手段はレーザダイオードを備えて
いることを特徴とする請求項２記載の光電子記憶処理装
置。
【請求項４】主対角エントリに沿って単位値データのみ
を含む単位マトリックスを備えることを特徴とする請求
項１記載の光電子記憶処理装置。
【請求項５】光を前記単位マトリックス、前記入力マト
リックスおよび前記ＭＳＤＳ−ＣＡＭマトリックスを
通って前記出力マトリックスに伝える照明手段を備えて
いることを特徴とする請求項４記載の光電子記憶処理装
置。
【請求項６】前記単位マトリックスから前記出力マトリ
ックスへの光路沿いに、前記単位マトリックスから１焦
点距離、前記入力マトリックスから１焦点距離だけ離れ
て配置された第１球面レンズに並置された第１円柱レン
ズと、前記入力マトリックスに並置された第２球面レン
ズと、前記光路沿いに前記入力マトリックスから１焦点
距離だけ離れて配置された第３球面レンズと、前記ＭＳ
ＤＳ−ＣＡＭマトリックスは前記第３球面レンズに並
置されており、前記光路に沿って前記ＭＳＤＳ−ＣＡＭ
マトリックスから１焦点距離だけ離れ、そして前記出力
マトリックスから１焦点距離だけ離れて、並んで配置さ
れた第２円柱レンズおよび第４球面レンズとを備えてい
ることを特徴とする請求項５記載の光電子記憶処理装
置。
【請求項７】前記単位マトリックスから前記出力マトリ
ックスへの光路沿いに前記単位マトリックスから１焦点
距離および前記入力マトリックスから１焦点距離だけ離
れて並んで配置された第１球面レンズおよび第１円柱レ
ンズと、前記光路沿いに前記入力マトリックスから１焦
点距離そして前記ＭＳＤＳ−ＣＡＭマトリックスから
１焦点距離だけ離れて配置された第２球面レンズと、前
記光路沿いに前記ＭＳＤＳ−ＣＡＭマトリックスから
１焦点距離そして前記出力マトリックスから１焦点距離
だけ離れて並んで配置された第２円柱レンズおよび第３
球面レンズとを備えていることを特徴とする請求項５記
載の光電子記憶処理装置。
【請求項８】前記入力マトリックスは第１空間光変調器
を備え、前記ＭＳＤＳ−ＣＡＭマトリックスは第２空
間光変調器を備えていることを特徴とする請求項１記載
の光電子記憶処理装置。
【請求項９】入力レーザアレイと、前記入力レーザアレ
イから１焦点距離だけ離れて並んで配置された第１円柱
レンズおよび第１球面レンズと、前記第１球面レンズと
第１円柱レンズからの光路に配置された第１偏光ビーム
スプリッタおよび前記第１レンズ組から１焦点距離にあ
る第１空間光変調器と、前記第１偏光ビームスプリッタ
と前記第１空間光変調器間の光路に配置された第１の４
分の１波長板と、前記第１空間光変調器から１焦点距離
の所に配置された第２球面レンズと、前記第２球面レン
ズと前記第２球面レンズから１焦点距離の所に配置され
た第２空間光変調器との間の光路に配置された第２偏光
ビームスプリッタと、前記第２偏光ビームスプリッタと
前記第２空間光変調器間の光路に配置された第２の４分
の１波長板、そして前記空間光変調器から１焦点距離お
よび前記出力マトリックスから１焦点距離だけ離れて並
んで配置された第３球面レンズおよび第２円柱レンズと
を備えていることを特徴とする請求項１記載の光電子記
憶処理装置。
【請求項１０】入力レーザアレイと、前記入力レーザア
レイから１焦点距離だけ離れて並んで配置された第１円
柱レンズおよび第１球面レンズと、前記第１球面レンズ
および前記第１円柱レンズから、前記第１レンズ組から
１焦点距離の所に配置された空間光変調器を備える前記
入力マトリックスまでの光路に配置された第１偏光ビー
ムスプリッタと、前記第１偏光ビームスプリッタと前記
入力マトリックス間の光路に配置された第１の４分の１
波長板と、前記入力マトリックスから１焦点距離の所に
配置された第２球面レンズと、前記第２球面レンズと前
記第２球面レンズから１焦点距離の所に配置された前記
Ｓ−ＣＡＭマトリックス間の光路に配置された第２偏光
ビームスプリッタと、前記第２偏光ビームスプリッタと
前記Ｓ−ＣＡＭマトリックス間の光路に配置された第２
の４分の１波長板、そして前記Ｓ−ＣＡＭマトリックス
から、前記Ｓ−ＣＡＭマトリックスから１焦点距離にあ
る前記出力マトリックスまでの光路沿いに並んで配置さ
れた第３球面レンズおよび第２円柱レンズとを備えてお
り、そして前記出力マトリックスは前記第２円柱レンズ
および前記第３球面レンズから１焦点距離の所に配置さ
れていることを特徴とする請求項１記載の光電子記憶処
理装置。
【請求項１１】前記出力マトリックスに結合した前記手
段は、前記出力マトリックスにおける前記データのレベ
ルを決定する閾値手段と、前記出力マトリックスにおけ
る前記データの前記レベルから前記結果を得る論理手段
とを備えていることを特徴とする請求項１記載の光電子
記憶処理装置。
【請求項１２】２つの数の光学式修正符号つきディジッ
ト算術演算を実行する方法であって、第１の数を変換し
て第１レジスタのデータにするステップと、第２の数を変換して第２レジスタのデータにするステッ
プと、前記第１レジスタおよび第２レジスタの前記データに対
応するデータを含む入力マトリックスを形成するステッ
プと、発生する論理値１，０，および−１に対応するデータを
含むＳ−ＣＡＭマトリックスを発生するステップと、前記入力マトリックスと前記Ｓ−ＣＡＭマトリックスの
乗算に対応するデータを含む出力マトリックスを発生す
るステップと、前記出力マトリックスにおける前記データを処理して、
前記第１の数と前記第２の数の算術演算の結果を得るス
テップと、から成ることを特徴とする光学式修正符号付
きディジット算術演算実行方法。
【請求項１３】主対角エントリ沿いに単位値データのみ
を含む単位マトリックスを発生するステップから成るこ
とを特徴とする請求項１２記載の光学式修正符号付きデ
ィジット算術演算実行方法。
【請求項１４】前記単位マトリックス、前記入力マトリ
ックスおよび前記Ｓ−ＣＡＭマトリックスを通って前記
出力マトリックスへの光路を照明するステップから成る
ことを特徴とする請求項１３記載の光学式修正符号付き
ディジット算術演算実行方法。
【請求項１５】前記データの前記処理段階は、前記デー
タの各ビットに閾値を適用して前記データのレベルを決
定するステップと、閾値データに論理演算を実行して前
記結果を得るステップとから成ることを特徴とする請求
項１４記載の光学式修正符号付きディジット算術演算実
行方法。