JPH07105101A - メモリモジュールまたはメモリカード - Google Patents
メモリモジュールまたはメモリカードInfo
- Publication number
- JPH07105101A JPH07105101A JP5244341A JP24434193A JPH07105101A JP H07105101 A JPH07105101 A JP H07105101A JP 5244341 A JP5244341 A JP 5244341A JP 24434193 A JP24434193 A JP 24434193A JP H07105101 A JPH07105101 A JP H07105101A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- identification
- memory module
- memory card
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量、アクセスタイム、ビット構成、
システム用途等の仕様情報を電気的に識別する識別端子
を備えてシステムへの誤搭載を防止したメモリモジュー
ルまたはメモリカードにおいて、より少ない識別端子で
より多い仕様情報量の識別を可能とし、高集積化を図っ
たメモリモジュールまたはメモリカードを提供すること
を目的とする。 【構成】 当該メモリモジュールまたはメモリカードの
仕様情報を電気的に識別する識別端子ＴR と、第１の電
源Ｖssに接続される第１の端子ＴB と、識別端子ＴR に
接続される第２の端子ＴA と、第２の電源Ｖccに接続さ
れる第３の端子ＴC とを有して構成し、第１、第２の端
子ＴB ，ＴA 間、及びまたは第２、第３の端子ＴA ，Ｔ
C 間に、接続手段ＲＰ1 を挿入するか否かにより、識別
端子ＴR における電気的特性に基づいて少なくとも３通
りの状態を表現することである。
システム用途等の仕様情報を電気的に識別する識別端子
を備えてシステムへの誤搭載を防止したメモリモジュー
ルまたはメモリカードにおいて、より少ない識別端子で
より多い仕様情報量の識別を可能とし、高集積化を図っ
たメモリモジュールまたはメモリカードを提供すること
を目的とする。 【構成】 当該メモリモジュールまたはメモリカードの
仕様情報を電気的に識別する識別端子ＴR と、第１の電
源Ｖssに接続される第１の端子ＴB と、識別端子ＴR に
接続される第２の端子ＴA と、第２の電源Ｖccに接続さ
れる第３の端子ＴC とを有して構成し、第１、第２の端
子ＴB ，ＴA 間、及びまたは第２、第３の端子ＴA ，Ｔ
C 間に、接続手段ＲＰ1 を挿入するか否かにより、識別
端子ＴR における電気的特性に基づいて少なくとも３通
りの状態を表現することである。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ容量、アクセス
タイム、ビット構成、システム用途等を電気的に識別す
る識別端子を備え、当該メモリモジュールまたはメモリ
カードのシステムへの誤搭載を防止したメモリモジュー
ルまたはメモリカードに係り、特に、より少ない識別端
子でより多い情報の識別を可能とし、高集積化を図った
メモリモジュールまたはメモリカードに関する。
タイム、ビット構成、システム用途等を電気的に識別す
る識別端子を備え、当該メモリモジュールまたはメモリ
カードのシステムへの誤搭載を防止したメモリモジュー
ルまたはメモリカードに係り、特に、より少ない識別端
子でより多い情報の識別を可能とし、高集積化を図った
メモリモジュールまたはメモリカードに関する。
【０００２】
【従来の技術】従来より、メモリモジュールまたはメモ
リカードにおいては、該メモリモジュールまたはメモリ
カードの仕様情報、例えばメモリ容量、アクセスタイ
ム、ビット構成、システム用途等を電気的に識別する識
別端子を備えて、当該メモリモジュールまたはメモリカ
ードのシステムへの誤搭載を防止している。
リカードにおいては、該メモリモジュールまたはメモリ
カードの仕様情報、例えばメモリ容量、アクセスタイ
ム、ビット構成、システム用途等を電気的に識別する識
別端子を備えて、当該メモリモジュールまたはメモリカ
ードのシステムへの誤搭載を防止している。
【０００３】図８に従来のメモリモジュールまたはメモ
リカードにおける識別端子周辺の平面図を示す。
リカードにおける識別端子周辺の平面図を示す。
【０００４】同図に示すように、従来のメモリモジュー
ルまたはメモリカードの仕様情報の識別方法としては、
識別端子ＴR から延びる内部端子ＴA とＧＮＤ（接地電
位）から延びる内部端子ＴB の間を、０［Ω］以上の抵
抗部品ＲＰ1 を介して接続するか否かで、識別端子ＴR
の状態として、ＧＮＤ（GrouND）かＮＣ（No Connectio
n ）かを表現するものが一般的であり、１つの識別端子
ＴR について２通りの状態しか表現できない。従って、
ｎ個の端子を識別端子に宛てがった構成では、２n 通り
の分類が可能となる。
ルまたはメモリカードの仕様情報の識別方法としては、
識別端子ＴR から延びる内部端子ＴA とＧＮＤ（接地電
位）から延びる内部端子ＴB の間を、０［Ω］以上の抵
抗部品ＲＰ1 を介して接続するか否かで、識別端子ＴR
の状態として、ＧＮＤ（GrouND）かＮＣ（No Connectio
n ）かを表現するものが一般的であり、１つの識別端子
ＴR について２通りの状態しか表現できない。従って、
ｎ個の端子を識別端子に宛てがった構成では、２n 通り
の分類が可能となる。
【０００５】例えば、図９は、２つの識別端子ＰＤ1 及
びＰＤ2 を用いてメモリモジュールまたはメモリカード
のワード長を表現しようとする場合の４（＝２2 ）通り
の抵抗部品ＲＰ1 及びＲＰ2 の接続状態を説明する図
（図９（１））と、２つの識別端子ＰＤ1 及びＰＤ2 の
電位を測定した時の識別表（図９（２））である。
びＰＤ2 を用いてメモリモジュールまたはメモリカード
のワード長を表現しようとする場合の４（＝２2 ）通り
の抵抗部品ＲＰ1 及びＲＰ2 の接続状態を説明する図
（図９（１））と、２つの識別端子ＰＤ1 及びＰＤ2 の
電位を測定した時の識別表（図９（２））である。
【０００６】この場合、ワード長として、例えば２５６
［Ｋワード］，５１２［Ｋワード］，１［Ｍワード］，
２［Ｍワード］の４通りを、抵抗部品ＲＰ1 及びＲＰ2
の接続状態（ａ），（ｂ），（ｃ），及び（ｄ）により
識別することができる。
［Ｋワード］，５１２［Ｋワード］，１［Ｍワード］，
２［Ｍワード］の４通りを、抵抗部品ＲＰ1 及びＲＰ2
の接続状態（ａ），（ｂ），（ｃ），及び（ｄ）により
識別することができる。
【０００７】更に、４［Ｍワード］以上のメモリモジュ
ールまたはメモリカードを識別するためには、もう１端
子以上の識別端子を必要とすることとなり、もし空き端
子が無い場合には区別し切れないという不具合が発生す
る。
ールまたはメモリカードを識別するためには、もう１端
子以上の識別端子を必要とすることとなり、もし空き端
子が無い場合には区別し切れないという不具合が発生す
る。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
メモリモジュールまたはメモリカードでは、１つの識別
端子ＴR につき、２通りの状態しか表現できないため、
多種多様なメモリモジュールまたはメモリカードの仕様
情報を識別しようとすると、多数の端子を識別端子とし
て宛てがわなければならず、汎用のメモリモジュールま
たはメモリカードにおいては識別端子として使用できる
端子数に限界があるため、十分な情報を提供できないと
いう問題があった。
メモリモジュールまたはメモリカードでは、１つの識別
端子ＴR につき、２通りの状態しか表現できないため、
多種多様なメモリモジュールまたはメモリカードの仕様
情報を識別しようとすると、多数の端子を識別端子とし
て宛てがわなければならず、汎用のメモリモジュールま
たはメモリカードにおいては識別端子として使用できる
端子数に限界があるため、十分な情報を提供できないと
いう問題があった。
【０００９】本発明は、上記問題点を解決するもので、
メモリ容量、アクセスタイム、ビット構成、システム用
途等の仕様情報を電気的に識別する識別端子を備えてシ
ステムへの誤搭載を防止したメモリモジュールまたはメ
モリカードにおいて、より少ない識別端子でより多い仕
様情報量の識別を可能とし、高集積化を図ったメモリモ
ジュールまたはメモリカードを提供することを目的とす
る。
メモリ容量、アクセスタイム、ビット構成、システム用
途等の仕様情報を電気的に識別する識別端子を備えてシ
ステムへの誤搭載を防止したメモリモジュールまたはメ
モリカードにおいて、より少ない識別端子でより多い仕
様情報量の識別を可能とし、高集積化を図ったメモリモ
ジュールまたはメモリカードを提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、当該メモ
リモジュールまたはメモリカードの仕様情報を電気的に
識別する識別端子ＴRと、第１の電源Ｖssに接続される
第１の端子ＴB と、前記識別端子ＴR に接続される第２
の端子ＴA と、第２の電源Ｖccに接続される第３の端子
ＴC とを具備し、前記第１、第２の端子ＴB ，ＴA 間、
及びまたは前記第２、第３の端子ＴA ，ＴC 間に、接続
手段ＲＰ1 を挿入するか否かにより、前記識別端子ＴR
における電気的特性に基づいて少なくとも３通りの状態
を表現することである。
に、本発明の第１の特徴は、図１に示す如く、当該メモ
リモジュールまたはメモリカードの仕様情報を電気的に
識別する識別端子ＴRと、第１の電源Ｖssに接続される
第１の端子ＴB と、前記識別端子ＴR に接続される第２
の端子ＴA と、第２の電源Ｖccに接続される第３の端子
ＴC とを具備し、前記第１、第２の端子ＴB ，ＴA 間、
及びまたは前記第２、第３の端子ＴA ，ＴC 間に、接続
手段ＲＰ1 を挿入するか否かにより、前記識別端子ＴR
における電気的特性に基づいて少なくとも３通りの状態
を表現することである。
【００１１】また、本発明の第２の特徴は、図６または
図７に示す如く、当該メモリモジュールまたはメモリカ
ードの仕様情報を電気的に識別する識別端子ＴR と、第
１の電源ＧＮＤに接続される第１の端子ＴB と、前記識
別端子ＴR に接続される第２の端子ＴA とを具備し、前
記第１、第２の端子ＴB ，ＴA 間に、方向性を備える接
続手段ＺＤＰ1 またはＤＰ1 を何れかの方向で挿入する
か否かにより、前記識別端子ＴR における電気的特性に
基づいて少なくとも３通りの状態を表現することであ
る。
図７に示す如く、当該メモリモジュールまたはメモリカ
ードの仕様情報を電気的に識別する識別端子ＴR と、第
１の電源ＧＮＤに接続される第１の端子ＴB と、前記識
別端子ＴR に接続される第２の端子ＴA とを具備し、前
記第１、第２の端子ＴB ，ＴA 間に、方向性を備える接
続手段ＺＤＰ1 またはＤＰ1 を何れかの方向で挿入する
か否かにより、前記識別端子ＴR における電気的特性に
基づいて少なくとも３通りの状態を表現することであ
る。
【００１２】また、本発明の第３の特徴は、請求項１ま
たは２に記載のメモリモジュールまたはメモリカードに
おいて、前記接続手段ＲＰ1 は、該接続手段ＲＰ1 の抵
抗値を可変とすることである。
たは２に記載のメモリモジュールまたはメモリカードに
おいて、前記接続手段ＲＰ1 は、該接続手段ＲＰ1 の抵
抗値を可変とすることである。
【００１３】更に、本発明の第４の特徴は、請求項２に
記載のメモリモジュールまたはメモリカードにおいて、
前記方向性を備える接続手段ＺＤＰ1 またはＤＰ1 は、
所定の電気的パラメータに基づき該方向性が変化し、前
記電気的パラメータを可変とすることである。
記載のメモリモジュールまたはメモリカードにおいて、
前記方向性を備える接続手段ＺＤＰ1 またはＤＰ1 は、
所定の電気的パラメータに基づき該方向性が変化し、前
記電気的パラメータを可変とすることである。
【００１４】
【作用】本発明の第１及び第３の特徴のメモリモジュー
ルまたはメモリカードでは、図１に示す如く、第１、第
２の端子ＴB ，ＴA 間、及びまたは第２、第３の端子Ｔ
A ，ＴC 間に、接続手段ＲＰ1 を挿入するか否かによ
り、識別端子ＴR において３通りの電気的特性状態を構
成し、識別端子ＴR における電気的特性を測定すること
により当該メモリモジュールまたはメモリカードの仕様
情報を電気的に識別するようにしている。また特に、接
続手段ＲＰ1 として例えば抵抗部品を使用して、該接続
手段ＲＰ1 の抵抗値を可変とすることにより、識別端子
ＴR における電気的特性状態を３通り以上とすることが
できる。
ルまたはメモリカードでは、図１に示す如く、第１、第
２の端子ＴB ，ＴA 間、及びまたは第２、第３の端子Ｔ
A ，ＴC 間に、接続手段ＲＰ1 を挿入するか否かによ
り、識別端子ＴR において３通りの電気的特性状態を構
成し、識別端子ＴR における電気的特性を測定すること
により当該メモリモジュールまたはメモリカードの仕様
情報を電気的に識別するようにしている。また特に、接
続手段ＲＰ1 として例えば抵抗部品を使用して、該接続
手段ＲＰ1 の抵抗値を可変とすることにより、識別端子
ＴR における電気的特性状態を３通り以上とすることが
できる。
【００１５】従って、メモリ容量、アクセスタイム、ビ
ット構成、システム用途等の仕様情報を電気的に識別す
る識別端子を備えてシステムへの誤搭載を防止したメモ
リモジュールまたはメモリカードにおいて、より少ない
識別端子でより多い仕様情報量の識別を可能とし、高集
積化を図ったメモリモジュールまたはメモリカードを実
現できる。
ット構成、システム用途等の仕様情報を電気的に識別す
る識別端子を備えてシステムへの誤搭載を防止したメモ
リモジュールまたはメモリカードにおいて、より少ない
識別端子でより多い仕様情報量の識別を可能とし、高集
積化を図ったメモリモジュールまたはメモリカードを実
現できる。
【００１６】また、本発明の第２、及び第４の特徴のメ
モリモジュールまたはメモリカードでは、図６または図
７に示す如く、第１、第２の端子ＴB ，ＴA 間に、方向
性を備える接続手段ＺＤＰ1 またはＤＰ1 を何れかの方
向で挿入するか否かにより、識別端子ＴR において３通
りの電気的特性状態を構成し、識別端子ＴR における電
気的特性を測定することにより当該メモリモジュールま
たはメモリカードの仕様情報を電気的に識別するように
している。また特に、方向性を備える接続手段ＺＤＰ1
またはＤＰ1 として、所定の電気的パラメータに基づき
該方向性が変化する部品を使用して、該電気的パラメー
タを可変とすることにより、識別端子ＴR における電気
的特性状態を３通り以上とすることができる。
モリモジュールまたはメモリカードでは、図６または図
７に示す如く、第１、第２の端子ＴB ，ＴA 間に、方向
性を備える接続手段ＺＤＰ1 またはＤＰ1 を何れかの方
向で挿入するか否かにより、識別端子ＴR において３通
りの電気的特性状態を構成し、識別端子ＴR における電
気的特性を測定することにより当該メモリモジュールま
たはメモリカードの仕様情報を電気的に識別するように
している。また特に、方向性を備える接続手段ＺＤＰ1
またはＤＰ1 として、所定の電気的パラメータに基づき
該方向性が変化する部品を使用して、該電気的パラメー
タを可変とすることにより、識別端子ＴR における電気
的特性状態を３通り以上とすることができる。
【００１７】従って、より少ない識別端子でより多い仕
様情報量の識別を可能とし、高集積化を図ったメモリモ
ジュールまたはメモリカードを実現できる。
様情報量の識別を可能とし、高集積化を図ったメモリモ
ジュールまたはメモリカードを実現できる。
【００１８】つまり本発明では、メモリモジュールまた
はメモリカードの識別端子部の工夫により、当該メモリ
モジュールまたはメモリカードの素性に関する仕様情報
提供量に格段の増加をもたらし、限られた識別端子数で
より多くの分類表現を可能としている。
はメモリカードの識別端子部の工夫により、当該メモリ
モジュールまたはメモリカードの素性に関する仕様情報
提供量に格段の増加をもたらし、限られた識別端子数で
より多くの分類表現を可能としている。
【００１９】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００２０】（第１の実施例）図１（１）に本発明の第
１の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図１
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合の抵抗
部品ＲＰ1 の接続状態を説明する図、図１（３）は識別
端子ＴR に流れる電流を測定した時の識別表である。
尚、図１において図８及び図９（従来例）と重複する部
分には同一の符号を附する。
１の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図１
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合の抵抗
部品ＲＰ1 の接続状態を説明する図、図１（３）は識別
端子ＴR に流れる電流を測定した時の識別表である。
尚、図１において図８及び図９（従来例）と重複する部
分には同一の符号を附する。
【００２１】図１（１）において、本実施例におけるメ
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、第１の電源Ｖss
（例えば、接地電位ＧＮＤ）に接続される第１内部端子
ＴB と、識別端子ＴR に接続される第２内部端子ＴA
と、第２の電源Ｖccに接続される第３内部端子ＴC と、
第１、第２の内部端子ＴB，ＴA 間、または第２、第３
の内部端子ＴA ，ＴC 間に挿入される抵抗部品（接続手
段）ＲＰ1 とを有した構成により実現される。
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、第１の電源Ｖss
（例えば、接地電位ＧＮＤ）に接続される第１内部端子
ＴB と、識別端子ＴR に接続される第２内部端子ＴA
と、第２の電源Ｖccに接続される第３内部端子ＴC と、
第１、第２の内部端子ＴB，ＴA 間、または第２、第３
の内部端子ＴA ，ＴC 間に挿入される抵抗部品（接続手
段）ＲＰ1 とを有した構成により実現される。
【００２２】本実施例では、図１（２）に示すように、
第１、第２の内部端子ＴB ，ＴA 間に抵抗部品ＲＰ1 を
挿入した状態（ａ）、第２、第３の端子ＴA ，ＴC 間に
抵抗部品ＲＰ1 を挿入した状態（ｂ）、及び何れの内部
端子間にも抵抗部品ＲＰ1 を挿入しない状態（ｃ）の３
通りの状態により、当該メモリモジュールまたはメモリ
カードの仕様情報の識別を行っている。
第１、第２の内部端子ＴB ，ＴA 間に抵抗部品ＲＰ1 を
挿入した状態（ａ）、第２、第３の端子ＴA ，ＴC 間に
抵抗部品ＲＰ1 を挿入した状態（ｂ）、及び何れの内部
端子間にも抵抗部品ＲＰ1 を挿入しない状態（ｃ）の３
通りの状態により、当該メモリモジュールまたはメモリ
カードの仕様情報の識別を行っている。
【００２３】つまり、図１（３）に示すように、識別端
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。
【００２４】具体的な測定方法としては、例えば次のよ
うなものがある。
うなものがある。
【００２５】ｉ）図２（１）に示す如く、電圧源Ｂav及
び電流計Ａm で測定回路を構成し、電位Ｖcc及び電位Ｖ
ssを印加した時に、それぞれの電流計Ａm の値を測定す
ること（電流の有無）により、図１（３）の識別表に基
づき状態（ａ）、（ｂ）、及び（ｃ）を識別する。ま
た、同じ構成で、電位１／２Ｖccを印加して電流計Ａm
における電流の方向及び電流の有無により識別すること
も可能である。後者の方法によれば１回の測定で識別可
能となる。
び電流計Ａm で測定回路を構成し、電位Ｖcc及び電位Ｖ
ssを印加した時に、それぞれの電流計Ａm の値を測定す
ること（電流の有無）により、図１（３）の識別表に基
づき状態（ａ）、（ｂ）、及び（ｃ）を識別する。ま
た、同じ構成で、電位１／２Ｖccを印加して電流計Ａm
における電流の方向及び電流の有無により識別すること
も可能である。後者の方法によれば１回の測定で識別可
能となる。
【００２６】ii）図２（２）に示す如く、電圧源Ｂav及
び電圧計Ｖolで測定回路を構成し、電位Ｖcc及び電位Ｖ
ssを印加した時に、それぞれの電圧計Ｖolの値を測定す
ることにより、３つの状態（ａ）、（ｂ）、及び（ｃ）
を識別する。
び電圧計Ｖolで測定回路を構成し、電位Ｖcc及び電位Ｖ
ssを印加した時に、それぞれの電圧計Ｖolの値を測定す
ることにより、３つの状態（ａ）、（ｂ）、及び（ｃ）
を識別する。
【００２７】iii)図３に示すようなテスタを構成して一
度に測定を行う。図３において、制御信号φ１及びφ２
は同時に何れか一方がアクティブとなる信号である。制
御信号φ１がアクティブの時には、識別端子ＴR には電
位Ｖccが供給されて、この時の識別端子ＴR の電圧レベ
ル（”Ｈ”／”Ｌ”レベル）がＮＯＴゲートＩＮＶ４及
びＩＮＶ５から成るラッチに保持される。また、制御信
号φ２がアクティブの時には、識別端子ＴR には電位Ｖ
ssが供給されて、この時の識別端子ＴR の電圧レベ
ル（”Ｈ”／”Ｌ”レベル）がＮＯＴゲートＩＮＶ６及
びＩＮＶ７から成るラッチに保持される。
度に測定を行う。図３において、制御信号φ１及びφ２
は同時に何れか一方がアクティブとなる信号である。制
御信号φ１がアクティブの時には、識別端子ＴR には電
位Ｖccが供給されて、この時の識別端子ＴR の電圧レベ
ル（”Ｈ”／”Ｌ”レベル）がＮＯＴゲートＩＮＶ４及
びＩＮＶ５から成るラッチに保持される。また、制御信
号φ２がアクティブの時には、識別端子ＴR には電位Ｖ
ssが供給されて、この時の識別端子ＴR の電圧レベ
ル（”Ｈ”／”Ｌ”レベル）がＮＯＴゲートＩＮＶ６及
びＩＮＶ７から成るラッチに保持される。
【００２８】論理回路ＬＧでは、ＮＯＴゲートＩＮＶ４
及びＩＮＶ５から成るラッチ出力ｘと、ＮＯＴゲートＩ
ＮＶ６及びＩＮＶ７から成るラッチ出力ｙとを入力し
て、以下の論理式を具現すれば、 Ｖa ＝／ｘ・ｙ Ｖb ＝ｘ・／ｙ Ｖc ＝ｘ・ｙ ここで、”／”は論理否定、”・”は論理積を表す。
及びＩＮＶ５から成るラッチ出力ｘと、ＮＯＴゲートＩ
ＮＶ６及びＩＮＶ７から成るラッチ出力ｙとを入力し
て、以下の論理式を具現すれば、 Ｖa ＝／ｘ・ｙ Ｖb ＝ｘ・／ｙ Ｖc ＝ｘ・ｙ ここで、”／”は論理否定、”・”は論理積を表す。
【００２９】出力Ｖa ，Ｖb ，及びＶc の論理値によ
り、状態（ａ）、（ｂ）、及び（ｃ）を識別する。
り、状態（ａ）、（ｂ）、及び（ｃ）を識別する。
【００３０】また、本実施例のメモリモジュールまたは
メモリカードの実装状況を図４の斜視図に示す。同図に
おいて、Ｍodはメモリモジュール、Ｍd はメモリチッ
プ、ＲＰ1 は抵抗部品、ＴG は第１の電源Ｖss（ＧＮ
Ｄ）を供給する端子、ＴV は第２の電源Ｖccを供給する
端子、ＴR は識別端子、ＴA ，ＴB ，およびＴC は内部
端子である。
メモリカードの実装状況を図４の斜視図に示す。同図に
おいて、Ｍodはメモリモジュール、Ｍd はメモリチッ
プ、ＲＰ1 は抵抗部品、ＴG は第１の電源Ｖss（ＧＮ
Ｄ）を供給する端子、ＴV は第２の電源Ｖccを供給する
端子、ＴR は識別端子、ＴA ，ＴB ，およびＴC は内部
端子である。
【００３１】以上のように、従来のメモリモジュールま
たはメモリカードにおいてｎ個の識別端子で２n 通りの
仕様情報しか表現できなかったものが、本実施例のメモ
リモジュールまたはメモリカードによれば、同じ識別端
子数で３n 通りの仕様情報を表現することができる。こ
れは、図５に示す表の如く、識別端子数ｎが大きくなれ
ばなる程、従来品との提供情報量の差が大きく拡がり、
効果的である。
たはメモリカードにおいてｎ個の識別端子で２n 通りの
仕様情報しか表現できなかったものが、本実施例のメモ
リモジュールまたはメモリカードによれば、同じ識別端
子数で３n 通りの仕様情報を表現することができる。こ
れは、図５に示す表の如く、識別端子数ｎが大きくなれ
ばなる程、従来品との提供情報量の差が大きく拡がり、
効果的である。
【００３２】以上の説明では、抵抗部品ＲＰ1 の抵抗値
を一定と仮定したが、該抵抗値を可変とすることもで
き、この場合、更に多くの状態を構成できるので、１つ
の識別端子当りの提供情報量を更に多くすることが可能
となる。
を一定と仮定したが、該抵抗値を可変とすることもで
き、この場合、更に多くの状態を構成できるので、１つ
の識別端子当りの提供情報量を更に多くすることが可能
となる。
【００３３】（第２の実施例）図６（１）に本発明の第
２の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図６
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合のツェ
ナーダイオード部品ＺＤＰ1 の接続状態を説明する図、
図６（３）は識別端子ＴR に流れる電流を測定した時の
識別表である。
２の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図６
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合のツェ
ナーダイオード部品ＺＤＰ1 の接続状態を説明する図、
図６（３）は識別端子ＴR に流れる電流を測定した時の
識別表である。
【００３４】図６（１）において、本実施例におけるメ
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、接地電位ＧＮＤ
に接続される第１内部端子ＴBと、識別端子ＴR に接続
される第２内部端子ＴA と、第１、第２の内部端子Ｔ
B，ＴA 間に挿入されるツェナーダイオード部品（方向
性を備える接続手段）ＺＤＰ1 とを有した構成により実
現される。
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、接地電位ＧＮＤ
に接続される第１内部端子ＴBと、識別端子ＴR に接続
される第２内部端子ＴA と、第１、第２の内部端子Ｔ
B，ＴA 間に挿入されるツェナーダイオード部品（方向
性を備える接続手段）ＺＤＰ1 とを有した構成により実
現される。
【００３５】本実施例では、図６（２）に示すように、
第１、第２の内部端子ＴB ，ＴA 間にツェナーダイオー
ド部品ＺＤＰ1 を順方向に挿入した状態（ａ）、第１、
第２の内部端子ＴB ，ＴA 間にツェナーダイオード部品
ＺＤＰ1 を逆方向に挿入した状態（ｂ）、及び内部端子
間にツェナーダイオード部品ＺＤＰ1 を挿入しない状態
（ｃ）の３通りの状態により、当該メモリモジュールま
たはメモリカードの仕様情報の識別を行っている。
第１、第２の内部端子ＴB ，ＴA 間にツェナーダイオー
ド部品ＺＤＰ1 を順方向に挿入した状態（ａ）、第１、
第２の内部端子ＴB ，ＴA 間にツェナーダイオード部品
ＺＤＰ1 を逆方向に挿入した状態（ｂ）、及び内部端子
間にツェナーダイオード部品ＺＤＰ1 を挿入しない状態
（ｃ）の３通りの状態により、当該メモリモジュールま
たはメモリカードの仕様情報の識別を行っている。
【００３６】つまり、図６（３）に示すように、識別端
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。具体的な測定方法は、第１の
実施例と同様に行うことができる。図６（３）に示す例
では、図２（２）の構成により、電位ＶH 及び電位ＶL
（但し、０＜ＶL ＜ＶZ ＜ＶH ；ＶZ はツェナー電圧）
を印加した時に、それぞれの電流計Ａm の値を測定する
こと（電流の有無）により、状態（ａ）、（ｂ）、及び
（ｃ）を識別している。
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。具体的な測定方法は、第１の
実施例と同様に行うことができる。図６（３）に示す例
では、図２（２）の構成により、電位ＶH 及び電位ＶL
（但し、０＜ＶL ＜ＶZ ＜ＶH ；ＶZ はツェナー電圧）
を印加した時に、それぞれの電流計Ａm の値を測定する
こと（電流の有無）により、状態（ａ）、（ｂ）、及び
（ｃ）を識別している。
【００３７】（第３の実施例）図７（１）に本発明の第
３の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図７
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合のダイ
オード部品ＤＰ1 の接続状態を説明する図、図７（３）
は識別端子ＴR に流れる電流を測定した時の識別表であ
る。
３の実施例に係るメモリモジュールまたはメモリカード
における識別端子周辺の平面図を示す。また、図７
（２）は識別端子ＴR を用いてメモリモジュールまたは
メモリカードの仕様情報を表現しようとする場合のダイ
オード部品ＤＰ1 の接続状態を説明する図、図７（３）
は識別端子ＴR に流れる電流を測定した時の識別表であ
る。
【００３８】図７（１）において、本実施例におけるメ
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、接地電位ＧＮＤ
に接続される第１内部端子ＴBと、識別端子ＴR に接続
される第２内部端子ＴA と、第１、第２の内部端子Ｔ
B，ＴA 間に挿入されるダイオード部品（方向性を備え
る接続手段）ＤＰ1 とを有した構成により実現される。
モリモジュールまたはメモリカードの仕様情報の識別
は、当該メモリモジュールまたはメモリカードの仕様情
報を電気的に識別する識別端子ＴR と、接地電位ＧＮＤ
に接続される第１内部端子ＴBと、識別端子ＴR に接続
される第２内部端子ＴA と、第１、第２の内部端子Ｔ
B，ＴA 間に挿入されるダイオード部品（方向性を備え
る接続手段）ＤＰ1 とを有した構成により実現される。
【００３９】本実施例では、図７（２）に示すように、
第１、第２の内部端子ＴB ，ＴA 間にダイオード部品Ｄ
Ｐ1 を順方向に挿入した状態（ａ）、第１、第２の内部
端子ＴB ，ＴA 間にダイオード部品ＤＰ1 を逆方向に挿
入した状態（ｂ）、及び内部端子間にダイオード部品Ｄ
Ｐ1 を挿入しない状態（ｃ）の３通りの状態により、当
該メモリモジュールまたはメモリカードの仕様情報の識
別を行っている。
第１、第２の内部端子ＴB ，ＴA 間にダイオード部品Ｄ
Ｐ1 を順方向に挿入した状態（ａ）、第１、第２の内部
端子ＴB ，ＴA 間にダイオード部品ＤＰ1 を逆方向に挿
入した状態（ｂ）、及び内部端子間にダイオード部品Ｄ
Ｐ1 を挿入しない状態（ｃ）の３通りの状態により、当
該メモリモジュールまたはメモリカードの仕様情報の識
別を行っている。
【００４０】つまり、図７（３）に示すように、識別端
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。具体的な測定方法は、第１の
実施例と同様に行うことができる。図７（３）に示す例
では、図２（２）の構成により、電位Ｖ+ 及び電位Ｖ-
（但し、Ｖ- ＜０＜Ｖ+ ）を印加した時に、それぞれの
電流計Ａm の値を測定すること（電流の有無）により、
状態（ａ）、（ｂ）、及び（ｃ）を識別している。
子ＴR における電気的特性に基づいて３通りの状態を識
別することが可能となる。具体的な測定方法は、第１の
実施例と同様に行うことができる。図７（３）に示す例
では、図２（２）の構成により、電位Ｖ+ 及び電位Ｖ-
（但し、Ｖ- ＜０＜Ｖ+ ）を印加した時に、それぞれの
電流計Ａm の値を測定すること（電流の有無）により、
状態（ａ）、（ｂ）、及び（ｃ）を識別している。
【００４１】以上のように、第２および第３の実施例に
おいても、第１の実施例と同様に、ｎ個の識別端子で３
n 通りの仕様情報を表現することができる。これは、識
別端子数ｎが大きくなればなる程、従来品との提供情報
量の差が大きく拡がり、効果的である。
おいても、第１の実施例と同様に、ｎ個の識別端子で３
n 通りの仕様情報を表現することができる。これは、識
別端子数ｎが大きくなればなる程、従来品との提供情報
量の差が大きく拡がり、効果的である。
【００４２】また、第２および第３の実施例で使用する
ツェナーダイオード部品ＺＤＰ1 及びダイオード部品Ｄ
Ｐ1 として、所定の電気的パラメータに基づき該方向性
が変化する部品を使用し、電気的パラメータを可変とす
ることにより更に多くの状態を構成し、１つの識別端子
当りの提供情報量を更に多くすることができる。
ツェナーダイオード部品ＺＤＰ1 及びダイオード部品Ｄ
Ｐ1 として、所定の電気的パラメータに基づき該方向性
が変化する部品を使用し、電気的パラメータを可変とす
ることにより更に多くの状態を構成し、１つの識別端子
当りの提供情報量を更に多くすることができる。
【００４３】例えば、第２の実施例では、ツェナーダイ
オード部品ＺＤＰ1 としてツェナー電圧ＶZ の異なる部
品を幾つか用意して、予め定義した状態に応じた種類の
ツェナーダイオード部品を使用することにより実現でき
る。
オード部品ＺＤＰ1 としてツェナー電圧ＶZ の異なる部
品を幾つか用意して、予め定義した状態に応じた種類の
ツェナーダイオード部品を使用することにより実現でき
る。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
第１、第２の端子間、及びまたは第２、第３の端子間
に、接続手段を挿入するか否かにより、識別端子におい
て３通りの電気的特性状態を構成し、識別端子ＴR にお
ける電気的特性を測定することにより当該メモリモジュ
ールまたはメモリカードの仕様情報を電気的に識別する
こととし、また特に、接続手段として例えば抵抗部品を
使用して、該接続手段の抵抗値を可変とすることによ
り、識別端子ＴR における電気的特性状態を３通り以上
とすることとしたので、メモリ容量、アクセスタイム、
ビット構成、システム用途等の仕様情報を電気的に識別
する識別端子を備えてシステムへの誤搭載を防止したメ
モリモジュールまたはメモリカードにおいて、より少な
い識別端子でより多い仕様情報量の識別を可能とし、高
集積化を図ったメモリモジュールまたはメモリカードを
提供することができる。
第１、第２の端子間、及びまたは第２、第３の端子間
に、接続手段を挿入するか否かにより、識別端子におい
て３通りの電気的特性状態を構成し、識別端子ＴR にお
ける電気的特性を測定することにより当該メモリモジュ
ールまたはメモリカードの仕様情報を電気的に識別する
こととし、また特に、接続手段として例えば抵抗部品を
使用して、該接続手段の抵抗値を可変とすることによ
り、識別端子ＴR における電気的特性状態を３通り以上
とすることとしたので、メモリ容量、アクセスタイム、
ビット構成、システム用途等の仕様情報を電気的に識別
する識別端子を備えてシステムへの誤搭載を防止したメ
モリモジュールまたはメモリカードにおいて、より少な
い識別端子でより多い仕様情報量の識別を可能とし、高
集積化を図ったメモリモジュールまたはメモリカードを
提供することができる。
【００４５】また、本発明によれば、第１、第２の端子
間に、方向性を備える接続手段を何れかの方向で挿入す
るか否かにより、識別端子において３通りの電気的特性
状態を構成し、識別端子ＴR における電気的特性を測定
することにより当該メモリモジュールまたはメモリカー
ドの仕様情報を電気的に識別することとし、また特に、
方向性を備える接続手段として、所定の電気的パラメー
タに基づき該方向性が変化する部品を使用して、該電気
的パラメータを可変とすることにより、識別端子におけ
る電気的特性状態を３通り以上とすることとしたので、
より少ない識別端子でより多い仕様情報量の識別を可能
とし、高集積化を図ったメモリモジュールまたはメモリ
カードを提供することができる。
間に、方向性を備える接続手段を何れかの方向で挿入す
るか否かにより、識別端子において３通りの電気的特性
状態を構成し、識別端子ＴR における電気的特性を測定
することにより当該メモリモジュールまたはメモリカー
ドの仕様情報を電気的に識別することとし、また特に、
方向性を備える接続手段として、所定の電気的パラメー
タに基づき該方向性が変化する部品を使用して、該電気
的パラメータを可変とすることにより、識別端子におけ
る電気的特性状態を３通り以上とすることとしたので、
より少ない識別端子でより多い仕様情報量の識別を可能
とし、高集積化を図ったメモリモジュールまたはメモリ
カードを提供することができる。
【図１】図１（１）は本発明の第１の実施例に係るメモ
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図１（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合の抵抗部品ＲＰ1 の接続状態を説明する図、図
１（３）は識別端子ＴR に流れる電流を測定した時の識
別表である。
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図１（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合の抵抗部品ＲＰ1 の接続状態を説明する図、図
１（３）は識別端子ＴR に流れる電流を測定した時の識
別表である。
【図２】本発明のメモリモジュールまたはメモリカード
の使用情報を識別する測定回路の構成図であり、図２
（１）は電圧源Ｂav及び電流計Ａm による構成例、図２
（２）は電圧源Ｂav及び電圧計Ｖolによる構成例であ
る。
の使用情報を識別する測定回路の構成図であり、図２
（１）は電圧源Ｂav及び電流計Ａm による構成例、図２
（２）は電圧源Ｂav及び電圧計Ｖolによる構成例であ
る。
【図３】本発明のメモリモジュールまたはメモリカード
の使用情報を識別するテスタの構成図である。
の使用情報を識別するテスタの構成図である。
【図４】第１の実施例のメモリモジュールまたはメモリ
カードの実装状況を説明する斜視図である。
カードの実装状況を説明する斜視図である。
【図５】従来例と本実施例のメモリモジュールまたはメ
モリカードにおいて、識別端子数ｎにより表し得る提供
情報量を比較する表である。
モリカードにおいて、識別端子数ｎにより表し得る提供
情報量を比較する表である。
【図６】図６（１）は本発明の第２の実施例に係るメモ
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図６（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合のツェナーダイオード部品ＺＤＰ1 の接続状態
を説明する図、図６（３）は識別端子ＴR に流れる電流
を測定した時の識別表である。
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図６（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合のツェナーダイオード部品ＺＤＰ1 の接続状態
を説明する図、図６（３）は識別端子ＴR に流れる電流
を測定した時の識別表である。
【図７】図７（１）は本発明の第３の実施例に係るメモ
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図７（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合のダイオード部品ＤＰ1 の接続状態を説明する
図、図７（３）は識別端子ＴR に流れる電流を測定した
時の識別表である。
リモジュールまたはメモリカードにおける識別端子周辺
の平面図、図７（２）は識別端子ＴR を用いてメモリモ
ジュールまたはメモリカードの仕様情報を表現しようと
する場合のダイオード部品ＤＰ1 の接続状態を説明する
図、図７（３）は識別端子ＴR に流れる電流を測定した
時の識別表である。
【図８】従来のメモリモジュールまたはメモリカードに
おける識別端子周辺の平面図である。
おける識別端子周辺の平面図である。
【図９】図９（１）は２つの識別端子ＰＤ1 及びＰＤ2
を用いてメモリモジュールまたはメモリカードのワード
長を表現しようとする場合の抵抗部品ＲＰ1 及びＲＰ2
の接続状態を説明する図、図９（２）は２つの識別端子
ＰＤ1 及びＰＤ2 の電位を測定した時の識別表である。
を用いてメモリモジュールまたはメモリカードのワード
長を表現しようとする場合の抵抗部品ＲＰ1 及びＲＰ2
の接続状態を説明する図、図９（２）は２つの識別端子
ＰＤ1 及びＰＤ2 の電位を測定した時の識別表である。
ＴR 識別端子 Ｖss 第１の電源 ＧＮＤ 接地電位（第１の電源） ＴB 第１内部端子（第１の端子） ＴA 第２内部端子（第２の端子） Ｖcc 第２の電源 ＴC 第３内部端子（第３の端子） ＲＰ1 ，ＲＰ2 抵抗部品（接続手段） ＺＤＰ1 ツェナーダイオード部品（方向性を備える接
続部品） ＤＰ1 ダイオード部品（方向性を備える接続部品） Ｂav 電圧源 Ａm 電流計 Ｂav 電圧源 Ｖol 電圧計 φ１，φ２ 制御信号 Ｐ１ ＰＭＯＳトランジスタ Ｎ１〜Ｎ３ ＮＭＯＳトランジスタ ＩＮＶ４〜ＩＮＶ５ ＮＯＴゲート ＬＧ 論理回路 ｘ，ｙ ラッチ出力 Ｍod メモリモジュール Ｍd メモリチップ ＴG 第１の電源Ｖss（ＧＮＤ）を供給する端子 ＴV 第２の電源Ｖccを供給する端子 ＰＤ1 ，ＰＤ2 識別端子
続部品） ＤＰ1 ダイオード部品（方向性を備える接続部品） Ｂav 電圧源 Ａm 電流計 Ｂav 電圧源 Ｖol 電圧計 φ１，φ２ 制御信号 Ｐ１ ＰＭＯＳトランジスタ Ｎ１〜Ｎ３ ＮＭＯＳトランジスタ ＩＮＶ４〜ＩＮＶ５ ＮＯＴゲート ＬＧ 論理回路 ｘ，ｙ ラッチ出力 Ｍod メモリモジュール Ｍd メモリチップ ＴG 第１の電源Ｖss（ＧＮＤ）を供給する端子 ＴV 第２の電源Ｖccを供給する端子 ＰＤ1 ，ＰＤ2 識別端子
Claims (4)
- 【請求項１】 当該メモリモジュールまたはメモリカー
ドの仕様情報を電気的に識別する識別端子と、 第１の電源に接続される第１の端子と、 前記識別端子に接続される第２の端子と、 第２の電源に接続される第３の端子とを有し、 前記第１、第２の端子間、及びまたは前記第２、第３の
端子間に、接続手段を挿入するか否かにより、前記識別
端子における電気的特性に基づいて少なくとも３通りの
状態を表現することを特徴とするメモリモジュールまた
はメモリカード。 - 【請求項２】 当該メモリモジュールまたはメモリカー
ドの仕様情報を電気的に識別する識別端子と、 第１の電源に接続される第１の端子と、 前記識別端子に接続される第２の端子とを有し、 前記第１、第２の端子間に、方向性を備える接続手段を
何れかの方向で挿入するか否かにより、前記識別端子に
おける電気的特性に基づいて少なくとも３通りの状態を
表現することを特徴とするメモリモジュールまたはメモ
リカード。 - 【請求項３】 前記接続手段は、該接続手段の抵抗値が
可変であることを特徴とする請求項１または２に記載の
メモリモジュールまたはメモリカード。 - 【請求項４】 前記方向性を備える接続手段は、所定の
電気的パラメータに基づき該方向性が変化し、前記電気
的パラメータが可変であることを特徴とする請求項２に
記載のメモリモジュールまたはメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5244341A JPH07105101A (ja) | 1993-09-30 | 1993-09-30 | メモリモジュールまたはメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5244341A JPH07105101A (ja) | 1993-09-30 | 1993-09-30 | メモリモジュールまたはメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105101A true JPH07105101A (ja) | 1995-04-21 |
Family
ID=17117270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5244341A Pending JPH07105101A (ja) | 1993-09-30 | 1993-09-30 | メモリモジュールまたはメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100787710B1 (ko) * | 2000-02-14 | 2007-12-21 | 산요덴키가부시키가이샤 | 메모리 액세스 회로, 메모리 액세스 제어 회로 및 데이터 처리 장치 |
| CN114637715A (zh) * | 2022-03-09 | 2022-06-17 | 长鑫存储技术有限公司 | 内存插槽、内存模组结构、检测方法、检测装置和主板 |
-
1993
- 1993-09-30 JP JP5244341A patent/JPH07105101A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100787710B1 (ko) * | 2000-02-14 | 2007-12-21 | 산요덴키가부시키가이샤 | 메모리 액세스 회로, 메모리 액세스 제어 회로 및 데이터 처리 장치 |
| CN114637715A (zh) * | 2022-03-09 | 2022-06-17 | 长鑫存储技术有限公司 | 内存插槽、内存模组结构、检测方法、检测装置和主板 |
| CN114637715B (zh) * | 2022-03-09 | 2023-10-20 | 长鑫存储技术有限公司 | 内存插槽、内存模组结构、检测方法、检测装置和主板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1800323B1 (en) | LOW VOLTAGE PROGRAMMABLE eFUSE WITH DIFFERENTIAL SENSING SCHEME | |
| KR0135735B1 (ko) | 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치 | |
| JP4926275B2 (ja) | トランジスタスナップバック保護を組み込むレベルシフタ回路 | |
| US6512688B2 (en) | Device for evaluating cell resistances in a magnetoresistive memory | |
| EP0860945A2 (en) | Voltage level shifter circuit | |
| US4841175A (en) | ECL-compatible input/output circuits in CMOS technology | |
| US6680873B2 (en) | Semiconductor device having electric fuse element | |
| KR20020034910A (ko) | Ｖｃｃｑ 공급 보상을 이용한 집적 회로칩용 출력 구동기 | |
| US6366154B2 (en) | Method and circuit to perform a trimming phase | |
| JPH0814781B2 (ja) | Ｉｃメモリカード | |
| US7495310B2 (en) | Fuse-data reading circuit | |
| US6628162B2 (en) | Semiconductor integrated circuit | |
| EP0699998B1 (en) | Semiconductor integrated circuit | |
| JPH07105101A (ja) | メモリモジュールまたはメモリカード | |
| EP0368328B1 (en) | Address transition detector circuit | |
| EP0155113A2 (en) | Voltage level detection circuit | |
| US5550771A (en) | Programmable semiconductor integrated circuit | |
| KR20040034163A (ko) | 반도체 메모리 장치에 적합한 중간 전압 발생기 | |
| JP3114237B2 (ja) | 半導体記憶装置 | |
| EP0584739B1 (en) | Semiconductor integrated circuit operative in different modes | |
| US20040090692A1 (en) | Open head detection circuit and method in a voltage or current mode driver | |
| US6704676B2 (en) | Method and circuit configuration for identifying an operating property of an integrated circuit | |
| EP0350943B1 (en) | Semiconductor integrated circuit including output buffer | |
| KR100190359B1 (ko) | 집적회로장치 | |
| WO2001073949A1 (en) | Electrical id circuit and method |