JPH07105170A - 入出力装置の選択方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】システム専用入出力装置の選択の許可を不可能
にするとともにシステム専用入出力装置をアクセスする
ためのオーバー・ヘッドによる性能低下を排除する。 【構成】所定のプロセッサに対応して入出力装置に割り
当てられた番号とアドレスとの合致を検出するデコーダ
１と、アドレス信号が所定の範囲内にあるか否かを検出
するデコーダ２と、命令のフエッチを検出するフエッチ
検出回路３と、パルス信号１１１をクロックとして、デ
コーダ２より出力される信号１０９を一時的に記憶する
Ｄフリップフロップ４と、出力装置の選択を行い出力許
可信号１０６を出力するＡＮＤ回路５と入力許可信号１
０５を出力するＡＮＤ回路６と、出力許可信号１０６を
介してデータ・バス１０７上のデータを保持し信号１０
８を出力するＤフリップフロップ７と、入力許可信号１
０５を介してデータ・バス１０７上に信号１０８を出力
するスリー・ステート・バッファ８とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入出力装置の選択方式に
関し、特にプロセッサから出力されるアドレス信号によ
り選択される入出力装置の選択方式に関する。

【０００２】

【従来の技術】一般にコンピュータ・システムは、ＣＰ
Ｕと記憶装置と入出力装置により構成されており、これ
らの相互間の接続においては、アドレス信号、制御信号
およびデータ信号等を伝達するバス接続が用いられるこ
とが多い。このバスに接続される記憶装置と入出力装置
は、ＣＰＵより出力されるアドレス信号によって区別さ
れている。このような入出力装置の選択方式に関する技
術文献としては、「入出力制御とシステム構成」（田丸
啓、、松本吉弘、浪本敬二共著：昭和６０年７月３０
日、第１版第２刷、オーム社発行）が挙げられる。上記
文献の１０頁に示されるように、一般的な入出力装置の
選択方式においては、プロセッサから出力されるアドレ
ス信号をデコードし、目的の入出力装置に割り当てられ
ている番号との合致が検出された場合に入出力装置の選
択が行われる。

【０００３】コンピュータ・システムの構成要素の一つ
であるＣＰＵとしては、通常ＬＳＩチップにより形成さ
れるマイクロ・プロセッサが用いられることが多い。Ｌ
ＳＩチップは、年々その集積度を増してきており、マイ
クロ・プロセッサにおいては、そのチップ上に記憶装置
および入出力装置の一部または全てを取り込むことによ
り、コンピュータ・システム全体の部品点数が削減さ
れ、当該コンピュータ・システムの低価格化ならびに信
頼性向上が実現されている。

【０００４】また、コンピュータ・システムの開発にお
いては、過去のシステムのために開発されたハードウェ
ア資産またはソフトウェア資産を継承する必要性から、
過去のシステムとの互換性を保持することが重要であ
る。過去のシステムとの互換性を保持するためには、Ｃ
ＰＵの命令セット、記憶装置の構成および入出力装置の
構成等を変更することは許されないポイントである。他
方において、システムを構築する際に、マイクロプロセ
ッサと組み合わされる周辺デバイスの種類および性能等
は多種多様であり、その選択は可能である。しかしなが
ら、これらの多種多様な周辺デバイスごとに専用のマイ
クロプロセッサを用意することは、マイクロ・プロセッ
サの標準化を阻害し、価格を引き上げることに繋がるこ
とになり問題である。

【０００５】そこで、このような多種多様の周辺デバイ
スに対応するために、コンピュータ・システムに合わせ
て機能の選択を行うことができるように、マイクロプロ
セッサを設計することが多い。このように、システムに
に合わせて機能の選択を行う一つの方法は、機能選択を
行うためのレジスタを設けることである。この機能選択
のためのレジスタは、入出力装置の一つとしてＣＰＵに
接続され、システム・プログラム中に存在する入出力命
令を実行することにより設定される。システム・プログ
ラムとは、電源投入後のハードウェアの初期化および基
本入出力処理等のハードウェアに密着した処理を行うプ
ログラムのことであり、記憶装置の一部であるＲＯＭに
格納されることが多い。システム・プログラム以外のプ
ログラムはアプリケーション・プログラムと呼ばれる。

【０００６】しかしながら、システム専用の入出力装置
を新設すると、全ての入出力装置が全てのプログラム中
の入出力命令によりアクセスが可能であるために、アプ
リケーション・プログラムから見た入出力空間の構成
が、過去の構成と異なってしまうという問題がある。こ
のような問題点を解決する一つ方法として、以下に示さ
れるリング保護が用いられる。

【０００７】上記のリング保護については、「計算機ア
ーキテクチャ」（斎藤忠夫、発田弘、大盛健児共著、オ
ーム社）において説明されているように、入出力命令や
割り込みの制御命令などの特権命令が誤って使われると
システムが決定的な損害を受けるため、これらの特権命
令を含めた全ての命令を使うことのできる特権モード
と、当該特権命令以外の命令を使うことのできる非特権
モードとを含むモード制御が行われる。制御プログラム
（オペレーティング・システム）は特権モードで実行さ
れるが、ユーザ・プログラムは非特権モードで実行され
る。もし、ユーザ・プログラムが特権命令を実行しよう
とすると誤りとして検出される。このモード制御方式の
考え方を拡張して、より多数のモードを許すようにした
のが、リング保護である。

【０００８】このリング保護を用いる場合には、ユーザ
・プログラムが、特権命令である入出力命令を実行しよ
うとしたことが検出されると、システム・プログラムに
制御が移行される。システム・プログラムにおいては、
ユーザ・プログラムが、入出力命令によりアクセスしよ
うにとした入出力装置が、ユーザ・プログラムに開放さ
れたものであるか否かが判断される。もしも開放された
入出力装置であると判断された場合には、システム・プ
ログラムが、ユーザ・プログラムに代って当該入出力装
置に対するアクセスを行い、その後ユーザ・プログラム
に制御が戻される。逆に、開放されていない入出力装置
であると判断される場合には、システム・プログラムに
おいては何もすることはなく、制御はユーザ・プログラ
ムに戻される。

【０００９】近年、３２ビットのマイクロプロセッサに
は、上述のリング保護機能を採りいれたものが多く、こ
のような３２ビット・マイクロプロセッサを用いてシス
テムを構築すれば、ユーザ・プログラム中からの入出力
装置に対するアクセスは、全てシステム・プログラムに
より管理されることになり、新設されたシステム専用の
入出力装置を、アプリケーション・プログラムからは操
作不能とすることができ、ユーザ・プログラムから見た
入出力空間の構成を、過去の構成と同じにすることが可
能になる。しかしながら、ユーザ・プログラムによる入
出力命令の実行を行うごとに、システム・プログラムの
介入が発生するために、リング保護機能を用いない場合
に比較して性能が低下する結果となる、更に、リング保
護機能を採用した３２ビット・マイクロプロセッサは、
一般に高価であるという問題がある。

【００１０】また、他の従来例としては、システム専用
の入出力装置の選択の許可／禁止を行う出力装置を新た
に設けて、アプリケーション・プログラムからの新設さ
れたシステム専用の入出力装置に対する不用意なアクセ
スの禁止を行う方法がある。この方法による場合には、
リング保護機能を持ち合わせていない安価なプロセッサ
を用いてシステムを構築することが可能である。

【００１１】図７は、従来のアドレス選択方式における
入出力装置のブロック図である。図７に示されるよう
に、本従来例における選択回路は、システム専用出力装
置として作用するＤフリップフロップ２０と、システム
専用入力装置として作用するスリー・ステート・バッフ
ァ２１と、システム専用入出力装置の選択を許可／禁止
するための出力装置として作用するＤフリップフロップ
２４と、システム専用出力装置として作用するＤフリッ
プフロップ２０と、システム専用入力装置として作用す
るスリー・ステート・バッファ２１に対して、等しく割
り当てられている番号とアドレスの合致を検出するデコ
ーダ１７と、出力装置として作用するＤフリップフロッ
プ２４に割り当てられている番号とアドレスの合致を検
出するデコーダ２２と、システム専用出力装置として作
用するＤフリップフロップ２０の選択を行うＡＮＤ回路
１８と、システム専用入力装置として作用するスリー・
ステート・バッファ２１の選択を行うＡＮＤ回路１９
と、出力装置として作用するＤフリップフロップ２４の
選択を行うＡＮＤ回路２３とを備えて構成される。

【００１２】また、図８（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）および（ｉ）
と、図９（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）、（ｇ）、（ｈ）、（ｉ）および（ｊ）は、本従
来例における各信号のタイミング図であり、図８は、シ
ステム専用出力装置としてのＤフリップフロップ２０に
対する出力動作に対応するタイミング図であり、また図
９は、システム専用出力装置のＤフリップフロップ２０
からの入力動作に対応するタイミング図である。以下、
図７、図８および図９を参照して、従来例の動作につい
て説明する。

【００１３】最初に、プロセッサからの出力装置に対す
る出力動作について考えるものとする。まず、プロセッ
サより出力装置のＤフリップフロップ２４に割り当てら
れた番号がアドレス信号７０１として出力され、デコー
ダ２２に入力される。デコーダ２２においては、当該ア
ドレス信号７０１が、出力装置のＤフリップフロップ２
４に割り当てられた番号と合致したことが検出され、信
号７０９としてハイ・レベルの信号が出力されてＡＮＤ
回路２３に入力される。次に、前記プロセッサからは出
力対象のデータがデータ・バス７０７に供給されるとと
もに、出力制御信号７０４としてハイ・レベルのパルス
信号が出力されて、ＡＮＤ回路２３に入力される。信号
７０９がハイ・レベルであるため、ＡＮＤ回路２３より
出力される出力許可信号７１０としては、出力制御信号
７０４のパルス信号がそのまま出力されて、出力装置の
Ｄフリップフロップ２４に入力される。これにより、出
力許可信号７１０のパルス信号によって、出力装置のＤ
フリップフロップ２４にはデータ・バス７０７上のデー
タが保持され、信号７１１として出力される。

【００１４】以上により、出力装置としてのＤフリップ
フロップ２４に対する出力動作は完了となる。プログラ
ムにより、この出力動作において、データ・バス７０７
に供給されるデータを設定することは可能であり、信号
７１１のレベルをハイ・レベルとロウ・レベルのどちら
にでも自由に設定することができる。

【００１５】次に、Ｄフリップフロップ２４より出力さ
れる信号７１１がハイ・レベルである時に、プロセッサ
よりシステム専用出力装置のＤフリップフロップ２０に
対する出力動作を行う場合を考える。まず、プロセッサ
よりシステム専用出力装置のＤフリップフロップ２０に
割り当てられた番号がアドレス信号７０１として出力さ
れ、デコーダ１７に入力される。デコーダ１７において
は、当該アドレス信号７０１が、システム専用出力装置
のＤフリップフロップ２０に割り当てられた番号と合致
したことが検出され、信号７０２としてハイ・レベルの
信号が出力されてＡＮＤ回路１８および１９に入力され
る。次に、前記プロセッサからは出力対象のデータがデ
ータ・バス７０７に供給されるとともに、出力制御信号
７０４としてハイ・レベルのパルス信号が出力されて、
ＡＮＤ回路１８に入力される。ＡＮＤ回路１８に対して
は、Ｄフリップフロップ２４より、上述の信号７１１も
入力されており、信号７０２および信号７１１がハイ・
レベルであるため、ＡＮＤ回路１８より出力される出力
許可信号７０６としては、出力制御信号７０４のパルス
信号がそのまま出力されて、システム専用出力装置のＤ
フリップフロップ２０に入力される。これにより、出力
許可信号７０６のパルス信号によって、システム専用出
力装置のＤフリップフロップ２０にはデータ・バス７０
７上のデータが保持され、信号７０８として出力され
る。

【００１６】以上により、信号７１１がハイ・レベルの
時における、システム専用出力装置としてのＤフリップ
フロップ２０に対する出力動作が完了する。

【００１７】次に、Ｄフリップフロップ２４より出力さ
れる信号７１１がロウ・レベルである時に、プロセッサ
よりシステム専用出力装置のＤフリップフロップ２０に
対する出力動作を行う場合を考える。まず、プロセッサ
よりシステム専用出力装置のＤフリップフロップ２０に
割り当てられた番号がアドレス信号７０１として出力さ
れ、デコーダ１７に入力される。デコーダ１７において
は、当該アドレス信号７０１が、システム専用出力装置
のＤフリップフロップ２０に割り当てられた番号と合致
したことが検出され、信号７０２としてハイ・レベルの
信号が出力されてＡＮＤ回路１８および１９に入力され
る。次に、前記プロセッサからは出力対象のデータがデ
ータ・バス７０７に供給されるとともに、出力制御信号
７０４としてハイ・レベルのパルス信号が出力されて、
ＡＮＤ回路１８に入力される。ＡＮＤ回路１８に対して
は、Ｄフリップフロップ２４より、上述の信号７１１も
入力されており、信号７１１がロウ・レベルであるた
め、ＡＮＤ回路１８より出力される出力許可信号７０６
はゼロ・レベルのままである。これにより、システム専
用出力装置のＤフリップフロップ２０におけるデータ保
持内容は変化することがない。

【００１８】以上により、信号７１１がロウレベルの時
における、システム専用出力装置としてのＤフリップフ
ロップ２０に対する出力動作が完了する。

【００１９】次に、Ｄフリップフロップ２４より出力さ
れる信号７１１がハイ・レベルである時に、プロセッサ
に対して、システム専用入力装置のスリー・ステート・
バッファ２１から入力動作を行う場合を考える。まず、
プロセッサよりシステム専用入力装置のスリー・ステー
ト・バッファ２１に割り当てられた番号がアドレス信号
７０１として出力され、デコーダ１７に入力される。デ
コーダ１７においては、当該アドレス信号７０１が、シ
ステム専用入力装置のスリー・ステート・バッファ２１
に割り当てられた番号と合致したことが検出され、信号
７０２としてハイ・レベルの信号が出力されてＡＮＤ回
路１８および１９に入力される。次に、前記プロセッサ
からは、入力制御信号７０３としてハイ・レベルのパル
ス信号が出力されて、ＡＮＤ回路１９に入力される。Ａ
ＮＤ回路１９に対しては、Ｄフリップフロップ２４よ
り、上述の信号７１１も入力されており、信号７０２が
ハイ・レベルであるため、ＡＮＤ回路１９より出力され
る入力許可信号７０５としては、入力制御信号７０３の
パルス信号がそのまま出力されて、システム専用入力装
置のスリー・ステート・バッファ２１のゲートに入力さ
れる。スリー・ステート・バッファ２１においては、入
力許可信号７０５のパルスがハイ・レベルの期間、シス
テム専用入力装置として、Ｄフリップフロップ２０より
出力されて入力される信号７０８が、データ・バス７０
７に対して出力される。

【００２０】以上により、信号７１１がハイ・レベルの
時における、システム専用入力装置としてのスリー・ス
テート・バッファ２１からの入力動作が完了する。

【００２１】次に、Ｄフリップフロップ２４より出力さ
れる信号７１１がロウ・レベルである時に、プロセッサ
に対して、システム専用入力装置のスリー・ステート・
バッファ２１から入力動作を行う場合を考える。まず、
プロセッサよりシステム専用入力装置のスリー・ステー
ト・バッファ２１に割り当てられた番号がアドレス信号
７０１として出力され、デコーダ１７に入力される。デ
コーダ１７においては、当該アドレス信号７０１が、シ
ステム専用入力装置のスリー・ステート・バッファ２１
に割り当てられた番号と合致したことが検出され、信号
７０２としてハイ・レベルの信号が出力されてＡＮＤ回
路１８および１９に入力される。次に、前記プロセッサ
からは、入力制御信号７０３としてハイ・レベルのパル
ス信号が出力されて、ＡＮＤ回路１９に入力される。Ａ
ＮＤ回路１９に対しては、Ｄフリップフロップ２４よ
り、上述の信号７１１も入力されており、信号７１１が
ロウ・レベルであるため、ＡＮＤ回路１９より出力され
る入力許可信号７０５はゼロ・レベルのままである。こ
れにより、システム専用入力装置のスリー・ステート・
バッファ２１からは、データ・バス７０７に何も出力さ
れることがない。

【００２２】以上により、信号７１１がロウ・レベルの
時における、システム専用入力装置としてのスリー・ス
テート・バッファ２１からの入力動作が完了する。

【００２３】システム・プログラムを介してシステム専
用出力装置（Ｄフリップフロップ２０）およびシステム
専用入力装置（スリー・ステート・バッファ２１）に対
するアクセスを行う場合には、前以て出力装置（Ｄフリ
ップフロップ２４）を通して信号７１１をハイ・レベル
に設定しておく。信号７１１がハイ・レベルである期間
においては、通常の入出力装置と同様に、システム専用
出力装置（Ｄフリップフロップ２０）およびシステム専
用入力装置（スリー・ステート・バッファ２１）に対す
るアクセスが可能となる。

【００２４】システム・プログラムを介して、システム
専用出力装置（Ｄフリップフロップ２０）およびシステ
ム専用入力装置（スリー・ステート・バッファ２１）に
対するアクセスが終了した場合には、出力装置（Ｄフリ
ップフロップ２４）を通して信号５１１をロウ・レベル
に設定する。信号７１１をロウ・レベルである期間にお
いては、たとえアドレス信号と装置の番号が合致して
も、システム専用出力装置（Ｄフリップフロップ２０）
およびシステム専用入力装置（スリー・ステート・バッ
ファ２１）が選択されることはない。このことにより、
アプリケーション・プログラムによる不用意なシステム
専用入出力装置に対するアクセスが未然に防止される。
しかしながら、信号７１１がロウ・レベルの場合におい
ても、システム専用入出力装置の選択／禁止するための
出力装置（Ｄフリップフロップ２４）に対するアクセス
は可能である。

【００２５】

【発明が解決しようとする課題】上述した従来の入出力
装置の選択方式においては、リング保護機能を採用した
高価なマイクロプロセッサを用いなければ、アプリケー
ション・プログラムを介して、システム専用入出力装置
の選択を許可してしまうことが可能であり、これによ
り、コンピュータ・システムの信頼性が阻害されるとい
う欠点がある。

【００２６】また、システム専用入出力装置に対するア
クセスの前後において、システム専用入出力装置を許可
／禁止するためのオーバーヘッドが発生し、コンピュー
タ・システムに対し性能低下をもたらすという欠点があ
る。

【００２７】

【課題を解決するための手段】本発明の入出力装置の選
択方式は、プロセッサより出力されるアドレスによって
所定の入出力装置を選択する手段として、プロクラムに
よる命令のフエッチを検出するフエッチ検出手段と、前
記アドレスが、所定の範囲内にあることを検出して、当
該検出出力を真とする第１のデコード手段と、前記第１
のデコード手段の出力を、前記フエッチ検出手段の検出
出力を介して記憶する一時記憶手段と、選択の対象とす
る入出力装置に割り当てられた番号と前記アドレスとの
合致を検出して、当該検出出力を真とする第２のデコー
ド手段とを少なくとも備え、前記一時記憶手段の出力と
前記第２のデコード手段の出力とが共に真であることを
条件として、選択の対象とする入出力装置を選択するこ
とを特徴としている。

【００２８】

【実施例】次に、本発明について図面を参照して説明す
る。

【００２９】図１は本発明の第１の実施例における入出
力装置を示すブロック図である。図１に示されるよう
に、本実施例における入出力装置は、出力装置として作
用するＤフリップフロップ７と、入力装置として作用す
るスリー・ステート・バッファ８と、命令のフエッチを
検出するフエッチ検出手段３と、一時記憶手段として作
用するＤフリップフロップ４と、入出力装置に割り当て
られた番号とアドレスとの合致を検出するデコーダ１
と、アドレス信号が所定の範囲内にあるか否かを検出す
るデコーダ２と、出力装置の選択を行うＡＮＤ回路５
と、入力装置の選択を行うＡＮＤ回路６とを備えて構成
される。なお、上記において、デコーダ２において検出
の対象としている所定のアドレス範囲とは、システム・
プログラムが配置されているアドレス範囲を意味してい
る。

【００３０】また、図２（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）、（ｆ）、（ｇ）および（ｈ）と、図３
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、
（ｇ）および（ｈ）は、本実施例における各信号のタイ
ミング図であり、図２は、出力装置としてのＤフリップ
フロップ７に対する出力動作に対応するタイミング図で
あり、また図３は、入力装置としてのスリー・ステート
・バッファ８からの入力動作に対応するタイミング図で
ある。以下、図１、図２および図３を参照して、本実施
例の動作について説明する。

【００３１】まず、命令フエッチ動作について考える。
最初に、プロセッサからは、出力命令のアドレスがアド
レス信号１０１として出力されて、デコーダ２に入力さ
れる。デコーダ２においては、当該アドレスが所定のア
ドレス範囲内にある場合にはハイ・レベルとなり、所定
のアドレス範囲外にある場合にはロウ・レベルとなる信
号１０９が出力されて、一時記憶手段として作用するＤ
フリップフロップ４に入力される。他方、プロセッサよ
りは、フエッチのバスサイクルであることを表わす情報
が、信号１１０として命令フエッチ検出回路３に入力さ
れており、命令フエッチ検出回路３においては、当該信
号１１０を入力して命令フエッチであることが検出さ
れ、ハイ・レベルのパルス信号１１１が出力されて、Ｄ
フリップフロップ４に入力される。Ｄフリップフロップ
４においては、当該パルス信号１１１をクロック信号と
して、デコーダ２より入力される信号１０９が格納さ
れ、信号１１２として出力される。以上の動作を介し
て、命令フエッチ動作は完了する。なお、この場合にお
いては、デコーダ２において検出される所定のアドレス
範囲が、システム・プログラムのアドレス範囲内である
ため、システム・プログラム中の命令フエッチ後には、
信号１１２はハイ・レベルとなる。逆に、システム・プ
ログラムのアドレス範囲外の命令フエッチ後において
は、信号１１２はロウ・レベルとなる。

【００３２】次に、Ｄフリップフロップ４より出力され
る信号１１２がハイ・レベルの時に、出力装置としての
Ｄフリップフロップ７に対する出力動作を行う場合につ
いて考える。

【００３３】まず、プロセッサより、出力装置としての
Ｄフリップフロップ７に割り当てられた番号がアドレス
信号１０１として出力されて、デコーダ１に入力され
る。デコーダ１においては、当該アドレスが、出力装置
としてのＤフリップフロップ７に割り当てられた番号と
合致したことが検出され、信号１０２としてハイ・レベ
ルが出力されて、ＡＮＤ回路５および６に入力される。
他方、プロセッサよりは、出力すべきデータがデータ・
バス１０７に出力され、また、出力制御信号１０４とし
てハイ・レベルのパルス信号が出力されてＡＮＤ回路５
に入力される。ＡＮＤ回路５に対しては、Ｄフリップフ
ロップ４よりハイ・レベルの信号１１２が入力されてお
り、デコーダ１より入力される信号１０２もハイ・レベ
ルであるため、ＡＮＤ回路５より出力される出力許可信
号１０６としては、出力制御信号１０４のパルス信号が
そのまま出力され、出力許可信号１０６として、出力装
置として作用するＤフリップブロップ７に入力される。
Ｄフリップブロップ７においては、出力許可信号１０６
のパルスがハイ・レベルの期間、出力装置として作用
し、データ・バス１０７上のデータが保持されて、信号
１０８が出力される。

【００３４】以上により、信号１１２がハイ・レベルの
時における、出力装置としてのＤフリップフロップ７に
対する出力動作が完了する。

【００３５】次に、Ｄフリップフロップ４より出力され
る信号１１２がロウ・レベルの時に、出力装置としての
Ｄフリップフロップ７に対する出力動作を行う場合につ
いて考える。

【００３６】まず、プロセッサより、出力装置としての
Ｄフリップフロップ７に割り当てられた番号がアドレス
信号１０１として出力されて、デコーダ１に入力され
る。デコーダ１においては、当該アドレスが、出力装置
としてのＤフリップフロップ７に割り当てられた番号と
合致したことが検出され、信号１０２としてハイ・レベ
ルが出力されて、ＡＮＤ回路５および６に入力される。
他方、プロセッサよりは、出力すべきデータがデータ・
バス１０７に出力され、また、出力制御信号１０４とし
てハイ・レベルのパルス信号が出力されてＡＮＤ回路５
に入力される。ＡＮＤ回路５に対しては、Ｄフリップフ
ロップ４よりロウ・レベルの信号１１２が入力されてお
り、ＡＮＤ回路５より出力される出力許可信号１０６と
しては、出力制御号１０４のパルス信号が出力されるこ
とはなく、ロウ・レベルのままの状態となる。従って、
出力許可信号１０６がロウ・レベルのままであるため、
出力装置として作用するＤフリップフロップ７の保持内
容は変化することがない。

【００３７】以上により、信号１１２がロウ・レベルの
時における、出力装置としてのＤフリップフロップ７に
対する出力動作が完了する。

【００３８】次に、Ｄフリップフロップ４より出力され
る信号１１２がハイ・レベルである時に、入力装置とし
てのスリー・ステート・バッファ８から入力動作を行う
場合を考える。

【００３９】まず、プロセッサより、入力装置として作
用するのスリー・ステート・バッファ８に割り当てられ
た番号がアドレス信号１０１として出力され、デコーダ
１に入力される。デコーダ１においては、当該アドレス
信号１０１が、入力装置のスリー・ステート・バッファ
８に割り当てられた番号と合致したことが検出され、信
号１０２としてハイ・レベルの信号が出力されてＡＮＤ
回路５および６に入力される。次に、プロセッサから
は、入力制御信号１０３としてハイ・レベルのパルス信
号が出力されて、ＡＮＤ回路６に入力される。ＡＮＤ回
路６に対しては、Ｄフリップフロップ４より、信号１１
２がハイ・レベルで入力されており、信号１０２もハイ
・レベルであるため、ＡＮＤ回路６より出力される入力
許可信号１０５としては、入力制御信号１０３のパルス
信号がそのまま出力されて、入力装置のスリー・ステー
ト・バッファ８のゲートに入力される。スリー・ステー
ト・バッファ８においては、入力許可信号１０５のパル
スがハイ・レベルの期間、入力装置として作用し、Ｄフ
リップフロップ７より入力される信号１０８が、データ
・バス１０７に対しデータ出力される。

【００４０】以上により、信号１１２がハイ・レベルの
時における、入力装置として作用するスリー・ステート
・バッファ８からの入力動作が完了する。

【００４１】次に、Ｄフリップフロップ４より出力され
る信号１１２がロウ・レベルである時に、入力装置とし
て作用するスリー・ステート・バッファ８から入力動作
を行う場合を考える。

【００４２】まず、プロセッサより、入力装置として作
用するスリー・ステート・バッファ８に割り当てられた
番号がアドレス信号１０１として出力され、デコーダ１
に入力される。デコーダ１においては、当該アドレス信
号１０１が、入力装置のスリー・ステート・バッファ８
に割り当てられた番号と合致したことが検出され、信号
１０２としてハイ・レベルの信号が出力されてＡＮＤ回
路５および６に入力される。次に、プロセッサからは、
入力制御信号１０３としてハイ・レベルのパルス信号が
出力されて、ＡＮＤ回路６に入力される。ＡＮＤ回路６
に対しては、Ｄフリップフロップ４より、信号１１２も
入力されており、信号１１２がロウレベルであるため、
ＡＮＤ回路６より出力される入力許可信号１０５として
は、入力制御号１０３のパルス信号が出力されることは
なく、ロウ・レベルのままの状態となる。これにより、
入力装置のスリー・ステート・アーファ８からは、デー
タ・バス１０７に何のデータも出力されることがない。

【００４３】以上により、信号１１２がロウレベルの時
における、入力装置としてのスリー・ステート・バッフ
ァ８からの入力動作が完了する。

【００４４】フオン・ノイマン型のプロセッサにおいて
は、プロセッサにおいて実行すべきプログラムは、記憶
装置上に並べられている。プロセッサにおいては、命令
のフエッチと実行とが繰返して行われており、プログラ
ム中の入出力命令を実行することにより、入出力動作が
起る前には、必らず入出力命令のフエッチが行われてい
る。従って、システム・プログラム中の命令の実行によ
り入出力動作が行われる場合には、事前の命令フエッチ
動作を介して、Ｄフリップフロップ４より出力される信
号１１２にはハイ・レベルが出力されている。前述のよ
うに、信号１１２がハイ・レベルである場合には、出力
装置として作用するＤフリップフロップ７、および入力
装置として作用するスリー・ステート・バッファ８は、
通常通りに選択することができる。

【００４５】一方、システム・プログラム外の命令の実
行により、入出力動作が行われる場合には、事前の命令
フエッチ動作により、信号１１２にはロウ・レベルが出
力されている。前述のように、信号１１２がロウ・レベ
ルである場合には、出力装置としてのＤフリップフロッ
プ７、および入力装置としてのスリー・ステート・バッ
ファ８は、共に選択することは不可能である。

【００４６】次に、本発明の第２の実施例について説明
する。本実施例は、過去のシステムに存在している入出
力専用装置を、本発明の選択回路として用い、システム
・プログラムからのみ出力可能とした実施例である。

【００４７】図４は、本実施例における入出力装置を示
すブロック図である。図４に示されるように、本実施例
の入出力装置は、出力装置として作用するＤフリップフ
ロップ１５と、入力装置として作用するスリー・ステー
ト・バッファ１６と、命令のフエッチを検出するフエッ
チ検出手段１１と、一時記憶手段として作用するＤフリ
ップフロップ１２と、入出力装置に割り当てられた番号
とアドレスとの合致を検出するデコーダ９と、アドレス
信号が所定の範囲内にあるか否かを検出するデコーダ１
０と、出力装置の選択を行うＡＮＤ回路１３と、入力装
置の選択を行うＡＮＤ回路１４とを備えて構成される。
なお、上記において、デコーダ１０において検出の対象
としている所定のアドレス範囲とは、システム・プログ
ラムが配置されているアドレス範囲を意味している。

【００４８】また、図５（ａ）、（ｂ）、（ｃ）、
（ｄ）、（ｅ）、（ｆ）、（ｇ）および（ｈ）と、図６
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、
（ｇ）および（ｈ）は、本実施例における各信号のタイ
ミング図であり、図５は、出力装置としてのＤフリップ
フロップ１５に対する出力動作に対応するタイミング図
であり、また図６は、入力装置としてのスリー・ステー
ト・バッファ１６からの入力動作に対応するタイミング
図である。以下、図４、図５および図６を参照して、本
実施例の動作について説明する。

【００４９】まず、命令フエッチ動作について考える。
本実施例における命令フエッチ動作は、前述の第１の実
施例の場合と同様であり、その説明は省略する。なお、
本実施例においては、デコーダ１０において検出される
所定のアドレス範囲が、システム・プログラムのアドレ
ス範囲であることから、システム・プログラム中の命令
フエッチ後においては、Ｄフリップフロップ１２より出
力される信号４１２はハイ・レベルとなる。また逆に、
システム・プログラム外の命令フエッチ後においては、
信号３１２はロウ・レベルとなる。

【００５０】次に、Ｄフリップフロップ４より出力され
る信号４１２がハイ・レベルの時に、出力装置としての
Ｄフリップフロップ１５に対する出力動作を行う場合に
ついて考える。

【００５１】まず、プロセッサより、出力装置としての
Ｄフリップフロップ１５に割り当てられた番号がアドレ
ス信号４０１として出力されて、デコーダ９に入力され
る。デコーダ９においては、当該アドレスが、出力装置
としてのＤフリップフロップ１５に割り当てられた番号
と合致したことが検出され、信号４０２としてハイ・レ
ベルが出力されて、ＡＮＤ回路１３および１４に入力さ
れる。他方、プロセッサよりは、出力すべきデータがデ
ータ・バス４０７に出力され、また、出力制御信号４０
４としてハイ・レベルのパルス信号が出力されてＡＮＤ
回路１３に入力される。ＡＮＤ回路１３に対しては、Ｄ
フリップフロップ１２よりハイ・レベルの信号４１２が
入力されており、デコーダ９より入力される信号４０２
もハイ・レベルであるため、ＡＮＤ回路１３より出力さ
れる出力許可信号４０６としては、出力制御信号４０４
のパルス信号がそのまま出力され、出力許可信号４０６
として、出力装置として作用するＤフリップブロップ１
５に入力される。Ｄフリップブロップ１５においては、
出力許可信号４０６のパルスがハイ・レベルの期間、出
力装置として作用し、データ・バス４０７上のデータが
保持されて、信号４０８が出力される。

【００５２】以上により、信号４１２がハイ・レベルの
時における、出力装置としてのＤフリップフロップ１３
に対する出力動作が完了する。

【００５３】次に、Ｄフリップフロップ１２より出力さ
れる信号４１２がロウ・レベルの時に、出力装置として
のＤフリップフロップ１５に対する出力動作を行う場合
について考える。

【００５４】まず、プロセッサより、出力装置としての
Ｄフリップフロップ１５に割り当てられた番号がアドレ
ス信号４０１として出力されて、デコーダ９に入力され
る。デコーダ９においては、当該アドレスが、出力装置
としてのＤフリップフロップ１５に割り当てられた番号
と合致したことが検出され、信号４０２としてハイ・レ
ベルが出力されて、ＡＮＤ回路１３および１４に入力さ
れる。他方、プロセッサよりは、出力すべきデータがデ
ータ・バス４０７に出力され、また、出力制御信号４０
４としてハイ・レベルのパルス信号が出力されてＡＮＤ
回路１３に入力される。ＡＮＤ回路１３に対しては、Ｄ
フリップフロップ４よりロウ・レベルの信号４１２が入
力されており、ＡＮＤ回路１３より出力される出力許可
信号４０６としては、出力制御号４０４のパルス信号が
出力されることはなく、ロウ・レベルのままの状態とな
る。従って、出力許可信号４０６がロウ・レベルである
ため、出力装置として作用するＤフリップフロップ１５
の保持内容は変化することがない。

【００５５】以上により、信号４１２がロウ・レベルの
時における、出力装置としてのＤフリップフロップ１５
に対する出力動作が完了する。

【００５６】次に、Ｄフリップフロップ１２より出力さ
れる信号４１２がハイ・レベルの時に、入力装置として
のスリー・ステート・バッファ１６から入力動作を行う
場合を考える。

【００５７】まず、プロセッサより入力装置として作用
するのスリー・ステート・バッファ１６に割り当てられ
た番号がアドレス信号４０１として出力され、デコーダ
９に入力される。デコーダ９においては、当該アドレス
信号４０１が、入力装置のスリー・ステート・バッファ
１６に割り当てられた番号と合致したことが検出され、
信号４０２としてハイ・レベルの信号が出力されて１４
に入力される。次に、プロセッサからは、入力制御信号
４０３としてハイ・レベルのパルス信号が出力されて、
ＡＮＤ回路１４に入力される。ＡＮＤ回路１４に対し
て、デコーダ９より入力される信号４０２もハイ・レベ
ルであるため、ＡＮＤ回路１４より出力される入力許可
信号４０５としては、入力制御信号４０３のパルス信号
がそのまま出力されて、入力装置のスリー・ステート・
バッファ１６のゲートに入力される。スリー・ステート
・バッファ１６においては、入力許可信号４０５のパル
スがハイ・レベルの期間、入力装置として作用し、Ｄフ
リップフロップ１５より入力される信号４０８が、デー
タ・バス４０７に対しデータ出力される。

【００５８】以上により、信号４１２がハイ・レベルの
時における、入力装置として作用するスリー・ステート
・バッファ１６からの入力動作が完了する。

【００５９】フオン・ノイマン型のプロセッサにおいて
は、プロセッサにおいて実行すべきプログラムは、記憶
装置に上に並べられている。プロセッサにおいては、命
令のフエッチと実行とが繰返して行われており、プログ
ラム中の入出力命令を実行することにより、入出力動作
が起る前には、必らず入出力命令のフエッチが行われて
いる。従って、システム・プログラム中の命令の実行に
より、入出力動作が行われる場合には、事前の命令フエ
ッチ動作を介して、Ｄフリップフロップ１２より出力さ
れる信号４１２にはハイ・レベルが出力されている。前
述のように、信号４１２がハイ・レベルである場合に
は、出力装置として作用するＤフリップフロップ１５
は、通常通りに選択することができる。

【００６０】一方、システム・プログラム外の命令の実
行により出力動作が行われる場合には、事前の命令フエ
ッチ動作により、信号４１２にはロウ・レベルが出力さ
れている。前述のように、信号４１２がロウ・レベルで
ある場合には、出力装置としてのＤフリップフロップ１
５を選択することはできない。また、入力装置としての
スリー・ステート・バッファ１６は、信号４１２の状態
に関係なく、常に選択することが可能である。

【００６１】なお、上記の第１および第２の実施例の説
明においては、分離型Ｉ／Ｏのアドレス指定のシステム
に対して応用した実施例を用いて動作説明を行っている
が、本発明の適用範囲はこれに限定されるものではな
く、メモリマップＩ／Ｏのアドレス指定のシステムに対
しても同様の効果を得ることが可能であり、本発明の目
的・効果を達成することができることは言うまでもな
い。

【００６２】

【発明の効果】以上説明したように、本発明は、リンク
保護機能を有しない安価なマイクロプロセッサを用いて
も、アプリケーション・プログラムにより、システム専
用入出力装置の選択を許可することが不可能となるとと
もに、加うるに、システム専用入出力装置をアクセスす
るためのオーバー・ヘッドによる性能低下を排除するこ
とのできる入出力装置の選択方式を提供することができ
るという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例における入出力装置を示
すブロック図である。

【図２】第１の実施例における入出力装置の動作例を示
すタイミング図である。

【図３】第１の実施例における入出力装置の動作例を示
すタイミング図である。

【図４】本発明の第２の実施例における入出力装置を示
すブロック図である。

【図５】第２の実施例における入出力装置の動作例を示
すタイミング図である。

【図６】第２の実施例における入出力装置の動作例を示
すタイミング図である。

【図７】従来例における入出力装置を示すブロック図で
ある。

【図８】従来例における入出力装置の動作例を示すタイ
ミング図である。

【図９】従来例における入出力装置の動作例を示すタイ
ミング図である。

【符号の説明】

１、２、９、１０、１２、１７ デコーダ ３、１１ 命令フエッチ検出回路 ４、７、１２、１５、２０、２４ Ｄフリップフロッ
プ ５，６、１３、１４、１８、１９、２３ ＡＮＤ回路 ８、１６、２１ スリー・ステート・バッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プロセッサより出力されるアドレスによ
   って所定の入出力装置を選択する手段として、 プログラムによる命令のフエッチを検出するフエッチ検
   出手段と、 前記アドレスが、所定の範囲内にあることを検出して、
   当該検出出力を真とする第１のデコード手段と、 前記第１のデコード手段の出力を、前記フエッチ検出手
   段の検出出力を介して記憶する一時記憶手段と、 選択の対象とする入出力装置に割り当てられた番号と前
   記アドレスとの合致を検出して、当該検出出力を真とす
   る第２のデコード手段と、 を少なくとも備え、前記一時記憶手段の出力と前記第２
   のデコード手段の出力とが共に真であることを条件とし
   て、選択の対象とする入出力装置を選択することを特徴
   とする入出力装置の選択方式。