JPH07105550B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPH07105550B2 JPH07105550B2 JP5972286A JP5972286A JPH07105550B2 JP H07105550 B2 JPH07105550 B2 JP H07105550B2 JP 5972286 A JP5972286 A JP 5972286A JP 5972286 A JP5972286 A JP 5972286A JP H07105550 B2 JPH07105550 B2 JP H07105550B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting device
- compound semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 この発明は、埋め込み構造の半導体発光装置の活性領域
をストライプ状に成形するに際して、 半導体層の組成による選択的異方性エッチング処理と、
非選択的等方性エッチング処理とを実施することによ
り、 良好な制御性を確保して、半導体発光装置の特性を向上
するようにしたものである。
をストライプ状に成形するに際して、 半導体層の組成による選択的異方性エッチング処理と、
非選択的等方性エッチング処理とを実施することによ
り、 良好な制御性を確保して、半導体発光装置の特性を向上
するようにしたものである。
本発明は半導体発光装置の製造方法にかかり、特に埋め
込み構造の半導体発光装置のストライプ領域と埋め込み
層との界面における漏れ電流等の問題を抑止して、閾値
電流の低減、効率の向上等を実現する製造方法の改善に
関する。
込み構造の半導体発光装置のストライプ領域と埋め込み
層との界面における漏れ電流等の問題を抑止して、閾値
電流の低減、効率の向上等を実現する製造方法の改善に
関する。
光を情報信号の媒体とする光通信その他のシステムにお
いて、光信号を発生する光源として半導体発光装置が極
めて重要な役割を果たしている。
いて、光信号を発生する光源として半導体発光装置が極
めて重要な役割を果たしている。
従ってこれらのシステムの高度化と多様化を進めるため
に、半導体発光装置特にレーザについて閾値電流、効率
などの特性の一層の向上が要望されている。
に、半導体発光装置特にレーザについて閾値電流、効率
などの特性の一層の向上が要望されている。
例えば光通信の石英系ファイバによる伝送に適する波長
1.3〜1.6μｍ程度の帯域の半導体レーザとして、第２図
に模式側断面図を示すインジウム燐／インジウムガリウ
ム砒素燐（InP/InGaAsP）系BH（Buried Heterostructur
e）レーザが知られている。
1.3〜1.6μｍ程度の帯域の半導体レーザとして、第２図
に模式側断面図を示すインジウム燐／インジウムガリウ
ム砒素燐（InP/InGaAsP）系BH（Buried Heterostructur
e）レーザが知られている。
分布帰還形InP/InGaAsP系BHレーザの半導体基体は、例
えばｎ型InP基板21上に回折格子（本断面図には周期構
造が現れない）を形成し、この基板面上にエピタキシャ
ル成長したｎ型InGaAsP導波層22、InGaAsP活性層23、ｐ
型InP閉じ込め層24及びｐ型InGaAsPコンタクト層25から
なるヘテロ接合積層構造をメサエッチングしてストライ
プ領域を形成し、このエッチングした領域に埋め込み成
長したｐ型InP電流狭窄層27及びｎ型InPブロック層28に
より、レーザ光の横モードを制御する屈折率ガイディン
グ電流狭窄を行っている。なお29は絶縁膜、30はＰ側電
極、31はｎ側電極である。
えばｎ型InP基板21上に回折格子（本断面図には周期構
造が現れない）を形成し、この基板面上にエピタキシャ
ル成長したｎ型InGaAsP導波層22、InGaAsP活性層23、ｐ
型InP閉じ込め層24及びｐ型InGaAsPコンタクト層25から
なるヘテロ接合積層構造をメサエッチングしてストライ
プ領域を形成し、このエッチングした領域に埋め込み成
長したｐ型InP電流狭窄層27及びｎ型InPブロック層28に
より、レーザ光の横モードを制御する屈折率ガイディン
グ電流狭窄を行っている。なお29は絶縁膜、30はＰ側電
極、31はｎ側電極である。
本従来例において、半導体層のエピタキシャル成長は半
導体基板21の（100）面上に行い、かつストライプ領域
の長さ方向を〔011〕方向としている。これはこの結晶
方向にマスクを設け、臭素（Br）−メタノール（CH3O
H）溶液等によりメサ形にエッチングを行えば、図示の
如く（111）Ａ面がエッチング面に現れて活性層23近傍
の幅が最も狭くなる断面形状となり、レーザの横モード
制御のために重要である活性層23の幅の制御が容易とな
ることによる。
導体基板21の（100）面上に行い、かつストライプ領域
の長さ方向を〔011〕方向としている。これはこの結晶
方向にマスクを設け、臭素（Br）−メタノール（CH3O
H）溶液等によりメサ形にエッチングを行えば、図示の
如く（111）Ａ面がエッチング面に現れて活性層23近傍
の幅が最も狭くなる断面形状となり、レーザの横モード
制御のために重要である活性層23の幅の制御が容易とな
ることによる。
上述のメサ形ストライプ領域を形成する異方性エッチン
グ方法ではメサ側面に（111）Ａ面が現れ、埋め込み成
長に際してはこの（111）Ａ面上に、前記ｐ型InP電流狭
窄層27及びｎ型InPブロック層28を例えば液相エピタキ
シャル成長方法により成長させることとなる。
グ方法ではメサ側面に（111）Ａ面が現れ、埋め込み成
長に際してはこの（111）Ａ面上に、前記ｐ型InP電流狭
窄層27及びｎ型InPブロック層28を例えば液相エピタキ
シャル成長方法により成長させることとなる。
然るにこの（111）Ａ面はIn等のIII族原子で構成される
面であり、エッチング処理の際に周囲の酸素（O2）と化
合し汚染を受け易いこと、埋め込みエピタキシャル成長
工程において熱変成を受け易いこと、他の面に比較して
成長が遅いことなどの問題がある。なおこの熱変成によ
り閾値電流の増大、効率の低下が現れるが、これはスト
ライプ領域と埋め込み層との界面に過剰のInによる導電
経路が形成されることによると考えられる。
面であり、エッチング処理の際に周囲の酸素（O2）と化
合し汚染を受け易いこと、埋め込みエピタキシャル成長
工程において熱変成を受け易いこと、他の面に比較して
成長が遅いことなどの問題がある。なおこの熱変成によ
り閾値電流の増大、効率の低下が現れるが、これはスト
ライプ領域と埋め込み層との界面に過剰のInによる導電
経路が形成されることによると考えられる。
この問題に対して、活性層をメサの最もくびれた位置或
いはその下に置き、活性層側面は（111）Ａ面から外す
製造方法が試みられているが、この場合にも上側の閉じ
込め層側面には（111）Ａ面が現れるのみならず、この
活性層の位置制御は安定性が乏しい。
いはその下に置き、活性層側面は（111）Ａ面から外す
製造方法が試みられているが、この場合にも上側の閉じ
込め層側面には（111）Ａ面が現れるのみならず、この
活性層の位置制御は安定性が乏しい。
上述の如き現状から、メサ形ストライプ領域の断面形状
の制御性を確保して前記問題点を解決する製造方法が強
く要望されている。
の制御性を確保して前記問題点を解決する製造方法が強
く要望されている。
前記問題点は、化合物半導体基板の（100）面上に、２
元化合物半導体層と混晶化合物半導体層とからなるヘテ
ロ接合構造を形成し、該２元化合物半導体層と該混晶化
合物半導体層とに順次選択的異方性エッチング処理を行
って、長辺が〔011〕方向のストライプ状をなすメサ領
域を形成し、更に非選択的等方性エッチング処理を行っ
て該メサ領域を所要の形状に成形するとともにその側面
から（111）Ａ面を除去し、次いで該メサ領域を埋め込
む半導体層を成長する半導体発光装置の製造方法により
解決される。
元化合物半導体層と混晶化合物半導体層とからなるヘテ
ロ接合構造を形成し、該２元化合物半導体層と該混晶化
合物半導体層とに順次選択的異方性エッチング処理を行
って、長辺が〔011〕方向のストライプ状をなすメサ領
域を形成し、更に非選択的等方性エッチング処理を行っ
て該メサ領域を所要の形状に成形するとともにその側面
から（111）Ａ面を除去し、次いで該メサ領域を埋め込
む半導体層を成長する半導体発光装置の製造方法により
解決される。
本発明の半導体発光装置の製造方法では、化合物半導体
基板の（100）面上のヘテロ接合構造の半導体層をスト
ライプ状のメサ領域に成形するに際し、まず２元化合物
層と混晶化合物層との何れか１方のみに選択的に作用す
る異方性エッチング法により、長辺が〔011〕方向のス
トライプ状をなすメサ領域を良好な制御性をもって形成
し、更に非選択的等方性エッチング処理を行って、メサ
領域を結晶面が表出しない所要の形状、寸法とする。
基板の（100）面上のヘテロ接合構造の半導体層をスト
ライプ状のメサ領域に成形するに際し、まず２元化合物
層と混晶化合物層との何れか１方のみに選択的に作用す
る異方性エッチング法により、長辺が〔011〕方向のス
トライプ状をなすメサ領域を良好な制御性をもって形成
し、更に非選択的等方性エッチング処理を行って、メサ
領域を結晶面が表出しない所要の形状、寸法とする。
この本発明の製造方法によれば、活性領域の形状、寸法
の制御性は従来方法以上に良好であり、かつ（111）Ａ
面が除去されるために先に述べた問題点が解決され、特
性の良好な半導体発光装置を得ることができる。
の制御性は従来方法以上に良好であり、かつ（111）Ａ
面が除去されるために先に述べた問題点が解決され、特
性の良好な半導体発光装置を得ることができる。
以下本発明を実施例により具体的に説明する。
第１図（ａ）〜（ｄ）は本発明の実施例を示す工程順模
式側断面図である。
式側断面図である。
第１図（ａ）参照： ｎ型InP基板１の（100）面上で
〔011〕方向（紙面に垂直方向）に例えば同期Λ≒0.2μ
ｍの回折格子を形成し、この面上に厚さ例えば0.15μ
ｍ、ノンドープでルミネセンスピーク波長1.2μｍのInG
aAsP導波層２、厚さ例えば0.12μｍ、ノンドープでルミ
ネセンスピーク波長1.3μｍのInGaAsP活性層３、厚さ例
えば1.5μｍ、キャリア濃度７×1017cm-3程度のｐ型InP
閉じ込め層４、厚さ例えば0.5μｍ、キャリア濃度１×1
018cm-3程度のｐ型InGaAsPコンタクト層５を順次エピタ
キシャル成長する。
〔011〕方向（紙面に垂直方向）に例えば同期Λ≒0.2μ
ｍの回折格子を形成し、この面上に厚さ例えば0.15μ
ｍ、ノンドープでルミネセンスピーク波長1.2μｍのInG
aAsP導波層２、厚さ例えば0.12μｍ、ノンドープでルミ
ネセンスピーク波長1.3μｍのInGaAsP活性層３、厚さ例
えば1.5μｍ、キャリア濃度７×1017cm-3程度のｐ型InP
閉じ込め層４、厚さ例えば0.5μｍ、キャリア濃度１×1
018cm-3程度のｐ型InGaAsPコンタクト層５を順次エピタ
キシャル成長する。
ストライプ領域形成のためのマスク６を、例えば二酸化
シリコン（SiO2）、窒化シリコン（SiNx）、酸化アルミ
ニウム（Al2O3）等によって、この半導体基体面上〔01
1〕方向に、例えば幅2.5〜３μｍ、厚さ100mm程度に形
成する。
シリコン（SiO2）、窒化シリコン（SiNx）、酸化アルミ
ニウム（Al2O3）等によって、この半導体基体面上〔01
1〕方向に、例えば幅2.5〜３μｍ、厚さ100mm程度に形
成する。
第１図（ｂ）参照： この半導体基体にストライプ領域
を形成するための第１のエッチング処理として、InGaAs
Pからなるコンタクト層５、活性層３及び導波層２は硝
酸（HNO3）で、InPからなるｐ型閉じ込め層４は臭化水
素酸（HBr）又は塩酸（HCl）で、順次それぞれ選択的に
エッチングする。
を形成するための第１のエッチング処理として、InGaAs
Pからなるコンタクト層５、活性層３及び導波層２は硝
酸（HNO3）で、InPからなるｐ型閉じ込め層４は臭化水
素酸（HBr）又は塩酸（HCl）で、順次それぞれ選択的に
エッチングする。
この第１のエッチング処理は異方性で、メサ断面はInGa
AsP層５、３、２では（111）Ａ面、InP層４では（111）
Ｂ面が側面に現れる図示の如き形状となる。
AsP層５、３、２では（111）Ａ面、InP層４では（111）
Ｂ面が側面に現れる図示の如き形状となる。
第１図（ｃ）参照： 次いで第２のエッチング処理を行
う。この処理は非選択性かつ等方性でサイドエッチング
が比較的に大きいエッチング方法、例えばHBrと過酸化
水素水（H2O2）との混合液によるウエットエッチングな
どによる。この処理により（111）Ａ面、（111）Ｂ面が
現れない図示の如きメサ断面形状となる。
う。この処理は非選択性かつ等方性でサイドエッチング
が比較的に大きいエッチング方法、例えばHBrと過酸化
水素水（H2O2）との混合液によるウエットエッチングな
どによる。この処理により（111）Ａ面、（111）Ｂ面が
現れない図示の如きメサ断面形状となる。
第１図（ｄ）参照： この半導体基体に、厚さ例えば1.
5μｍ、キャリア濃度１×1018cm-3程度のｐ型InP電流狭
窄層７、厚さ例えば1.5μｍ、キャリア濃度７×1018cm
-3程度のｎ型InP電流ブロック層８を順次埋め込み成長
する。
5μｍ、キャリア濃度１×1018cm-3程度のｐ型InP電流狭
窄層７、厚さ例えば1.5μｍ、キャリア濃度７×1018cm
-3程度のｎ型InP電流ブロック層８を順次埋め込み成長
する。
この成長は通常液相エピタキシャル成長法により、かつ
成長直前にIn又は成長開始温度より低い飽和温度を持つ
InP溶液を用いて、溶液溶解のための加熱により劣化し
た半導体基体の表層部分をメルトバックすることが望ま
しい。本実施例ではこのメルトバック後の活性層３の幅
を例えば約１μｍとしている。
成長直前にIn又は成長開始温度より低い飽和温度を持つ
InP溶液を用いて、溶液溶解のための加熱により劣化し
た半導体基体の表層部分をメルトバックすることが望ま
しい。本実施例ではこのメルトバック後の活性層３の幅
を例えば約１μｍとしている。
次いでマスク６を除去して、例えばSiO2絶縁膜９、ｐ側
電極10及びｎ側電極11を形成し、チップ分割等のプロセ
スを経て本実施例の素子が完成する。
電極10及びｎ側電極11を形成し、チップ分割等のプロセ
スを経て本実施例の素子が完成する。
本実施例では、閾値電流20mA以下、定格動作状態におけ
る外部微分効率20％程度が得られ、これに相当する前記
従来例では、例えば閾値電流約20〜30mA、外部微分効率
15％程度であるのに比較して明らかな向上が実証されて
いる。
る外部微分効率20％程度が得られ、これに相当する前記
従来例では、例えば閾値電流約20〜30mA、外部微分効率
15％程度であるのに比較して明らかな向上が実証されて
いる。
以上説明した如く本発明によれば、BHレーザのストライ
プ領域を良好な制御性をもって（111）Ａ面を残すこと
なくメサエッチングすることが可能となり、半導体発光
装置の閾値電流、効率などの特性が向上し、その結果出
力の増大、使用温度範囲の拡大等も可能となり、光応用
システムなどの進展に寄与することができる。
プ領域を良好な制御性をもって（111）Ａ面を残すこと
なくメサエッチングすることが可能となり、半導体発光
装置の閾値電流、効率などの特性が向上し、その結果出
力の増大、使用温度範囲の拡大等も可能となり、光応用
システムなどの進展に寄与することができる。
第１図（ａ）〜（ｄ）は本発明の実施例の工程順模式側
断面図、 第２図は従来例の模式側断面図である。 図において、 １はｎ型InP基板、２はInGaAsP導波層、３はInGaAsP活
性層、４はｐ型InP閉じ込め層、５はｐ型InGaAsPコンタ
クト層、６はマスク、７はｐ型InP電流狭窄層、８はｎ
型InP電流ブロック層、９は絶縁膜、10はｐ側電極、11
はｎ側電極を示す。
断面図、 第２図は従来例の模式側断面図である。 図において、 １はｎ型InP基板、２はInGaAsP導波層、３はInGaAsP活
性層、４はｐ型InP閉じ込め層、５はｐ型InGaAsPコンタ
クト層、６はマスク、７はｐ型InP電流狭窄層、８はｎ
型InP電流ブロック層、９は絶縁膜、10はｐ側電極、11
はｎ側電極を示す。
Claims (2)
- 【請求項１】化合物半導体基板の（100）面上に、２元
化合物半導体層と混晶化合物半導体層とからなるヘテロ
接合構造を形成し、 該２元化合物半導体層と該混晶化合物半導体層とに順次
選択的異方性エッチング処理を行って、長辺が〔011〕
方向のストライプ状をなすメサ領域を形成し、 更に非選択的等方性エッチング処理を行って該メサ領域
を所要の形状に成形するとともにその側面から（111）
Ａ面を除去し、 次いで該メサ領域を埋め込む半導体層を成長することを
特徴とする半導体発光装置の製造方法。 - 【請求項２】前記２元化合物半導体がインジュウム燐化
合物、前記混晶化合物半導体がインジュウムガリウム砒
素燐化合物又はインジュウムガリウム砒素化合物である
ことを特徴とする特許請求の範囲第１項記載の半導体発
光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5972286A JPH07105550B2 (ja) | 1986-03-18 | 1986-03-18 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5972286A JPH07105550B2 (ja) | 1986-03-18 | 1986-03-18 | 半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216389A JPS62216389A (ja) | 1987-09-22 |
| JPH07105550B2 true JPH07105550B2 (ja) | 1995-11-13 |
Family
ID=13121374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5972286A Expired - Lifetime JPH07105550B2 (ja) | 1986-03-18 | 1986-03-18 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6931710B2 (en) | 2001-01-30 | 2005-08-23 | General Nanotechnology Llc | Manufacturing of micro-objects such as miniature diamond tool tips |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652505B2 (ja) * | 1999-11-10 | 2011-03-16 | 古河電気工業株式会社 | 電界効果トランジスタの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114477A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体発光装置 |
| JPS59152682A (ja) * | 1983-02-21 | 1984-08-31 | Nippon Telegr & Teleph Corp <Ntt> | 分布反射形半導体レ−ザ |
| JPS61220489A (ja) * | 1985-03-27 | 1986-09-30 | Toshiba Corp | 半導体レ−ザの製造方法 |
-
1986
- 1986-03-18 JP JP5972286A patent/JPH07105550B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6931710B2 (en) | 2001-01-30 | 2005-08-23 | General Nanotechnology Llc | Manufacturing of micro-objects such as miniature diamond tool tips |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216389A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| US4425650A (en) | Buried heterostructure laser diode | |
| JP3234086B2 (ja) | 光半導体デバイス及びその製造方法 | |
| JP2004179274A (ja) | 光半導体装置 | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2000269587A (ja) | 光半導体装置及びその製造方法 | |
| JP3765987B2 (ja) | 半導体装置の製造方法 | |
| JP2007533120A (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| US5065403A (en) | Self-alignment type window semiconductor laser | |
| JPH07105550B2 (ja) | 半導体発光装置の製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP3186645B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| JP3255111B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS61288481A (ja) | 半導体発光装置の製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP2006074069A (ja) | 半導体装置の製造方法 | |
| JPS60251689A (ja) | 半導体レ−ザ素子及びその製法 | |
| JP2000277857A (ja) | 半導体光素子およびその製造方法 | |
| JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| JP3602814B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |