JPH07105723B2 - 予測符号化装置 - Google Patents
予測符号化装置Info
- Publication number
- JPH07105723B2 JPH07105723B2 JP60040507A JP4050785A JPH07105723B2 JP H07105723 B2 JPH07105723 B2 JP H07105723B2 JP 60040507 A JP60040507 A JP 60040507A JP 4050785 A JP4050785 A JP 4050785A JP H07105723 B2 JPH07105723 B2 JP H07105723B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- terminal
- output
- prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、例えば適応差分PCM(ADPCM)方式等、信号の
高能率符号化方式に適用される予測符号化装置に関す
る。
高能率符号化方式に適用される予測符号化装置に関す
る。
例えばディジタル電話システム等では、信号の高能率伝
送を目的としてADPCMに代表される予測符号化方式を採
用する。この予測符号化方式を利用したシステムは、信
号を高能率なディジタル信号に変換して伝送し、受信側
で元の信号に復元するもので、送信側に予測符号化器
を、また受信側に予測復号化器をそれぞれ備えて構成さ
れる。
送を目的としてADPCMに代表される予測符号化方式を採
用する。この予測符号化方式を利用したシステムは、信
号を高能率なディジタル信号に変換して伝送し、受信側
で元の信号に復元するもので、送信側に予測符号化器
を、また受信側に予測復号化器をそれぞれ備えて構成さ
れる。
予測符号化器は通常、第6図に示すように構成されてい
る。すなわち、端子1から入力された例えば線形PCM信
号で表現された離散的な入力信号Siは、減算器2によっ
て予測フィルタ3から発生される予測信号Sfとの差を取
られ、誤差信号eとして量子化器4に供給される。量子
化器4は、誤差信号eを予め定められた適当なビット数
に量子化して予測符号化信号D0を得、出力端子5を介し
て上記予測符号化信号D0を伝送路に出力する。この予測
符号化信号D0は、また逆量子化器6にて局部復号され、
さらに加算器7で予測フィルタ3から出力される予測信
号Sfと加算されて復号化され、上記予測フィルタ3に新
たな標本値として供給される。予測フィルタ3は、例え
ばタップ付遅延線で構成され、入力された過去の標本値
から予測信号Sfを生成して上記の減算器2および加算器
7に出力する。
る。すなわち、端子1から入力された例えば線形PCM信
号で表現された離散的な入力信号Siは、減算器2によっ
て予測フィルタ3から発生される予測信号Sfとの差を取
られ、誤差信号eとして量子化器4に供給される。量子
化器4は、誤差信号eを予め定められた適当なビット数
に量子化して予測符号化信号D0を得、出力端子5を介し
て上記予測符号化信号D0を伝送路に出力する。この予測
符号化信号D0は、また逆量子化器6にて局部復号され、
さらに加算器7で予測フィルタ3から出力される予測信
号Sfと加算されて復号化され、上記予測フィルタ3に新
たな標本値として供給される。予測フィルタ3は、例え
ばタップ付遅延線で構成され、入力された過去の標本値
から予測信号Sfを生成して上記の減算器2および加算器
7に出力する。
一方、予測復号器は、第7図に示すように構成されてい
る。すなわち、伝送路を介して端子11から入力された予
測符号化信号Diは、逆量子化器12で逆量子化され、局部
復号信号e′となって加算器13に入力される。そして、
上記極部復号信号e′は、加算器13で予測フィルタ14か
らの予測信号Sf′と加算され、復号信号S0として出力端
子15から出力される。復号信号S0は、予測フィルタ14の
入力信号として予測フィルタ14にフィードバックされ
る。
る。すなわち、伝送路を介して端子11から入力された予
測符号化信号Diは、逆量子化器12で逆量子化され、局部
復号信号e′となって加算器13に入力される。そして、
上記極部復号信号e′は、加算器13で予測フィルタ14か
らの予測信号Sf′と加算され、復号信号S0として出力端
子15から出力される。復号信号S0は、予測フィルタ14の
入力信号として予測フィルタ14にフィードバックされ
る。
ところで、上記の構成から明らかなように、符号化器は
復号化器の機能をその一部として含む。
復号化器の機能をその一部として含む。
従って、予測符号化器を予測復号器としても使用できれ
ば、小型かつ汎用性の高い予測符号化装置が提供される
と考えられる。
ば、小型かつ汎用性の高い予測符号化装置が提供される
と考えられる。
本発明は、上記の点に鑑みなされたもので、その目的と
するところは、チップサイズの大形化を招くことなし
に、種々の使用目的に柔軟に適用でき、適用装置の小形
化および簡素化に寄与し得る予測符号化装置を提供する
ことにある。
するところは、チップサイズの大形化を招くことなし
に、種々の使用目的に柔軟に適用でき、適用装置の小形
化および簡素化に寄与し得る予測符号化装置を提供する
ことにある。
本発明に係る予測符号化装置は、符号化すべき信号ある
いは予測符号化信号である複数の信号を各々入力するた
めの複数個の入力端子と、これらの入力端子から各々入
力された信号を選択的に切換えて取出す第1の入力切換
手段と、この第1の入力切換手段からの信号と予測信号
との差信号を出力する減算手段と、この減算手段からの
差信号を量子化して予測符号化信号を得る量子化手段
と、この量子化手段からの予測符号化信号と前記入力端
子からの予測符号化信号を選択的に切換えて取出す第2
の入力切換手段と、この第2の入力切換手段からの信号
を逆量子化して局部復号信号を得る逆量子化手段と、こ
の逆量子化手段からの局部復号化信号に基づいて予測信
号を生成する予測フィルタと、この予測フィルタからの
予測信号と前記逆量子化手段からの局部復号化信号とを
加算して復号化信号を得る加算手段と、前記入力端子か
らの符号化すべき信号を前記第1の入力切換手段を介し
て前記減算手段に導き、前記量子化手段からの予測符号
化信号を符号化出力として取出す第1のモードと、前記
入力端子からの予測符号化信号を前記第2の入力切換手
段を介して前記逆量子化手段に入力し、前記加算手段か
らの復号化信号を復号化出力として取出す第2のモード
とを、前記複数個の入力端子に入力される複数の信号の
各々について時分割で選択的に設定するためのモード切
換手段とを具備したことを特徴とする。
いは予測符号化信号である複数の信号を各々入力するた
めの複数個の入力端子と、これらの入力端子から各々入
力された信号を選択的に切換えて取出す第1の入力切換
手段と、この第1の入力切換手段からの信号と予測信号
との差信号を出力する減算手段と、この減算手段からの
差信号を量子化して予測符号化信号を得る量子化手段
と、この量子化手段からの予測符号化信号と前記入力端
子からの予測符号化信号を選択的に切換えて取出す第2
の入力切換手段と、この第2の入力切換手段からの信号
を逆量子化して局部復号信号を得る逆量子化手段と、こ
の逆量子化手段からの局部復号化信号に基づいて予測信
号を生成する予測フィルタと、この予測フィルタからの
予測信号と前記逆量子化手段からの局部復号化信号とを
加算して復号化信号を得る加算手段と、前記入力端子か
らの符号化すべき信号を前記第1の入力切換手段を介し
て前記減算手段に導き、前記量子化手段からの予測符号
化信号を符号化出力として取出す第1のモードと、前記
入力端子からの予測符号化信号を前記第2の入力切換手
段を介して前記逆量子化手段に入力し、前記加算手段か
らの復号化信号を復号化出力として取出す第2のモード
とを、前記複数個の入力端子に入力される複数の信号の
各々について時分割で選択的に設定するためのモード切
換手段とを具備したことを特徴とする。
本発明によれば、モード切換手段によって予測符号化器
としても予測復号器としても使用できるので、小型でか
つ汎用性の高い予測符号化装置を提供することができ
る。
としても予測復号器としても使用できるので、小型でか
つ汎用性の高い予測符号化装置を提供することができ
る。
本発明によれば、入力切換手段によって複数の入力信号
を時分割で入力させるようにし、さらに入力される複数
の信号のそれぞれに対してモード設定を行なうことがで
きるので、例えば特定のタイミングでは符号化器として
動作をさせ、他のタイミングでは復号化器として動作を
させれば、特定の信号に対しては符号化器として機能
し、他の信号に対しては復号化器として機能する。また
全てのタイミングで符号化器若しくは復号化器として動
作をさせることにより、全ての信号に対して符号化器若
しくは復号化器として機能する。すなわちこの発明によ
れば、モード設定の仕方によって、N個の入力信号に対
して、N個の符号化器やN個の復号化器として動作をさ
せることも、またM個の符号化器およびN−M個の復号
化器を実質的に同時に動作をさせることも可能である。
このため、例えば端末機に用いる場合には符号化器と復
号化器とを同時に機能させることができ、また、トラン
スコーダに適用する場合には、全てを符号化器または復
号化器として機能させることによって少ない素子数で多
数の信号処理を行なうことが可能になる。
を時分割で入力させるようにし、さらに入力される複数
の信号のそれぞれに対してモード設定を行なうことがで
きるので、例えば特定のタイミングでは符号化器として
動作をさせ、他のタイミングでは復号化器として動作を
させれば、特定の信号に対しては符号化器として機能
し、他の信号に対しては復号化器として機能する。また
全てのタイミングで符号化器若しくは復号化器として動
作をさせることにより、全ての信号に対して符号化器若
しくは復号化器として機能する。すなわちこの発明によ
れば、モード設定の仕方によって、N個の入力信号に対
して、N個の符号化器やN個の復号化器として動作をさ
せることも、またM個の符号化器およびN−M個の復号
化器を実質的に同時に動作をさせることも可能である。
このため、例えば端末機に用いる場合には符号化器と復
号化器とを同時に機能させることができ、また、トラン
スコーダに適用する場合には、全てを符号化器または復
号化器として機能させることによって少ない素子数で多
数の信号処理を行なうことが可能になる。
しかも、この発明によれば、基本的には符号化器単体の
構成に加え、時分割で入力された複数の入力信号のタイ
ミングに合わせてスイッチングを行なう手段を単に付加
するだけであるので、回路構成の複雑化を招くことがな
い。したがってチップサイズの小形化を維持することが
できる。
構成に加え、時分割で入力された複数の入力信号のタイ
ミングに合わせてスイッチングを行なう手段を単に付加
するだけであるので、回路構成の複雑化を招くことがな
い。したがってチップサイズの小形化を維持することが
できる。
以下、図面に示す実施例に基づいて本発明の詳細につい
て説明する。
て説明する。
第1図は本実施例に係る音声符号化装置の構成を示すブ
ロック図である。
ロック図である。
すなわち、この音声符号化装置20は、2つの入力端子2
1,22と、2つの出力端子23,24と、2つのモード設定端
子25,26と、クロック入力端子27とを備え、1チップに
集積化されたものとなっている。
1,22と、2つの出力端子23,24と、2つのモード設定端
子25,26と、クロック入力端子27とを備え、1チップに
集積化されたものとなっている。
第1の入力端子21からの信号は、入力切換スイッチ31の
第1の端子A,同共通端子Cを介して減算器32の第1の入
力端子に導入され、また第2の入力端子22からの信号
は、入力切換スイッチ31の第2の端子B,同共通端子Cを
介して減算器32の第1の入力端子に導入される。減算器
32は、入力信号と後述する予測信号との誤差信号を出力
するものであり、その出力信号は量子化器30に導入され
る。量子化器30は、減算器32から供給される離散的アナ
ログ信号を予め定められたビット数に量子化して予測符
号化信号を得るものである。量子化器30からの出力信号
は、モード切換スイッチ33,34のそれぞれ第1の端子A,
同共通端子Cを介して第1および第2の出力端子23,24
から出力される。また、上記量子化器30からの出力信号
はモード切換スイッチ35,36の各第1の端子A,同共通端
子Cおよび入力切換スイッチ37の第1,第2の端子A,B,同
共通端子Cを介して逆量子化器38に導入される。また、
この逆量子化器38へは、第1および第2の入力端子21,2
2からモード切換スイッチ35,36の各第2の端子Bおよび
入力切換スイッチ37を介して信号が導入される。逆量子
化器38は、入力された量子化信号を局部復号化して出力
するものである。逆量子化器38の出力は、加算器39の第
1の入力端子に導入される。加算器39の出力は、一方に
おいては予測フィルタ40に導入され、他方においてはモ
ード切換スイッチ33,34の第2の端子B,同共通端子Cを
介して第1および第2の出力端子23,24から出力され
る。予測フィルタ40は、第1の入力信号用および第2の
入力信号用に2つのフィルタを備えたものであり、これ
ら各フィルタを適宜選択して使用する。各フィルタは、
例えばタップ付遅延線で構成され、過去の標本化値から
今回入力される信号を予測し、予測信号を出力するもの
である。予測フィルタ40からの予測信号は、減算器32の
第2の入力端子および加算器39の第2の入力端子にそれ
ぞれ所定のタイミングでフィードバックされている。
第1の端子A,同共通端子Cを介して減算器32の第1の入
力端子に導入され、また第2の入力端子22からの信号
は、入力切換スイッチ31の第2の端子B,同共通端子Cを
介して減算器32の第1の入力端子に導入される。減算器
32は、入力信号と後述する予測信号との誤差信号を出力
するものであり、その出力信号は量子化器30に導入され
る。量子化器30は、減算器32から供給される離散的アナ
ログ信号を予め定められたビット数に量子化して予測符
号化信号を得るものである。量子化器30からの出力信号
は、モード切換スイッチ33,34のそれぞれ第1の端子A,
同共通端子Cを介して第1および第2の出力端子23,24
から出力される。また、上記量子化器30からの出力信号
はモード切換スイッチ35,36の各第1の端子A,同共通端
子Cおよび入力切換スイッチ37の第1,第2の端子A,B,同
共通端子Cを介して逆量子化器38に導入される。また、
この逆量子化器38へは、第1および第2の入力端子21,2
2からモード切換スイッチ35,36の各第2の端子Bおよび
入力切換スイッチ37を介して信号が導入される。逆量子
化器38は、入力された量子化信号を局部復号化して出力
するものである。逆量子化器38の出力は、加算器39の第
1の入力端子に導入される。加算器39の出力は、一方に
おいては予測フィルタ40に導入され、他方においてはモ
ード切換スイッチ33,34の第2の端子B,同共通端子Cを
介して第1および第2の出力端子23,24から出力され
る。予測フィルタ40は、第1の入力信号用および第2の
入力信号用に2つのフィルタを備えたものであり、これ
ら各フィルタを適宜選択して使用する。各フィルタは、
例えばタップ付遅延線で構成され、過去の標本化値から
今回入力される信号を予測し、予測信号を出力するもの
である。予測フィルタ40からの予測信号は、減算器32の
第2の入力端子および加算器39の第2の入力端子にそれ
ぞれ所定のタイミングでフィードバックされている。
一方クロック入力端子27から導入されるクロック信号CK
は、制御信号発生回路41に導かれる。この制御発生回路
41は、上記クロック信号を所定段分周して、本装置の動
作の基準となる基準クロックFCKを生成するとともに、
入力切換スイッチ31を切換えるためのスイッチ制御信号
SWC1および入力切換スイッチ37を切換えるためのスイッ
チ制御信号SWC2をそれぞれ生成するものである。スイッ
チ制御信号SWC1は入力切換スイッチ31の切換え制御を行
ない、また、スイッチ制御信号SWC2は入力切換スイッチ
37の切換え制御を行なう。各入力切換スイッチ31,37
は、スイッチ制御信号SWC1,SWC2がそれぞれ“H"レベル
の時に第1の端子Aを選択し、同“L"レベルの時に第2
の端子Bを選択する。また基準クロック信号FCKは、前
記減算器32,量子化器30、逆量子化器38、加算器39およ
び予測フィルタ40にそれぞれ供給されている。これらの
回路は、上記基準クロックFCKに同期して演算結果を出
力する。
は、制御信号発生回路41に導かれる。この制御発生回路
41は、上記クロック信号を所定段分周して、本装置の動
作の基準となる基準クロックFCKを生成するとともに、
入力切換スイッチ31を切換えるためのスイッチ制御信号
SWC1および入力切換スイッチ37を切換えるためのスイッ
チ制御信号SWC2をそれぞれ生成するものである。スイッ
チ制御信号SWC1は入力切換スイッチ31の切換え制御を行
ない、また、スイッチ制御信号SWC2は入力切換スイッチ
37の切換え制御を行なう。各入力切換スイッチ31,37
は、スイッチ制御信号SWC1,SWC2がそれぞれ“H"レベル
の時に第1の端子Aを選択し、同“L"レベルの時に第2
の端子Bを選択する。また基準クロック信号FCKは、前
記減算器32,量子化器30、逆量子化器38、加算器39およ
び予測フィルタ40にそれぞれ供給されている。これらの
回路は、上記基準クロックFCKに同期して演算結果を出
力する。
モード切換スイッチ33,35は、モード設定端子25から与
えられるモード設定データDc1が“H"レベルである場合
には、それぞれの共通端子Cと第1の端子Aとを接続
し、またモード設定データDc1が“L"レベルである場合
には、共通端子Cを第2の端子Bと接続する。また、モ
ード切換スイッチ34,36は、モード設定端子26から与え
られるモード設定データDc2が“H"レベルである場合に
は、それぞれの共通端子Cと第1の端子Aとを接続し、
またモード設定データDc2が“L"レベルである場合に
は、共通端子Cを第2の端子Bと接続する。
えられるモード設定データDc1が“H"レベルである場合
には、それぞれの共通端子Cと第1の端子Aとを接続
し、またモード設定データDc1が“L"レベルである場合
には、共通端子Cを第2の端子Bと接続する。また、モ
ード切換スイッチ34,36は、モード設定端子26から与え
られるモード設定データDc2が“H"レベルである場合に
は、それぞれの共通端子Cと第1の端子Aとを接続し、
またモード設定データDc2が“L"レベルである場合に
は、共通端子Cを第2の端子Bと接続する。
この結果、この音声符号化装置は、第1のモード設定端
子25を“H"レベルに設定することにより、第1の入力端
子21から入力された信号に対して符号化器として機能
し、予測符号信号を第1の出力端子に出力し、第1のモ
ード設定端子25を“L"レベルに設定することにより、第
1の入力端子から入力される信号に対して復号化器とし
て機能し、復号化信号を第1の出力端子23に出力する。
また、第2のモード設定端子26についても上記第1のモ
ード設定端子25と全く同様に動作を規定する。
子25を“H"レベルに設定することにより、第1の入力端
子21から入力された信号に対して符号化器として機能
し、予測符号信号を第1の出力端子に出力し、第1のモ
ード設定端子25を“L"レベルに設定することにより、第
1の入力端子から入力される信号に対して復号化器とし
て機能し、復号化信号を第1の出力端子23に出力する。
また、第2のモード設定端子26についても上記第1のモ
ード設定端子25と全く同様に動作を規定する。
次にこのように構成された本実施例に係る音声符号化装
置の作用について説明する。
置の作用について説明する。
まず始めに第2図および第3図に基づいて、モード設定
データDc1,Dc2を共に“H"に設定した場合、すなわちこ
の音声符号化装置20を2つの符号化器として使用した場
合について説明する。
データDc1,Dc2を共に“H"に設定した場合、すなわちこ
の音声符号化装置20を2つの符号化器として使用した場
合について説明する。
この場合の接続関係は、第2図に示される。モード切換
スイッチ33〜36の共通端子Cは、全て第1の端子Aに接
続される。したがって入力信号Si1,Si2は、それぞれ減
算器32に導かれ、量子化器30の出力が第1および第2の
出力端子23,24から出力される。
スイッチ33〜36の共通端子Cは、全て第1の端子Aに接
続される。したがって入力信号Si1,Si2は、それぞれ減
算器32に導かれ、量子化器30の出力が第1および第2の
出力端子23,24から出力される。
この装置の1サイクルは、5つの基準クロック信号FCK
によって構成される。入力切換スイッチ31は、T1期間の
み第1の端子21から導入される第1の入力信号Si1を減
算器31の一方の入力端子に導き、他の期間は第2の端子
22から入力される第2の入力信号Si2を減算器32の上記
入力端に導く。また、入力切換スイッチ37は、T3期間の
みモード切換スイッチ35を介して導入される信号を逆量
子化器38に導き、他の期間はモード切換スイッチ36を介
して入力される信号を逆量子化器38に導く。
によって構成される。入力切換スイッチ31は、T1期間の
み第1の端子21から導入される第1の入力信号Si1を減
算器31の一方の入力端子に導き、他の期間は第2の端子
22から入力される第2の入力信号Si2を減算器32の上記
入力端に導く。また、入力切換スイッチ37は、T3期間の
みモード切換スイッチ35を介して導入される信号を逆量
子化器38に導き、他の期間はモード切換スイッチ36を介
して入力される信号を逆量子化器38に導く。
第1の入力端子21にi区間に入力された第1の入力信号
Si1は、T1期間の時、入力切換スイッチ31を介して減算
器32に導かれ、この期間T1に予測フィルタ40から出力さ
れている第1の予測信号Sf1を減算される。減算器32
は、FCKに同期してこの誤差信号e1をT2期間に量子化器3
0に出力する。量子化器30は、この誤差信号e1を量子化
して予測符号化信号Do1を生成し、T3期間の時にFCKに同
期してこの信号Do1をモード設定スイッチ33,34を介して
第1および第2の出力端子23,24に出力する。このT3期
間では入力切換スイッチ37が第1の端子Aに接続される
ので、上記予測符号化信号Do1は、モード切換スイッチ3
5、入力切換スイッチ37を介して逆量子化器38に導入さ
れる。逆量子化器38は、上記信号Do1を局部復号し、T4
期間に加算器39に局部復号化信号e1′を出力する。加算
器39は、上記局部復号化信号e1′と、予測フィルタ40か
らT4期間に出力される第1の予測信号Sf1とを加算して
復号化信号So1を生成する。この信号So1は、T5期間にFC
Kに同期して予測フィルタ40に入力される。予測フィル
タ40は、入力された新たな標本値を記憶するとともに、
この信号を元に次のサンプリング区間i+1の予測信号
を生成し、この予測信号を区間i+1のT1,T4期間に減
算器32,加算器39にそれぞれ出力する。かくしてi区間
における第1の入力信号Sf1に対する一連の処理が終了
する。
Si1は、T1期間の時、入力切換スイッチ31を介して減算
器32に導かれ、この期間T1に予測フィルタ40から出力さ
れている第1の予測信号Sf1を減算される。減算器32
は、FCKに同期してこの誤差信号e1をT2期間に量子化器3
0に出力する。量子化器30は、この誤差信号e1を量子化
して予測符号化信号Do1を生成し、T3期間の時にFCKに同
期してこの信号Do1をモード設定スイッチ33,34を介して
第1および第2の出力端子23,24に出力する。このT3期
間では入力切換スイッチ37が第1の端子Aに接続される
ので、上記予測符号化信号Do1は、モード切換スイッチ3
5、入力切換スイッチ37を介して逆量子化器38に導入さ
れる。逆量子化器38は、上記信号Do1を局部復号し、T4
期間に加算器39に局部復号化信号e1′を出力する。加算
器39は、上記局部復号化信号e1′と、予測フィルタ40か
らT4期間に出力される第1の予測信号Sf1とを加算して
復号化信号So1を生成する。この信号So1は、T5期間にFC
Kに同期して予測フィルタ40に入力される。予測フィル
タ40は、入力された新たな標本値を記憶するとともに、
この信号を元に次のサンプリング区間i+1の予測信号
を生成し、この予測信号を区間i+1のT1,T4期間に減
算器32,加算器39にそれぞれ出力する。かくしてi区間
における第1の入力信号Sf1に対する一連の処理が終了
する。
一方、第2の入力端子22にi区間に入力された第2の入
力信号Si2についての信号処理は、第1の入力信号Si1の
信号処理と丁度FCK1周期分だけ遅れて行われる。予測フ
ィルタ40は、第1の入力信号Si1と第2の入力信号Si2の
各々に対し独立に働かなくてはならないため、加算器39
からT5期間に出力される第1の局部復号信号e1′とT2期
間に出力される第2の局部復号化信号e2′とを各々のフ
ィルタに別々に記憶し、それぞれの予測信号を生成す
る。第2の予測信号は、第3図に示すようにT2期間とT5
期間に出力される。この結果、予測符号化された第2の
出力信号Do2は、第1の出力信号Do1よりも1周期分だけ
遅れてT4期間に第1および第2の出力端子24から出力さ
れることになる。
力信号Si2についての信号処理は、第1の入力信号Si1の
信号処理と丁度FCK1周期分だけ遅れて行われる。予測フ
ィルタ40は、第1の入力信号Si1と第2の入力信号Si2の
各々に対し独立に働かなくてはならないため、加算器39
からT5期間に出力される第1の局部復号信号e1′とT2期
間に出力される第2の局部復号化信号e2′とを各々のフ
ィルタに別々に記憶し、それぞれの予測信号を生成す
る。第2の予測信号は、第3図に示すようにT2期間とT5
期間に出力される。この結果、予測符号化された第2の
出力信号Do2は、第1の出力信号Do1よりも1周期分だけ
遅れてT4期間に第1および第2の出力端子24から出力さ
れることになる。
したがって、これら各端子23,24からT3期間の出力を取
出せば、第1の予測符号化信号Do1が得られ、T4期間の
出力を取出せば、第2の予測符号化信号Do2が得られ
る。
出せば、第1の予測符号化信号Do1が得られ、T4期間の
出力を取出せば、第2の予測符号化信号Do2が得られ
る。
次に、第1のモード設定端子25および第2のモード設定
端子26を共に“L"レベルに設定し、2つの復号化器とし
て使用する場合について、第4図および第5図に基づい
て説明する。
端子26を共に“L"レベルに設定し、2つの復号化器とし
て使用する場合について、第4図および第5図に基づい
て説明する。
この場合の接続関係は第4図に示される。すなわち、モ
ード切換スイッチ33〜36の共通端子Cは全て第2の端子
Bに接続され、減算器32、量子化器30は使用されない。
ード切換スイッチ33〜36の共通端子Cは全て第2の端子
Bに接続され、減算器32、量子化器30は使用されない。
第1の端子21およびモード設定スイッチ35を介して入力
切換スイッチ37の第1の端子Aに導びかれた第1の予測
符号化信号Di1は、T3期間に逆量子化器38に入力され
る。逆量子化器38で局部復号された信号e1′は、T4期間
に加算器39に出力され、予測フィルタ40からの予測信号
Sf1と加算される。得られた予測復号化信号So1は、FCK
に同期してT5期間にモード設定スイッチ33,34を介して
第1および第2の端子23,24に出力されるとともに、予
測フィルタ40の新たな標本値として予測フィルタ40に入
力される。予測フィルタ40は、やはりT1期間とT4期間に
第1の予測信号Sf1を出力するが、T1期間に出力される
信号は、この場合には特に利用されない。このようにし
て第1の予測符号化信号Di1の復号化が行われる。
切換スイッチ37の第1の端子Aに導びかれた第1の予測
符号化信号Di1は、T3期間に逆量子化器38に入力され
る。逆量子化器38で局部復号された信号e1′は、T4期間
に加算器39に出力され、予測フィルタ40からの予測信号
Sf1と加算される。得られた予測復号化信号So1は、FCK
に同期してT5期間にモード設定スイッチ33,34を介して
第1および第2の端子23,24に出力されるとともに、予
測フィルタ40の新たな標本値として予測フィルタ40に入
力される。予測フィルタ40は、やはりT1期間とT4期間に
第1の予測信号Sf1を出力するが、T1期間に出力される
信号は、この場合には特に利用されない。このようにし
て第1の予測符号化信号Di1の復号化が行われる。
一方、第2の入力端子22から入力される第2の予測符号
化信号Di2は、上記第1の予測符号化信号Di1よりも1FCK
パルス分だけ遅れて逆量子化器38に導入され、以後第1
の予測符号化信号Di1と全く同様な手順で復号化され、
次の区間のT1期間に第1および第2の出力端子23,24か
ら第2の復号化信号So2として出力される。
化信号Di2は、上記第1の予測符号化信号Di1よりも1FCK
パルス分だけ遅れて逆量子化器38に導入され、以後第1
の予測符号化信号Di1と全く同様な手順で復号化され、
次の区間のT1期間に第1および第2の出力端子23,24か
ら第2の復号化信号So2として出力される。
したがって、これら各端子23,24からT5期間の出力を取
出せば、第1の予測復号化信号So1が得られ、T1期間の
出力を取出せば、第2の予測復号化信号So2が得られ
る。
出せば、第1の予測復号化信号So1が得られ、T1期間の
出力を取出せば、第2の予測復号化信号So2が得られ
る。
以上の説明から明らかなように、第1の入力端子21から
入力される信号と第2の入力端子22から入力される信号
とは、全く独立に処理されるので、第1のモード設定端
子25を“H"に、また第2のモード設定端子26を“L"に設
定した場合には、第1の入力端子21に受入れた信号に対
しては符号化器として、また第2の入力端子22に受入れ
た信号に対しては復号化器として機能させることができ
る。この場合には、T3期間とT1期間とで出力信号をサン
プリングすれば良い。
入力される信号と第2の入力端子22から入力される信号
とは、全く独立に処理されるので、第1のモード設定端
子25を“H"に、また第2のモード設定端子26を“L"に設
定した場合には、第1の入力端子21に受入れた信号に対
しては符号化器として、また第2の入力端子22に受入れ
た信号に対しては復号化器として機能させることができ
る。この場合には、T3期間とT1期間とで出力信号をサン
プリングすれば良い。
また、第1のモード設定端子25を“L"に、第2のモード
設定端子26を“H"に設定した場合には、第1の入力端子
21に受入れた信号に対しては復号化器として、また第2
の入力端子22に受入れた信号に対しては符号化器として
機能させることができる。この場合には、T4期間とT5期
間で出力信号をサンプリングすれば良い。
設定端子26を“H"に設定した場合には、第1の入力端子
21に受入れた信号に対しては復号化器として、また第2
の入力端子22に受入れた信号に対しては符号化器として
機能させることができる。この場合には、T4期間とT5期
間で出力信号をサンプリングすれば良い。
このように、本実施例によれば、2つの入力信号を時分
割によって全く独立に処理するようにしているので、モ
ード設定端子25,26に与える信号の形態によって、2つ
の符号化器、2つの復号化器または符号化器と復号化器
というように、用途に応じて任意の機能を自由に選択す
ることができる。したがって、PCM信号から予測符号化
信号へのNチャネルのトランスコーダーに適用する場合
には、N/2個の装置で足りることになる。しかも時分割
処理であるため、予測フィルタ40の若干のメモリ増加、
スイッチ回路の付加を除いては、各基本回路は1つで良
い。このため、チップ面積の大幅な増加を招くことなく
集積化を図ることができる。
割によって全く独立に処理するようにしているので、モ
ード設定端子25,26に与える信号の形態によって、2つ
の符号化器、2つの復号化器または符号化器と復号化器
というように、用途に応じて任意の機能を自由に選択す
ることができる。したがって、PCM信号から予測符号化
信号へのNチャネルのトランスコーダーに適用する場合
には、N/2個の装置で足りることになる。しかも時分割
処理であるため、予測フィルタ40の若干のメモリ増加、
スイッチ回路の付加を除いては、各基本回路は1つで良
い。このため、チップ面積の大幅な増加を招くことなく
集積化を図ることができる。
なお、本発明は、上述した実施例に限定されるものでは
ない。
ない。
例えば減算器32と加算器39とは、殆ど同一の構成要素か
ら作ることができるので、これら2つの回路の代わりに
加減算器を用い、上記実施例に信号処理のタイミングを
若干異ならせて上記加減算器を時分割使用すれば更に回
路規模の縮小化を図ることができる。
ら作ることができるので、これら2つの回路の代わりに
加減算器を用い、上記実施例に信号処理のタイミングを
若干異ならせて上記加減算器を時分割使用すれば更に回
路規模の縮小化を図ることができる。
また、上記実施例における予測フィルタ40は、復号化器
における極フィルタを仮定して話を進め、加算器39の出
力信号を入力するようにしているが、これを零フィルタ
に仮定すれば、予測フィルタ40は逆量子化器の出力信号
を受入れるように変更される。あるいはまた、極−零フ
ィルタを仮定すれば、予測フィルタ40は、加算器39と逆
量子化器38の出力信号の両方を入力信号として受入れる
予測フィルタとなる。いずれの信号を入力するにせよ、
予測信号を発生する予測フィルタである点において何等
代わりはない。
における極フィルタを仮定して話を進め、加算器39の出
力信号を入力するようにしているが、これを零フィルタ
に仮定すれば、予測フィルタ40は逆量子化器の出力信号
を受入れるように変更される。あるいはまた、極−零フ
ィルタを仮定すれば、予測フィルタ40は、加算器39と逆
量子化器38の出力信号の両方を入力信号として受入れる
予測フィルタとなる。いずれの信号を入力するにせよ、
予測信号を発生する予測フィルタである点において何等
代わりはない。
また、予測フィルタの係数は、固定係数でも適応的に変
化する係数でも良い。適応的に変化する時は係数を別途
送信するようにしても良い。
化する係数でも良い。適応的に変化する時は係数を別途
送信するようにしても良い。
さらに、この発明は、DSP(digital signal processe
r)のソフトウエアによって実現するようにしても良
く、また、更に多くの入力信号を受入れ可能にすること
もできる。
r)のソフトウエアによって実現するようにしても良
く、また、更に多くの入力信号を受入れ可能にすること
もできる。
第1図は本発明の一実施例に係る音声符号化装置の構成
を示すブロック図、第2図は同装置を2つの符号化器と
して使用した場合の接続関係を説明するためのブロック
図、第3図は第2図に示された装置の作用を説明するた
めのタイミング図、第4図は同装置を2つの復号化器と
して使用した場合の接続関係を説明するためのブロック
図、第5図は第4図に示された装置の作用を説明するた
めのタイミング図、第6図は従来の符号化器の構成を示
すブロック図、第7図は従来の復号化器の構成を示すブ
ロック図である。 21……第1の入力端子、22……第2の入力端子、23……
第1の出力端子、24……第2の出力端子、25……第1の
モード設定端子、26……第2のモード設定端子、27……
クロック入力端子、31,37……入力切換スイッチ、33〜3
6……モード切換スイッチ、A……第1の端子、B……
第2の端子、C……共通端子。
を示すブロック図、第2図は同装置を2つの符号化器と
して使用した場合の接続関係を説明するためのブロック
図、第3図は第2図に示された装置の作用を説明するた
めのタイミング図、第4図は同装置を2つの復号化器と
して使用した場合の接続関係を説明するためのブロック
図、第5図は第4図に示された装置の作用を説明するた
めのタイミング図、第6図は従来の符号化器の構成を示
すブロック図、第7図は従来の復号化器の構成を示すブ
ロック図である。 21……第1の入力端子、22……第2の入力端子、23……
第1の出力端子、24……第2の出力端子、25……第1の
モード設定端子、26……第2のモード設定端子、27……
クロック入力端子、31,37……入力切換スイッチ、33〜3
6……モード切換スイッチ、A……第1の端子、B……
第2の端子、C……共通端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−55662(JP,A) 特開 昭61−169029(JP,A) 特開 昭61−169028(JP,A) 特開 昭47−30256(JP,A) 特開 昭49−79452(JP,A) 特公 昭50−26421(JP,B1) 特公 昭55−33207(JP,B2) 特公 昭54−19138(JP,B2) 米国特許4686512(US,A) 米国特許4754258(US,A) 欧州特許429092(EP,B) 欧州特許193409(EP,B)
Claims (1)
- 【請求項1】符号化すべき信号あるいは予測符号化信号
である複数の信号を各々入力するための複数個の入力端
子と、 これらの入力端子から各々入力された信号を選択的に切
換えて取出す第1の入力切換手段と、 この第1の入力切換手段からの信号と予測信号との差信
号を出力する減算手段と、 この減算手段からの差信号を量子化して予測符号化信号
を得る量子化手段と、 この量子化手段からの予測符号化信号と前記入力端子か
らの予測符号化信号を選択的に切換えて取出す第2の入
力切換手段と、 この第2の入力切換手段からの信号を逆量子化して局部
復号信号を得る逆量子化手段と、 この逆量子化手段からの局部復号化信号に基づいて予測
信号を生成する予測フィルタと、 この予測フィルタからの予測信号と前記逆量子化手段か
らの局部復号化信号とを加算して復号化信号を得る加算
手段と、 前記入力端子からの符号化すべき信号を前記第1の入力
切換手段を介して前記減算手段に導き、前記量子化手段
からの予測符号化信号を符号化出力として取出す第1の
モードと、前記入力端子からの予測符号化信号を前記第
2の入力切換手段を介して前記逆量子化手段に入力し、
前記加算手段からの復号化信号を復号化出力として取出
す第2のモードとを、前記複数個の入力端子に入力され
る複数の信号の各々について時分割で選択的に設定する
ためのモード切換手段 とを具備したことを特徴とする予測符号化装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040507A JPH07105723B2 (ja) | 1985-03-01 | 1985-03-01 | 予測符号化装置 |
| US06/833,252 US4686512A (en) | 1985-03-01 | 1986-02-27 | Integrated digital circuit for processing speech signal |
| EP90122720A EP0429092B1 (en) | 1985-03-01 | 1986-02-28 | Integrated digital circuit for processing speech signal |
| DE8686301464T DE3682296D1 (de) | 1985-03-01 | 1986-02-28 | Digitale integrierte schaltung zur verarbeitung eines sprachsignals. |
| DE3650163T DE3650163T2 (de) | 1985-03-01 | 1986-02-28 | Integrierte digitale Schaltung zur Verarbeitung von Sprachsignalen. |
| EP86301464A EP0193409B1 (en) | 1985-03-01 | 1986-02-28 | Integrated digital circuit for processing speech signal |
| US07/050,563 US4754258A (en) | 1985-03-01 | 1987-05-18 | Integrated digital circuit for processing speech signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60040507A JPH07105723B2 (ja) | 1985-03-01 | 1985-03-01 | 予測符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61200720A JPS61200720A (ja) | 1986-09-05 |
| JPH07105723B2 true JPH07105723B2 (ja) | 1995-11-13 |
Family
ID=12582459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60040507A Expired - Lifetime JPH07105723B2 (ja) | 1985-03-01 | 1985-03-01 | 予測符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105723B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686512A (en) | 1985-03-01 | 1987-08-11 | Kabushiki Kaisha Toshiba | Integrated digital circuit for processing speech signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979452A (ja) * | 1972-12-05 | 1974-07-31 | ||
| JPS5155662A (ja) * | 1974-11-11 | 1976-05-15 | Fujitsu Ltd | Derutahenchohoshikihenfukuchokairo |
| JPS61169029A (ja) * | 1985-01-22 | 1986-07-30 | Matsushita Electric Ind Co Ltd | 双方向時分割多重化dpcm符号復号器 |
-
1985
- 1985-03-01 JP JP60040507A patent/JPH07105723B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686512A (en) | 1985-03-01 | 1987-08-11 | Kabushiki Kaisha Toshiba | Integrated digital circuit for processing speech signal |
| US4754258A (en) | 1985-03-01 | 1988-06-28 | Kabushiki Kaisha Toshiba | Integrated digital circuit for processing speech signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61200720A (ja) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100331166B1 (ko) | 오디오신호를 코딩하기 위한 방법 및 장치와 비트스트림을디코딩하기 위한 방법 및 장치 | |
| JP3557255B2 (ja) | Lspパラメータ復号化装置及び復号化方法 | |
| EP0193409B1 (en) | Integrated digital circuit for processing speech signal | |
| KR0167769B1 (ko) | 디지탈 신호 처리장치 | |
| JPS6118910B2 (ja) | ||
| WO1981003724A1 (en) | Interpolative encoder for subscriber line audio processing circuit apparatus | |
| JPS6031325A (ja) | 予測停止adpcm符号化方式およびその回路 | |
| JPH07105723B2 (ja) | 予測符号化装置 | |
| KR920004348B1 (ko) | Pcm 부호 복호기 | |
| US6055275A (en) | ADPCM transcoder | |
| JP2561854B2 (ja) | 符号化装置 | |
| JPH01238229A (ja) | デイジタル信号処理装置 | |
| KR880002134B1 (ko) | 디지탈 신호처리용 프로세서를 사용한 adpcm 코덱회로 | |
| JP2551147B2 (ja) | 音声符号化方式 | |
| JP2783267B2 (ja) | (n−1)加算器 | |
| EP0051342B1 (en) | Multichannel digital speech synthesizer employing adjustable parameters | |
| JPS5866440A (ja) | 波形符号化方式 | |
| KR940000455B1 (ko) | 편집형 녹음 안내장치의 다중채널 부호변환장치 | |
| JPS61169029A (ja) | 双方向時分割多重化dpcm符号復号器 | |
| JP3028885B2 (ja) | ベクトル量子化装置 | |
| JP2566208B2 (ja) | テレビジョン信号のdpcmコ−ド化装置 | |
| JP3147127B2 (ja) | 音声波形符号化装置 | |
| JPH0654874B2 (ja) | 予測符号化装置 | |
| JPH01245298A (ja) | 音声信号処理装置 | |
| JPS61214621A (ja) | コ−デツク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |