JPH07106501A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JPH07106501A JPH07106501A JP5249086A JP24908693A JPH07106501A JP H07106501 A JPH07106501 A JP H07106501A JP 5249086 A JP5249086 A JP 5249086A JP 24908693 A JP24908693 A JP 24908693A JP H07106501 A JPH07106501 A JP H07106501A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- semiconductor element
- semiconductor
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
ージおよびその製造方法を提供する。 【構成】 半導体素子1と、表面に形成した導電性金属
層8を半導体素子1のAl電極5にAuワイヤ6で接続
した樹脂製リード3と、半導体素子1および樹脂製リー
ド3を被覆する封止樹脂2とからなる。 【効果】 樹脂製リード3および樹脂製ダイパッド4
と、封止樹脂2との熱膨張量が略等しいので温度変化に
より発生する内部応力が小さく、パッケージクラック等
が生じ難く信頼性が高い。また、樹脂製リード3を加熱
し軟化した状態で、比較的に低応力で外部端子3aを成
形加工するため、封止樹脂2と樹脂製リード3との接着
界面での剥離を防止でき、生産性が良い。
Description
ドパッケージ等の半導体パッケージおよびその製造方法
に関するものである。
能化の傾向は著しく、これにともなって電子部品の高機
能化が急速に進んでいる。特に、メモリーをはじめとす
る半導体素子の分野ではこの傾向が強く、より小型,薄
形,低コストおよび高信頼性で高密度実装に適した半導
体パッケージが求められている。以前は半導体パッケー
ジとしてセラミックパッケージが主流であったが、現在
は挿入型よりも高密度実装に有利な面実装型のプラスチ
ックモールドパッケージの需要が増えている。面実装型
のプラスチックモールドパッケージは、実装形態により
QFP型,SOP型およびSOJ型等多くの種類があ
る。
ールドパッケージについて説明する。このSOJ型のプ
ラスチックモールドパッケージは、半導体素子31の裏
面側にリード33を配置し、半導体素子31およびリー
ド33を封止樹脂32で被覆したものである。半導体素
子31は、Agペースト37によりリード33のダイパ
ッド34に接着されている。半導体素子31のAl電極
35は、Auワイヤ36によりリード33に接続してい
る。リード33は、銅または42アロイ等の金属材料か
らなり、J形の外部端子33aを封止樹脂32の外部へ
導出している。
素子31の片面にリード33を接着した構造であるた
め、温度変化による半導体素子31の主面側と裏面側と
における熱膨張量が異なり、内部応力の発生による反り
が起こり易かった。このため、半導体素子31に大きな
応力ストレスが加わることになり、パッケージクラック
や封止樹脂32の接着界面での剥離の原因になった。ま
た、パッケージが吸湿後に高温になると、吸湿された水
分がダイパッド34の裏面と封止樹脂32の接着界面で
水蒸気となって膨張するため、はんだ工程時などには特
にパッケージクラックの原因となった。
リードフレーム(図示せず)から切り放し、さらにリー
ド33の外部端子33aを金属加工によりJ型に成形し
ていた。このため、リード33に大きな荷重が加わるの
で、リード33および封止樹脂32の接着界面での剥離
によりるリード33の脱落が起こり易かった。
るとともにパッケージの薄型化および高密度化を妨げ、
さらに半導体素子32の信頼性を損なうことにもなっ
た。この発明の目的は、生産性が良くかつ信頼性の高い
半導体パッケージおよびその製造方法を提供することで
ある。
ッケージは、半導体素子と、半導体素子の電極に電気的
に接続したリードと、半導体素子およびリードを被覆す
る封止樹脂とからなる。リードは、表面に導電性金属層
を形成した樹脂材料からなる。請求項2記載の半導体パ
ッケージは、ダイパッド以外の表面に導電性金属層を形
成した樹脂製リードのダイパッド表面に半導体素子の裏
面を融着している。半導体素子の電極および樹脂製リー
ドの導電性金属層を電気的に接続している。半導体素子
および樹脂製リードを封止樹脂により被覆している。請
求項3記載の半導体パッケージは、表面に導電性金属層
を形成した樹脂製リードの内部端子の裏面に半導体素子
の主面を直接融着している。半導体素子の電極に前記樹
脂性リードの導電性金属層を電気的に接続している。半
導体素子およびリードを封止樹脂により被覆している。
項1,請求項2または請求項3記載のリードを形成する
樹脂を熱可塑性樹脂で構成したものである。請求項5記
載の半導体パッケージは、請求項1,請求項2,請求項
3または請求項4記載のリードおよび封止樹脂を、同じ
樹脂または熱膨張係数が同じ樹脂で構成したものであ
る。
法は、表面に導電性金属層を形成した樹脂製リードフレ
ームに半導体素子を固定する。半導体素子の電極に樹脂
製リードフレームを電気的に接続する。半導体素子およ
び樹脂製リードフレームを封止樹脂により被覆する。樹
脂製リードフレームを加熱して樹脂製リードフレームを
軟化させる。軟化した状態の樹脂製リードフレームのリ
ードの外部端子を樹脂製リードフレームから切り離して
成形する。
に導電性金属層を形成した樹脂材料からなるため、リー
ドおよび封止樹脂の熱膨張量を略等しくでき、温度変化
によって生じる内部応力を低減することができる。この
発明の半導体パッケージの製造方法によると、プラスチ
ックモールドパッケージをリードフレームから切り離し
て成形し、さらにリードの外部端子を成形加工する場合
に、リードを加熱して軟化することにより比較的に低応
力でリードの外部端子の成形加工が行える。
は、図1に示すようにSOJ型であり、半導体素子1
と、半導体素子1のAl電極5に電気的に接続した樹脂
製リード3と、半導体素子1および樹脂製リード3を被
覆する封止樹脂2とからなる。
は、それぞれ表面に導電性金属層8を形成している。導
電性金属層8は、鍍金によりCu層を形成したものであ
る。樹脂製リード3の内部端子の先端はCu層の上にさ
らにNi/Au層を形成している。半導体素子1は、裏
面に樹脂製ダイパッド4の導電性金属層8をAgペース
ト7により接着している。半導体素子1のAl電極5
は、Auワイヤ6により樹脂製リード3の内部端子の先
端の導電性金属層8に接続している。樹脂製リード3
は、外部端子3aを封止樹脂2の外部まで導出してい
る。
からなる樹脂製リードフレームは、エポキシ等の高耐熱
性熱硬化性樹脂や熱可塑性ポリイミドやポリエーテルア
ミドイミド等の高耐熱性熱可塑性樹脂をガラス繊維強化
した樹脂材料である。これらの樹脂材料は金型成形,打
抜き加工またはエッチング等により容易に成形可能であ
り、表面の導電性金属層8のCu,NiもしくはAu等
の表面鍍金層もフォトリソまたはエッチング等の技術に
より容易に選択的に形成可能である。樹脂製リードフレ
ームは、熱膨張係数が封止樹脂2と等しくなるようにガ
ラス繊維の混合比を調整している。
層3を形成した樹脂製リードフレームに半導体素子1を
固定し、この半導体素子1のAl電極5に樹脂製リード
フレームをAuワイヤにより接続する。樹脂製リードフ
レームおよび半導体素子1を封止樹脂2で被覆する。こ
の状態で樹脂製リードフレームを樹脂製リード3のTg
またはTm付近まで加熱することにより軟化させ、さら
に樹脂製リードフレームのリードの外部端子を樹脂製リ
ードフレームから切り離して成形する。
ダイパッド4を加熱することにより比較的に低応力で樹
脂製リード3の外部端子3aを成形加工できるため、封
止樹脂2と樹脂製リード3とが接着界面で剥離するのを
防止し、生産性を向上することができる。また、樹脂製
リード3および樹脂製ダイパッド4と、封止樹脂2と
は、互いに熱膨張係数が同じ樹脂から構成されているた
め、温度変化が起こっても両者の熱膨張量が略等しくな
り、内部応力の発生が少ないのである。さらに、樹脂製
リード3および樹脂製ダイパッド4と、封止樹脂2とは
互いに接着性に優れているため、両者の接着界面におい
て剥離やクラック等が生じ難く、パッケージの信頼性が
向上する。
パッド4および封止樹脂2を比較的に薄肉化することが
可能となり、パッケージ全体の薄型化および高密度化を
図ることができる。しかも、熱履歴に対するパッケージ
の信頼性を向上することができる。つぎに、この発明の
第2の実施例の半導体パッケージについて図2に基づい
て説明する。樹脂製リード13および樹脂製ダイパッド
14は、熱可塑性樹脂から形成されている。導電性金属
層18は、樹脂製リード13の表面にのみ形成し、樹脂
製ダイパッド14の表面には形成していない。
ウントする際には、Agペーストを用いることなく、半
導体素子1の裏面を樹脂製ダイパッド4を形成する熱可
塑性樹脂と熱圧着により直接融着することができる。こ
のため、Agペーストを塗布する工程が不要となりコス
トを抑えることができる。また、Agペーストを省くこ
とにより熱応力のバランスが取り易く、第1の実施例よ
りもさらに熱的ストレスに対して信頼性が高くなる。こ
の他の構成および効果については第1の実施例と同様で
ある。
体パッケージを図3に基づいて説明する。樹脂製リード
23は熱可塑性樹脂から形成されている。Al電極25
は半導体素子21の中央部に配置されている。樹脂製リ
ード23は、半導体素子21の主面の中央付近まで導出
している。導電性金属層28は樹脂製リード23の表面
にのみ形成されている。
半導体素子21の主面と樹脂製リード23を形成する熱
可塑性樹脂とを直接熱圧着により融着しているため、樹
脂製ダイパッドを必要とせず、第2の実施例と同様にA
gペーストが不要となり、低コスト化および高信頼性化
が可能となる。さらに、樹脂製リード23の引き回しが
容易であり、また半導体素子21に接着した樹脂製リー
ド23が脱落することがない。このため、チップサイズ
に対してパッケージサイズを比較的に小型化することが
できる。この他の構成および効果については第1の実施
例と同様である。
リードおよび封止樹脂を、互いに同じ樹脂または熱膨張
係数が同じ樹脂で構成した。
が表面に導電性金属層を形成した樹脂材料からなるた
め、リードおよび封止樹脂の熱膨張量を略等しくでき、
温度変化によって生じる内部応力を低減することができ
る。したがって、リードおよび封止樹脂を比較的に薄肉
化することが可能となり、パッケージ全体の薄型化およ
び高密度化を図ることができる。しかも、熱履歴に対す
るパッケージの信頼性を向上することができる。
よると、プラスチックモールドパッケージをリードフレ
ームから切り離して成形し、さらにリードの外部端子を
成形加工する場合に、リードを加熱して軟化することに
より比較的に低応力でリードの外部端子の成形加工が行
える。したがって、リードおよび封止樹脂の接着界面で
の剥離によるリードの脱落を防止することができ、生産
性に優れている。
断面図。
断面図。
断面図。
Claims (6)
- 【請求項1】 半導体素子と、この半導体素子の電極に
電気的に接続したリードと、前記半導体素子および前記
リードを被覆する封止樹脂とを備え、前記リードが、表
面に導電性金属層を形成した樹脂材料からなる半導体パ
ッケージ。 - 【請求項2】 ダイパッド以外の表面に導電性金属層を
形成した樹脂製リードのダイパッド表面に半導体素子の
裏面を融着し、前記半導体素子の電極および前記樹脂製
リードの導電性金属層を電気的に接続し、前記半導体素
子および前記樹脂製リードを封止樹脂により被覆した半
導体パッケージ。 - 【請求項3】 表面に導電性金属層を形成した樹脂製リ
ードの内部端子の裏面に半導体素子の主面を直接融着
し、前記半導体素子の電極に前記樹脂性リードの導電性
金属層を電気的に接続し、前記半導体素子および前記リ
ードを封止樹脂により被覆した半導体パッケージ。 - 【請求項4】 リードを形成する樹脂を熱可塑性樹脂で
構成した請求項1,請求項2または請求項3記載の半導
体パッケージ。 - 【請求項5】 リードおよび封止樹脂を、同じ樹脂また
は熱膨張係数が同じ樹脂で構成した請求項1,請求項
2,請求項3または請求項4記載の半導体パッケージ。 - 【請求項6】 表面に導電性金属層を形成した樹脂製リ
ードフレームに半導体素子を固定する工程と、前記半導
体素子の電極に前記樹脂製リードフレームを電気的に接
続する工程と、前記半導体素子および前記樹脂製リード
フレームを封止樹脂により被覆する工程と、前記樹脂製
リードフレームを加熱して前記樹脂製リードフレームを
軟化させる工程と、この軟化した状態の前記樹脂製リー
ドフレームのリードの外部端子を前記樹脂製リードフレ
ームから切り離して成形する工程とを含む半導体パッケ
ージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24908693A JP3249263B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24908693A JP3249263B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106501A true JPH07106501A (ja) | 1995-04-21 |
| JP3249263B2 JP3249263B2 (ja) | 2002-01-21 |
Family
ID=17187791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24908693A Expired - Fee Related JP3249263B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249263B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800271B (zh) | 2009-02-10 | 2012-01-18 | 亿光电子工业股份有限公司 | 发光二极管封装体及其制造方法 |
| US8389307B2 (en) | 2009-02-04 | 2013-03-05 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
-
1993
- 1993-10-05 JP JP24908693A patent/JP3249263B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389307B2 (en) | 2009-02-04 | 2013-03-05 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
| US8431948B2 (en) | 2009-02-04 | 2013-04-30 | Everlight Electronics Co., Ltd. | Light emitting diode package and fabrication method thereof |
| CN101800271B (zh) | 2009-02-10 | 2012-01-18 | 亿光电子工业股份有限公司 | 发光二极管封装体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249263B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| US20050189627A1 (en) | Method of surface mounting a semiconductor device | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| JP3249263B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2002289741A (ja) | 半導体装置 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH1012760A (ja) | 半導体装置 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| KR100215119B1 (ko) | 알루미늄 박판을 이용한 csp 패키지 제조방법 | |
| JP2000277679A (ja) | 半導体装置 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| KR100369501B1 (ko) | 반도체패키지 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| CN117751446A (zh) | 半导体封装件、电子组件以及电子设备 | |
| KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |