JPH07107408A - 画面表示装置内蔵のシングルチップマイクロコンピュータ - Google Patents

画面表示装置内蔵のシングルチップマイクロコンピュータ

Info

Publication number
JPH07107408A
JPH07107408A JP5249270A JP24927093A JPH07107408A JP H07107408 A JPH07107408 A JP H07107408A JP 5249270 A JP5249270 A JP 5249270A JP 24927093 A JP24927093 A JP 24927093A JP H07107408 A JPH07107408 A JP H07107408A
Authority
JP
Japan
Prior art keywords
display
block
data
screen
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5249270A
Other languages
English (en)
Inventor
Masayuki Matsumoto
誠之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5249270A priority Critical patent/JPH07107408A/ja
Priority to US08/314,256 priority patent/US6057813A/en
Priority to KR1019940025360A priority patent/KR0167004B1/ko
Publication of JPH07107408A publication Critical patent/JPH07107408A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 非同期に処理する必要がある複数の表示タス
クを、所望の表示画面構成にて、同時に表示できるよう
に制御する画面表示装置内蔵のシングルチップマイクロ
コンピュータを提供する。 【構成】 ワンチップ内に、２個の第１ＯＳＤ（画面表
示装置）23と第２ＯＳＤ24とを備え、ＣＰＵ22の制御に
より、各ＯＳＤ23, 24においてそれぞれ表示タスクを独
立に処理して、各表示タスクを同時に表示した所望の表
示画面を得る。複数の表示タスクの表示の優先度を制御
する機能と、各表示タスクの表示時の割り込み発生の有
無及びマスクの有無を制御する機能とを有し、これらの
制御機能を組み合わせて、各表示タスクを同時に表示し
た所望の表示画面を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＲＴ管等のディスプ
レイ上に文字，数字等を表示させる際に、チャネル表
示，音量表示等のテレビ受信機としての画面表示の制御
と、送られてくる文字放送データを表示する文字放送受
信機としての画面表示の制御とを同時に行なう画面表示
装置（以下、ＯＳＤ（On Screen Display)という）を内
蔵するシングルチップマイクロコンピュータに関する。
【０００２】
【従来の技術】従来より、テレビジョンの画面に選局，
音量などの動作状態を表す文字，パターンを、視聴者か
らの設定により表示させることが行なわれている。図６
は、特願平５−2209号に提案された、このような表示に
使用するシングルチップマイクロコンピュータに内蔵さ
れた従来のＯＳＤの構成を示すブロック図である。図５
において16は、図示しない中央処理装置（以下、ＣＰＵ
という）に接続されたデータバスである。データバス16
には、ＣＲＴのオン／オフ等を制御するＣＲＴ制御レジ
スタ１と、表示開始の垂直位置を入力する垂直位置レジ
スタ２と、表示する字体のサイズデータを入力する文字
サイズレジスタ３と、表示開始の水平位置を入力する水
平位置レジスタ４と、表示すべき文字またはパターンの
データを収納する表示用データＲＡＭ５と、ＲＧＢ信号
を出力する出力回路12を制御するＣＲＴポート制御レジ
スタ６と、マスク機能を用いる際にマスク解除位置を設
定する第１マスクモードレジスタ13と、同じくマスクセ
ット位置を設定する第２マスクモードレジスタ14とが接
続されている。また、７はＯＳＤ全体の表示用クロック
を発生する発振回路、８は文字またはパターンの表示位
置を制御する表示位置制御回路、９は表示動作を制御す
る表示制御回路、10はフォントドットデータを格納する
キャラクタＲＯＭ、11はパラレル形式をシリアル形式に
変換するシフトレジスタ、15は第１，第２マスクモード
レジスタ13, 14からの出力信号によりマスク信号を出力
するマスク制御回路である。
【０００３】次に、動作について説明する。図６におい
て、水平同期信号（以下、ＨＳＹＮＣという）及び垂直
同期信号（以下、ＶＳＹＮＣという）は、表示位置制御
回路８に与えられる。発振回路７は、ＨＳＹＮＣ毎にリ
セットされつつ、所定周波数で発振する。発振回路７の
発振出力はＯＳＤ全体の表示用基本クロックとして用い
られ、表示位置制御回路８と表示制御回路９と出力回路
12とに与えられる。
【０００４】一方、所望の文字またはパターンを表示す
るためのデータは、ＣＰＵからの命令によってデータバ
ス16を介して各レジスタと表示用データＲＡＭ５とに入
力される。ＣＲＴ制御レジスタ１のデータは、表示位置
制御回路８と表示制御回路９と出力回路12とに与えられ
て、文字表示のオン／オフ等を制御する。垂直位置レジ
スタ２，水平位置レジスタ４には文字表示を開始する垂
直位置，水平位置に対応したデータを、また、文字サイ
ズレジスタ３には、表示したい字体のサイズに対応した
データを入力しておき、それぞれ表示位置制御回路８に
与えられる。更に、ＣＲＴポート制御レジスタ６の値に
よって、出力回路12からのＲＧＢ出力を制御する。表示
用データＲＡＭ５には、文字表示の順番に合わせてアド
レスが配置されており、表示したい文字のデータをアド
レス順に入力していく。表示用データＲＡＭ５には、文
字コードデータ，色コードデータ，表示形態データ（以
下、アトリビュートコードデータという）等が含まれて
いる。アトリビュートコードデータには、表示文字を点
滅させる（ブリンキング）、アンダーラインを表示する
等の文字の修飾を行なうデータが含まれる。
【０００５】表示位置制御回路８では、垂直位置レジス
タ２の値とＨＳＹＮＣをカウントした値とを比較し、ま
た水平位置レジスタ４の値と発振回路７からの表示用ク
ロックのカウント値とを比較して、各々両者が一致する
と表示許可信号を、表示制御回路９に与えて、これによ
り表示制御回路９は能動化されて、以下の文字表示の一
連の動作が開始する。まず、表示制御回路９からは、表
示用クロックを元に水平方向の何文字目かをカウントし
た値が表示用データＲＡＭ５に与えられて、表示用デー
タＲＡＭ５から、文字コードデータ，色コードデータ，
アトリビュートコードデータが表示順に出力される。色
コードデータ，アトリビュートコードデータは、出力回
路12に直接与えられ、文字コードデータはキャラクタＲ
ＯＭ10に与えられて、対応するキャラクタＲＯＭ10のア
ドレスをデコードして文字コードデータに対応したフォ
ントドットデータが出力される。
【０００６】１つのフォント字体は、例えば図７に示す
ように、ｔ×ｍドットの画素で構成されているので、キ
ャラクタＲＯＭ10がこの字体フォントをｎ文字分内蔵し
ているものとすれば、キャラクタＲＯＭ10の容量はｔ×
ｍ×ｎドット相当となる。キャラクタＲＯＭ10から読み
出されたフォントデータはシフトレジスタ11でパラレル
形式からシリアル形式に変換され、出力回路12に与えら
れる。出力回路12はフォントデータに加えて、表示用デ
ータＲＡＭ５から文字色及び背景色などを表す色コード
データ及びアトリビュートコードデータを受け、通常フ
ォントデータを色コードデータ, アトリビュートコード
データが示す表示モードに従って表示制御する。こうし
て出力回路12からＲＧＢ信号が出力され、これらの信号
に従って画面上に所望の文字またはパターンが表示され
る。
【０００７】フォントのドットデータは、その字体を表
す文字コードデータをデコードすることで生成されるキ
ャラクタＲＯＭ10のアドレスの領域に横方向のドット数
毎に格納されている。図７の場合、縦ｔドット分のフォ
ントデータをｔ個のアドレス番地に各１ライン毎に格納
して、そのアドレスを上から順にＡＤ1 ，ＡＤ2 ，ＡＤ
3 ，ＡＤ4 ，…，ＡＤt-1 ，ＡＤt とすれば、キャラク
タＲＯＭ10からこの順にドットデータを出力する。表示
位置制御回路８は、１文字の縦何ライン目かを１〜ｔカ
ウントして、各ライン毎に表示文字のドットデータを順
次出力する。これを１〜ｔラインまで操作を繰り返し１
ブロック分の文字表示を完了する。
【０００８】ここで表示位置について詳細に説明する。
表示画面例を示す図８において、17は、第１表示ブロッ
ク18，第２表示ブロック19，第３表示ブロック20，第４
表示ブロック21を表示する表示画面である。表示する文
字列を１つの表示ブロックとすれば、ＯＳＤはハードウ
ェアとして複数の表示ブロックを持っている。この表示
ブロック内の文字毎に文字コード，色コード，アトリビ
ュートコードを格納するアドレスが割り当てられてい
る。ここでは、例えば、４つの表示ブロックを用いて画
面表示を行なう場合について説明する。各ブロックが第
１表示ブロック18→第２表示ブロック19→第３表示ブロ
ック20→第４表示ブロック21の順に表示されるように、
垂直位置レジスタ２を設定しておく（垂直表示開始位置
をそれぞれＣＶ１，ＣＶ２，ＣＶ３，ＣＶ４とする) 。
第１表示ブロック18の表示の途中で、第２表示ブロック
19の垂直表示開始位置ＣＶ２がきた場合は、後出し優先
で第１表示ブロック18の表示は途中で終了し、第２表示
ブロック19の表示が開始される。次に第２表示ブロック
19の表示途中で、第３表示ブロック20の垂直表示開始位
置ＣＶ３がくると、第２表示ブロック19の表示を終了
し、第３表示ブロック20の表示が開始される。第３表示
ブロック20と第４表示ブロック21とにおいても同様の関
係で表示される。このようにどの表示ブロックでも垂直
表示開始位置が後にくるブロックが優先される。また、
複数のブロックの垂直表示開始位置が一致した場合、例
えばＣＶ１＝ＣＶ２のような場合は、各ブロックにハー
ドウェアで優先順位を設け、優先順位が高い表示ブロッ
クが表示される。図９はブロック番号が小さい順に優先
順位が高くなるように設計した場合の画面表示例を示
す。上記のような制御が表示位置制御回路８内で行なわ
れる。
【０００９】次にマスク機能について説明する。図10は
マスク機能を用いた画面表示例を示す。表示画面に対し
て表示できる領域と表示できない領域とを設定し、表示
できない領域ではＯＳＤからのＲＧＢ信号を出力しない
ようにする。第１マスクモードレジスタ13, 第２マスク
モードレジスタ14により、マスク解除位置とマスクセッ
ト位置とをそれぞれ設定し、この値によってマスク制御
回路15は表示できる領域と表示できない領域とを認識し
て、出力回路12にＲＧＢ信号を出力する／しないの信号
を出力する。マスク機能を利用して表示用ブロックの垂
直表示開始位置をデクリメントまたはインクリメントす
れば、スクロール表示が可能になる。
【００１０】次に、多行表示について説明する。図11は
多行表示を行なった画面表示例を示す。１つの例とし
て、ＯＳＤがハードウェアとしては４行分の表示ブロッ
クしか持っておらず、５行以上の表示をする場合に多行
表示処理を行なうこととする。各表示ブロックの表示終
了時に割り込み（以下、ＣＲＴ割り込みという）が発生
する。但し他のブロックと表示領域が重なった場合に先
に表示していたブロックが途中で表示を終了したときに
は割り込みは発生しない。この割り込みによって、多行
表示用のプログラムが実行され、それに応じてＣＰＵは
以下の処理を行なう。まず、第１表示ブロック18の表示
が終了すると、ＣＲＴ割り込みが掛かり、第１表示ブロ
ック18の垂直表示開始位置をＣＶ５に書き換え、文字サ
イズを変えるときは文字サイズレジスタ３を書き換え
る。更に、表示用データＲＡＭ５の各コードデータを書
き換える。書換終了後に垂直表示開始位置がＣＶ５にく
ると、第１表示ブロック18が再び表示される。これと同
様に第２表示ブロック19，第３表示ブロック20，第４表
示ブロック21についてもＣＲＴ割り込みが掛かる度に、
ＣＰＵによって上記のデータを書き換えることによっ
て、多行表示が可能となる。
【００１１】
【発明が解決しようとする課題】このような従来のＯＳ
Ｄで、非同期にＣＰＵからのアクセスを行なう複数の表
示タスクを処理する場合について考える。１つの表示タ
スクをチャネル表示，音量表示等を行なう選局表示処理
とし、もう１つの表示タスクを文字放送として送られて
くる文字データを表示する文字放送表示処理とする。予
め第１表示ブロック，第２表示ブロックで選局表示を、
第３表示ブロック，第４表示ブロックで文字放送表示を
行なうことにする。文字放送のデータは、映像信号に重
畳した形で伝送されてくるので、文字放送のデータを絶
えず受信しており、そのデータに応じて順次ＣＰＵから
ＯＳＤの表示用データＲＡＭ５にコードデータを書き込
む必要がある。
【００１２】例えば、今、文字放送表示を第３表示ブロ
ック20，第４表示ブロック21の多行表示で行なっている
時に、音量調節のための表示を同時に行なう場合で更に
表示位置がオーバーラップする場合、垂直表示開始位
置，文字サイズによって所望の表示が得られない場合が
ある。図12はその画面表示例を示すが、第３表示ブロッ
ク20，第４表示ブロック21で文字放送表示を行なってい
る時に、チャネルコールとして“２”を表示する。この
時垂直表示位置関係は、後出し優先のためにチャネルコ
ールが適切に表示出来ない。第１表示ブロック18と第４
表示ブロック21の垂直表示位置を一致させれば、チャネ
ルコール“２”は隠れずに表示できるが、文字放送表示
がスクロールした場合には、選局表示も同様にスクロー
ルさせる必要があり、これは画面表示としては好ましく
ない表示方法である。このように所望の表示を行なおう
とすれば、レジスタの設定値を工夫して設定する必要が
ある。更に多行表示の処理が複雑になり、ソフトウェア
の負荷が重くなってしまうという欠点がある。
【００１３】本発明は斯かる事情に鑑みてなされたもの
であり、非同期に処理する必要がある複数の表示タスク
を、所望の表示画面にて、同時に表示することが可能で
あるＯＳＤ内蔵のシングルチップマイクロコンピュータ
を提供することを目的とする。
【００１４】
【課題を解決するための手段】本願の第１発明のＯＳＤ
内蔵のシングルチップマイクロコンピュータは、複数の
ＯＳＤを有し、これらのＯＳＤを独立に制御して各ＯＳ
Ｄからの出力信号を混合するように構成したことを特徴
とする。
【００１５】本願の第２発明のＯＳＤ内蔵のシングルチ
ップマイクロコンピュータは、従来のＯＳＤの回路構成
に加えて、各表示タスクの表示における優先度を制御す
る回路と、各表示タスクの表示時における割り込み発生
の有無を制御する回路と、各表示タスクの表示時におけ
るマスクの有無を制御する回路とを備えるようにしたこ
とを特徴とする。
【００１６】本願の第３発明のＯＳＤ内蔵のシングルチ
ップマイクロコンピュータは、第２発明の制御回路を備
え、各表示タスクの表示データを収納するメモリから各
表示タスクのデータをタイミングをずらせて複数回読み
出すように構成したことを特徴とする。
【００１７】
【作用】第１発明では、それぞれのＯＳＤによってそれ
ぞれの表示タスクを独立的に処理するので、各表示タス
クが他の表示タスクの影響を受けることがなく、自由に
表示位置，文字サイズの設定を行なうことができて、各
表示タスクを同時に表示した所望の表示画面が得られ
る。
【００１８】第２，第３発明では、複数の表示タスクに
対して表示の優先度を制御すると共に、各表示タスクの
表示時における割り込み発生の有無及びマスクの有無を
制御するので、これらの制御を組み合わせることによっ
て、各表示タスクを同時に表示した所望の表示画面が得
られる。
【００１９】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
【００２０】（実施例１）図１は、本発明の実施例１の
シングルチップマイクロコンピュータの構成を示すブロ
ック図であり、図中29はマイクロコンピュータ本体であ
る。また、16はデータバスであり、データバス16にはＣ
ＰＵ22と、従来例（図６参照）と同一構成の第１ＯＳＤ
23及び第２ＯＳＤ24とが接続されている。また、25は第
１，第２ＯＳＤ23，24の出力信号を混合するミキシング
回路、26はミキシング回路25を制御するミキシング制御
レジスタ、27はミキシング回路25からのＲＧＢ信号の出
力端子、28はミキシング回路25へのミキシング信号の入
力端子である。
【００２１】以上のように、本実施例１では、従来から
用いられている２個のＯＳＤ23，24を１チップ内に設け
て、それぞれのＯＳＤ23，24をデータバス16でＣＰＵ22
と独立的にアクセスできるように構成している。第１Ｏ
ＳＤ23と第２ＯＳＤ24との各レジスタは別のアドレス領
域に割り当てておき、第１ＯＳＤ23, 第２ＯＳＤ24から
の表示用割り込みを別要因として設定すれば (それぞれ
をＣＲＴ割り込み１,ＣＲＴ割り込み２とする）、ＣＰ
Ｕ22から２つの第１ＯＳＤ23と第２ＯＳＤ24とを独立し
て制御できる。
【００２２】次に、動作について説明する。いま、第１
ＯＳＤ23で文字放送表示を処理し、第２ＯＳＤ24で選局
表示を処理することにする。映像信号に重畳される文字
放送のデータはＣＰＵ22によってデコードされ、そのデ
ータに応じて第１ＯＳＤ23の各レジスタ, 表示用データ
ＲＡＭ５の値がデータバス16を介して書き換えられる。
そして、外部から与えられるＶＳＹＮＣ，ＨＳＹＮＣ，
表示用クロックによって第１ＯＳＤ23からＲＧＢ信号が
出力される。これと同様に、選局表示の場合はＣＰＵ22
によって第２ＯＳＤ24の各レジスタ, 表示用データＲＡ
Ｍ５が書き換えられ、第２ＯＳＤ24からＲＧＢ信号が出
力される。この第１ＯＳＤ23, 第２ＯＳＤ24からのＲＧ
Ｂ信号はミキシング回路25に入力される。ミキシング回
路25は、ＣＰＵ22からのミキシング制御レジスタ26の設
定により、各ＯＳＤ23, 24からの出力信号と入力端子28
を介した外部からのミキシング信号とのＲＧＢ信号の優
先度の変更、出力する／しない等の制御を行ない、その
出力信号（ＲＧＢ信号）は、出力端子27を通じて外部へ
出力される。もちろん、ミキシング回路25，ミキシング
制御レジスタ26はＯＳＤ内部に構成してもよく、同等の
効果が得られる。
【００２３】このように構成することで、文字放送表
示，選局表示ともに他の表示タスクに束縛されることな
く、独立して表示位置，文字サイズ等の設定をすること
が可能になる。更に、多行表示をする場合にも文字放送
表示はＣＲＴ割り込み１によって、第１ＯＳＤ23の各レ
ジスタ, 表示用データＲＡＭ５のデータ書き換えを行な
い、選局表示はＣＲＴ割り込み２によって、第２ＯＳＤ
24の各レジスタ, 表示用データＲＡＭ５を書き換えるよ
うにする。
【００２４】この実施例１では表示タスクが２個の場合
（文字放送表示，選局表示）について記したが、３個以
上のＯＳＤをワンチップ内に構成して３個以上の表示タ
スクに対応する場合についても同様の効果が得られるこ
とは容易に推測できる。
【００２５】（実施例２）次に、本発明の実施例２につ
いて説明する。図２は、実施例２のシングルチップマイ
クロコンピュータに内蔵されるＯＳＤの構成を示すブロ
ック図であり、図２において、図６と同一部分には同一
番号を付して説明を省略する。また、30は優先表示制御
回路、31は優先表示制御レジスタ、32はＣＲＴ割り込み
制御回路、33はマスク制御回路であり、優先表示制御レ
ジスタ31は、優先表示させるブロックの設定、ＣＲＴ割
り込みを発生させるブロックの設定、更にマスクするブ
ロック，マスクしないブロックの設定を行なう。このレ
ジスタの各ビット設定で、同時表示が可能となる。優先
表示するブロックの選択情報は優先表示制御回路30に、
ＣＲＴ割り込みを発生させるブロックの選択情報はＣＲ
Ｔ割り込み制御回路32に、また、ブロック毎のマスク機
能の選択情報はマスク制御回路33にそれぞれ与えられ
る。
【００２６】次に、動作について説明する。始めに、優
先表示制御回路30について説明する。元来、表示位置制
御回路８では、表示ブロック間の垂直表示開始位置の制
御を行なっており、従来例で説明したように後出し優先
でブロックが表示され、表示開始位置が一致した場合
は、ハードウェアで設定された優先関係で表示されるブ
ロックが決定する。“優先表示”するブロックに第１表
示ブロック, 第２表示ブロックを選択した場合、第１表
示ブロック, 第２表示ブロックが表示されている途中で
第３表示ブロック, 第４表示ブロックの垂直表示開始位
置ＣＶ３，ＣＶ４がくると、第３表示ブロック, 第４表
示ブロックは表示開始されずに、優先度が高い第１表示
ブロック, 第２表示ブロックの方が引き続き表示され
る。そして第１表示ブロック, 第２表示ブロックの表示
が終了すると、この時第３表示ブロックが表示位置ＣＶ
３から表示されていたとして、表示が終了していなけれ
ば、途中から第３表示ブロックの表示を開始する (図３
参照) 。すなわち、第３表示ブロック，第４表示ブロッ
クに対して第１表示ブロック，第２表示ブロックを上位
の位置に表示することが可能になる。第１表示ブロック
と第２表示ブロックとでは、どちらも“優先表示”する
ので、後出し優先とし、同一表示開始位置では一方を優
先して表示するようにしておく。このように、優先表示
制御回路30では、従来の表示ブロック間の優先関係（後
出し優先等）に加えて、優先表示制御レジスタ31の値に
よって、新たな優先関係を設定することが可能になる。
【００２７】次に、ＣＲＴ割り込み制御回路32について
説明する。従来の場合、表示ブロックに関係なく、表示
しているブロックの表示が終了した時点でＣＲＴ割り込
みが発生する。本実施例２では優先表示制御レジスタ31
により、ブロック毎にＣＲＴ割り込みを発生する／しな
いを設定する。また、仮想割り込みを発生する／しない
も併せて設定する。仮想割り込みとは、表示していない
ブロックに対しても、仮に画面表示していると想定した
ときに、仮想的な表示が終了した時点で発生する割り込
みである。よって、仮想割り込みを“発生する”に設定
したブロックは画面に表示されている／いないに関わら
ず、垂直表示開始位置によって割り込み発生位置が決定
することになる。これらのレジスタの情報によってＣＲ
Ｔ割り込み制御回路32は、ブロック毎に発生するＣＲＴ
割り込み，仮想割り込みを制御する。図３には第１表示
ブロック，第２表示ブロックをＣＲＴ割り込みを“発生
しない”に、第３表示ブロック，第４表示ブロックを仮
想割り込みを“発生する”に設定した場合の、割り込み
発生位置を示す。こうすることで第１表示ブロック，第
２表示ブロックはＣＲＴ割り込みを発生させず、第３表
示ブロック，第４表示ブロックのみにＣＲＴ割り込みを
発生させることが可能になる。
【００２８】次に、マスク制御回路33について説明す
る。ブロック毎にマスクする／しないの設定を優先表示
制御レジスタ31で行ない、そのレジスタの情報をもとに
マスク制御回路33は“マスクする”ブロックのみマスク
領域で表示しないように、即ちＲＧＢ信号を出力しない
ように制御信号を出力回路12に与える。出力回路12はブ
ロックによってマスク領域でＲＧＢ信号を出力する／し
ないを実行する。図４は第３表示ブロック, 第４表示ブ
ロックを“マスクする”に、第１表示ブロック,第２表
示ブロックを“マスクしない”に設定した場合の画面表
示例を示す。
【００２９】上記のように、従来のＯＳＤ内部に優先表
示制御レジスタ31，優先表示制御回路30, ＣＲＴ割り込
み制御回路32, マスク制御回路33を新たに設けること
で、従来とは異なる画面表示が可能となる。例えば、図
３に示すように、第１表示ブロック, 第２表示ブロック
では選局表示を行ない、第３表示ブロック, 第４表示ブ
ロックで文字放送表示を行ない、文字放送表示は表示す
る情報量から15行の多行表示を行なうとする。この時、
優先表示制御レジスタ31の各ビットで、第１表示ブロッ
ク, 第２表示ブロックを“優先表示する”，“ＣＲＴ割
り込み／仮想割り込み発生しない”，“マスクしない”
に、第３表示ブロック, 第４表示ブロックを“優先表示
しない”，“ＣＲＴ割り込み／仮想割り込み発生す
る”，“マスクする”に設定する。こうすれば、絶えず
送られてくる文字放送のデータに対してＣＰＵがデコー
ドを行ない、ＯＳＤの表示用データＲＡＭ５の各コード
データ、各レジスタの第３表示ブロック, 第４表示ブロ
ックに関係するビットを設定する。第３表示ブロック,
第４表示ブロックを交互に表示し、15行各ブロックの表
示終了後にはＣＲＴ割り込みが発生するので、割り込み
発生の度に、表示用データＲＡＭ５、各レジスタを書き
換えることで多行表示を行なう。マスク機能も働くの
で、前述のようにスクロール表示が可能である。文字放
送表示の処理中に非同期に視聴者側から選局表示の指示
は行なわれ、チャネルコール等を表示する場合は、表示
用割り込みとは別要因の割り込みで、ＣＰＵは第１表示
ブロック，第２表示ブロックを表示するように設定を行
なう。表示画面に文字放送表示と選局表示とを同時に行
ない得る。設定を終了するとＣＰＵは文字放送表示処理
を再び開始する。
【００３０】ここでは第１表示ブロック，第２表示ブロ
ックは表示用割り込みを発生させないように設定してい
るが、表示用割り込みとは別要因の割り込みとして発生
させれば文字放送表示，選局表示共に多行表示が可能に
なる。
【００３１】（実施例３）次に、本発明の実施例３につ
いて説明する。図５は、実施例３のシングルチップマイ
クロコンピュータに内蔵されるＯＳＤの構成の一部を示
すブロック図であり、図５において図示されていない部
分は実施例２（図２）と同一構成である。また、図２と
同一部分には同一番号を付して説明を省略する。本実施
例３は、前述の実施例２の構成に、表示用データＲＡＭ
５からの読み出しデータを選択するＲＡＭデータ切換回
路34を付け加えた構成をなす。
【００３２】次に、動作について説明する。水平走査線
毎にどのブロックを表示するのか表示位置制御回路８で
決定し、１つのブロックを表示する場合、水平方向に１
文字目から表示するが、その表示を行なうために時系列
で １：表示用データＲＡＭ５からコードデータ読み出し ２：キャラクタＲＯＭ10からフォントデータ出力 ３：シフトレジスタ11へフォントデータをセット ４：出力回路12から表示用クロックに同期してＲＧＢ信
号出力 という処理を横方向１文字毎繰り返すことにより、１走
査線の表示を行なう。
【００３３】本実施例３では、表示用データＲＡＭ５か
らコードデータを表示するブロックについてのみ読み出
すのではなく、優先表示するブロックとそうでないブロ
ックとをタイミング的にずらせて、表示用データＲＡＭ
５を２度読みする。読み出されたデータから、ＲＡＭデ
ータ切換回路34によって、表示されるブロックのデータ
が選択され、その文字コードデータはキャラクタＲＯＭ
10へ出力され、その色コードデータ, アトリビュートコ
ードデータは出力回路12へ出力される。なお、２度読み
でなく、ブロック全てのコードデータを読み出して、選
択出力するようにしても同等の効果が得られる。
【００３４】
【発明の効果】以上詳述したように、本発明のシングル
チップマイクロコンピュータでは、独立制御可能な複数
のＯＳＤを内蔵するか、または、各表示タスクの表示に
おける優先度と各表示タスクの表示時における割り込み
発生の有無及びマスクの有無とを制御する機能を備える
ようにしたので、非同期に処理すべき複数の表示タスク
を、所望の画面構成の状態で、同時にＣＲＴ管等のディ
スプレイ上に表示することができ、画面表示の高機能
化，低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１のシングルチップマイクロコ
ンピュータの構成を示すブロック図である。
【図２】本発明の実施例２のシングルチップマイクロコ
ンピュータに内蔵された画面表示装置（ＯＳＤ）の構成
を示すブロック図である。
【図３】実施例２で実現できる画面表示例を示す図であ
る。
【図４】実施例２で実現できる画面表示例を示す図であ
る。
【図５】本発明の実施例３のシングルチップマイクロコ
ンピュータに内蔵された画面表示装置（ＯＳＤ）の構成
の一部を示すブロック図である。
【図６】従来のシングルチップマイクロコンピュータに
内蔵された画面表示装置（ＯＳＤ）の構成を示すブロッ
ク図である。
【図７】１文字分のフォントのドット構成の１例を示す
図である。
【図８】従来の画面表示装置（ＯＳＤ）の表示用ブロッ
クの垂直表示位置についてブロック同士を重ね合わせた
場合の画面表示例を示す図である。
【図９】従来の画面表示装置（ＯＳＤ）のブロックの垂
直表示開始位置が一致した場合の画面表示例を示す図で
ある。
【図１０】従来の画面表示装置（ＯＳＤ）のマスク機能
を使用した画面表示例を示す図である。
【図１１】多行表示を行なった画面表示例を示す図であ
る。
【図１２】従来の画面表示装置（ＯＳＤ）で実現できる
画面表示例を示す図である。
【符号の説明】
22 ＣＰＵ 23 第１ＯＳＤ（画面表示装置） 24 第２ＯＳＤ（画面表示装置） 25 ミキシング回路 26 ミキシング制御レジスタ 30 優先表示制御回路 31 優先表示制御レジスタ 32 ＣＲＴ割り込み制御回路 33 マスク制御回路 34 ＲＡＭデータ切換回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/00 ５１０ Ｓ 9471−5Ｇ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 非同期に処理すべき複数の表示タスクを
    同時にディスプレイ上に表示させるための制御を行なう
    画面表示装置を内蔵したシングルチップマイクロコンピ
    ュータにおいて、複数の画面表示装置と、該画面表示装
    置をそれぞれ独立に制御する制御手段と、前記画面表示
    装置からの出力信号を混合する混合手段とを備えること
    を特徴とする画面表示装置内蔵のシングルチップマイク
    ロコンピュータ。
  2. 【請求項２】 非同期に処理すべき複数の表示タスクを
    同時にディスプレイ上に表示させるための制御を行なう
    画面表示装置を内蔵したシングルチップマイクロコンピ
    ュータにおいて、前記各表示タスクの表示時の優先度を
    制御する第１制御手段と、前記各表示タスクの優先度に
    応じて表示時の割り込みの発生を制御する第２制御手段
    と、前記各表示タスクの優先度に応じて表示時のマスク
    の有無を制御する第３制御手段とを備えることを特徴と
    する画面表示装置内蔵のシングルチップマイクロコンピ
    ュータ。
  3. 【請求項３】 非同期に処理すべき複数の表示タスクを
    同時にディスプレイ上に表示させるための制御を行なう
    画面表示装置を内蔵したシングルチップマイクロコンピ
    ュータにおいて、前記各表示タスクの表示時の優先度を
    制御する第１制御手段と、前記各表示タスクの優先度に
    応じて表示時の割り込みの発生を制御する第２制御手段
    と、前記各表示タスクの優先度に応じて表示時のマスク
    の有無を制御する第３制御手段と、前記各表示タスクの
    データを収納する収納手段とを備え、該収納手段から各
    表示タスクのデータをタイミングをずらせて複数回読み
    出すように構成したことを特徴とする画面表示装置内蔵
    のシングルチップマイクロコンピュータ。
JP5249270A 1993-10-05 1993-10-05 画面表示装置内蔵のシングルチップマイクロコンピュータ Pending JPH07107408A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5249270A JPH07107408A (ja) 1993-10-05 1993-10-05 画面表示装置内蔵のシングルチップマイクロコンピュータ
US08/314,256 US6057813A (en) 1993-10-05 1994-09-30 Single chip microcomputer having a built-in on screen display device
KR1019940025360A KR0167004B1 (ko) 1993-10-05 1994-10-04 화면표시장치를 내장한 싱글칩마이크로 컴퓨터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5249270A JPH07107408A (ja) 1993-10-05 1993-10-05 画面表示装置内蔵のシングルチップマイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH07107408A true JPH07107408A (ja) 1995-04-21

Family

ID=17190475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5249270A Pending JPH07107408A (ja) 1993-10-05 1993-10-05 画面表示装置内蔵のシングルチップマイクロコンピュータ

Country Status (3)

Country Link
US (1) US6057813A (ja)
JP (1) JPH07107408A (ja)
KR (1) KR0167004B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063845A4 (en) * 1998-12-15 2002-10-23 Sony Corp RECEIVER AND METHOD FOR GRAPHIC DISPLAY CONTROL
EP4282685A1 (en) 2022-05-18 2023-11-29 Yazaki Corporation Vehicle display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625898A1 (de) * 1996-06-27 1998-01-08 Siemens Ag Anzeigesystem und Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal
FR2777729B1 (fr) * 1998-04-15 2000-06-02 Sgs Thomson Microelectronics Procede d'acquisition de donnees sur un signal video
KR100370080B1 (ko) * 2000-08-11 2003-01-29 엘지전자 주식회사 모니터의 ｏｓｄ 메뉴 표시 제어장치 및 방법
JP4104300B2 (ja) * 2001-06-25 2008-06-18 三洋電機株式会社 複数機器制御システム
US7176929B1 (en) * 2001-07-17 2007-02-13 National Semiconductor Corporation Low cost animated sequence function for low cost OSD devices
KR100438938B1 (ko) * 2001-08-31 2004-07-03 주식회사 엘지이아이 냉장고의 냉기순환구조
KR20070054641A (ko) * 2004-08-23 2007-05-29 삼성전자주식회사 Ｏｓｄ 발생장치 및 방법
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display
JP7255210B2 (ja) * 2019-01-31 2023-04-11 セイコーエプソン株式会社 制御装置、ロボットシステム、及び表示方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052209A (ja) * 1991-06-26 1993-01-08 Nikon Corp パノラマカメラ用フアインダー光学系
KR930010483B1 (ko) * 1991-08-23 1993-10-25 삼성전자 주식회사 문자 디스플레이 장치의 문자혼합 방지회로
GB9200426D0 (en) * 1992-01-09 1992-02-26 Philips Electronic Associated Television receiver
KR930018994A (ko) * 1992-02-29 1993-09-22 이필곤 T.v 내장용 화상표시회로
DE69334216D1 (de) * 1992-03-25 2008-06-19 Thomson Multimedia Sa Schaltung zur Synchronisierung von einer Anzeige auf einem Bildschirm
JP2921265B2 (ja) * 1992-06-08 1999-07-19 松下電器産業株式会社 テレビジョン受像機
JP2761335B2 (ja) * 1992-10-21 1998-06-04 三菱電機株式会社 画面表示装置
JP2975796B2 (ja) * 1993-02-10 1999-11-10 三洋電機株式会社 文字表示装置
KR970004189B1 (ko) * 1993-02-27 1997-03-25 삼성전자 주식회사 숫자키를 이용한 세트 '온'방법
KR950015100B1 (ko) * 1993-03-13 1995-12-21 엘지전자주식회사 텔레비젼 수상기의 튜닝데이타 미세 조절장치 및 조절방법
JPH06268912A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp 画面表示回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063845A4 (en) * 1998-12-15 2002-10-23 Sony Corp RECEIVER AND METHOD FOR GRAPHIC DISPLAY CONTROL
US7034851B1 (en) 1998-12-15 2006-04-25 Sony Corporation Receiver and method of controlling graphic display
EP4282685A1 (en) 2022-05-18 2023-11-29 Yazaki Corporation Vehicle display device

Also Published As

Publication number Publication date
KR950012241A (ko) 1995-05-16
US6057813A (en) 2000-05-02
KR0167004B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US4200869A (en) Data display control system with plural refresh memories
US6181353B1 (en) On-screen display device using horizontal scan line memories
US6072462A (en) Technique for generating on-screen display characters using software implementation
EP0387550B1 (en) Display control device
JPH0830948B2 (ja) イメージ表示装置
US6057813A (en) Single chip microcomputer having a built-in on screen display device
US5774189A (en) On screen display
US5495267A (en) Display control system
US4849748A (en) Display control apparatus with improved attribute function
JP2761335B2 (ja) 画面表示装置
JP2822668B2 (ja) 表示制御装置
US5420610A (en) Screen display circuit apparatus
JP2674145B2 (ja) 表示制御装置
JP2885573B2 (ja) 画像処理装置
JP2820068B2 (ja) 画像データ合成表示装置
KR960010730B1 (ko) 화상표시 제어방법 및 장치
US5568182A (en) Teletext and videotex processing system and method
JP2821121B2 (ja) 表示制御装置
JP2535841B2 (ja) 表示制御装置
JPH11212539A (ja) 表示制御装置
JPH10224709A (ja) 表示制御装置およびテレビジョン受信装置
JPH0612048A (ja) 画面表示装置
JPH0697389B2 (ja) 表示制御装置
JP2003023583A (ja) 画像表示装置
JPS6261156B2 (ja)