JPH07108573B2 - Ｌｅｄアレイ駆動回路 - Google Patents
Ｌｅｄアレイ駆動回路Info
- Publication number
- JPH07108573B2 JPH07108573B2 JP11479686A JP11479686A JPH07108573B2 JP H07108573 B2 JPH07108573 B2 JP H07108573B2 JP 11479686 A JP11479686 A JP 11479686A JP 11479686 A JP11479686 A JP 11479686A JP H07108573 B2 JPH07108573 B2 JP H07108573B2
- Authority
- JP
- Japan
- Prior art keywords
- led array
- drive circuit
- input
- shift register
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は発光ダイオード（LED）を発光素子として用い
た光プリンタにおけるLEDアレイ駆動回路に関する。
た光プリンタにおけるLEDアレイ駆動回路に関する。
（従来の技術） ゼログラフィを応用した記録装置の光源として近年技術
的に制御し易い半導体レーザの採用が多くなっている。
さらに、最近、光源の機械的スキャニングをなくし装置
の小型化を目的としたLEDアレイ光源が開発され、これ
を実装した装置が発表されている。ここで用いられるLE
Dアレイチップは、発光部の分解能がそのまま印刷時の
分解能となるが、一般に上記した光プリンタは高い分解
能をもっていることが特徴なので、例えば分解能10本/m
mの場合発光部の配列ピッチは0.1mmという小さな値にな
る。しかしながらLEDアレイチップは、母材として用い
る例えばGaAsウェハ等の大きさに限界があるため単一で
形成できるLEDアレイチップの長さは限界がある。この
ため幅の広い帳票等の印字に用いる長尺のプリントヘッ
ドを作製する際は、所望とするプリントヘッドの長さに
応じて複数個のLEDアレイチップを継げて用いなければ
ならない。
的に制御し易い半導体レーザの採用が多くなっている。
さらに、最近、光源の機械的スキャニングをなくし装置
の小型化を目的としたLEDアレイ光源が開発され、これ
を実装した装置が発表されている。ここで用いられるLE
Dアレイチップは、発光部の分解能がそのまま印刷時の
分解能となるが、一般に上記した光プリンタは高い分解
能をもっていることが特徴なので、例えば分解能10本/m
mの場合発光部の配列ピッチは0.1mmという小さな値にな
る。しかしながらLEDアレイチップは、母材として用い
る例えばGaAsウェハ等の大きさに限界があるため単一で
形成できるLEDアレイチップの長さは限界がある。この
ため幅の広い帳票等の印字に用いる長尺のプリントヘッ
ドを作製する際は、所望とするプリントヘッドの長さに
応じて複数個のLEDアレイチップを継げて用いなければ
ならない。
第２図は絶縁性基板上に複数のLEDアレイチップを搭載
し配線されている概念図である。
し配線されている概念図である。
同図において１は絶縁性基板、２はこの基板１上に整列
搭載されたLEDアレイチップ、３は基板１上に形成され
た配線群であり、LEDアレイ駆動回路（図示せぬ）出力
と接続されるものである。４はボンディングワイヤであ
りLEDアレイ２の個別電極と前記配線群３との電気的接
続を行うものである。５はLEDアレイチップ２を絶縁性
基板１上にダイスボンド固定するための導電性接着剤層
であり、通常樹脂または半田等が使用される。LEDアレ
イチップ２の共通電極は、通常LEDアレイチップ２の下
面に形成され導電性接着剤層５を介して共通電源配線部
６に導びかれている。このような高密度でかつ多数の発
光部をもつLEDアレイにおいてLEDの発光エネルギー（発
光量×発光時間）に応じて発光体上に像が形成される
が、このとき発光時間を長くすると分解能のよい画像が
得られない。その理由は、発光時間の経過とともにドッ
ト径が拡大していくからである。このような印字品質上
の問題点を除去するためにLEDの駆動方式を見直した技
術がある。この種の技術として、特開昭59−55770公報
に開示されるものがある。これは複数のLED素子をブロ
ック分割し各ブロック毎にその共通電極側を個別スイッ
チング素子と接続せしめ個別電極側をマトリックス配線
してブロック毎に順次駆動を行うようにしたものであ
る。
搭載されたLEDアレイチップ、３は基板１上に形成され
た配線群であり、LEDアレイ駆動回路（図示せぬ）出力
と接続されるものである。４はボンディングワイヤであ
りLEDアレイ２の個別電極と前記配線群３との電気的接
続を行うものである。５はLEDアレイチップ２を絶縁性
基板１上にダイスボンド固定するための導電性接着剤層
であり、通常樹脂または半田等が使用される。LEDアレ
イチップ２の共通電極は、通常LEDアレイチップ２の下
面に形成され導電性接着剤層５を介して共通電源配線部
６に導びかれている。このような高密度でかつ多数の発
光部をもつLEDアレイにおいてLEDの発光エネルギー（発
光量×発光時間）に応じて発光体上に像が形成される
が、このとき発光時間を長くすると分解能のよい画像が
得られない。その理由は、発光時間の経過とともにドッ
ト径が拡大していくからである。このような印字品質上
の問題点を除去するためにLEDの駆動方式を見直した技
術がある。この種の技術として、特開昭59−55770公報
に開示されるものがある。これは複数のLED素子をブロ
ック分割し各ブロック毎にその共通電極側を個別スイッ
チング素子と接続せしめ個別電極側をマトリックス配線
してブロック毎に順次駆動を行うようにしたものであ
る。
（発明が解決しようとする問題点） しかしながら、前述の文献に開示されたLEDアレイ駆動
方式によれば、 第１に、ブロック間の共通電極部を電気的に分離状態と
するためには、第２図で示されるLEDアレイ構造図にお
いて少なくともLEDアレイチップの整数倍毎にブロック
分割することになり、この時、ダイスボンド接着剤の隣
接ブロック側へのはみ出しがないように、樹脂量を制限
したりあるいは、はみ出した分を後程改善するなどの繁
雑な作業を必要とするという問題、 第２に、個別電極側のマトリックス配線用部材やスペー
スを必要とし、コストアップ、LEDヘッドの大型化につ
ながるという問題、 第３に、スイッチング素子等のパワーデバイスがブロッ
ク分割数分必要となりコストアップ化するという問題が
あった。
方式によれば、 第１に、ブロック間の共通電極部を電気的に分離状態と
するためには、第２図で示されるLEDアレイ構造図にお
いて少なくともLEDアレイチップの整数倍毎にブロック
分割することになり、この時、ダイスボンド接着剤の隣
接ブロック側へのはみ出しがないように、樹脂量を制限
したりあるいは、はみ出した分を後程改善するなどの繁
雑な作業を必要とするという問題、 第２に、個別電極側のマトリックス配線用部材やスペー
スを必要とし、コストアップ、LEDヘッドの大型化につ
ながるという問題、 第３に、スイッチング素子等のパワーデバイスがブロッ
ク分割数分必要となりコストアップ化するという問題が
あった。
本発明は上述の問題点を除去し、高印字品質で安価かつ
高生産性の光プリンタ用のLEDアレイ駆動回路を提供す
ることを目的とする。
高生産性の光プリンタ用のLEDアレイ駆動回路を提供す
ることを目的とする。
（問題点を解決するための手段） 本発明は上述の問題点を解決するために、 LEDアレイヘッドの駆動回路として、 長尺状に整列配置され且つそれぞれの共通電極が電気的
にすべて共通接続された複数のLEDアレイチップの各々
に対応して設けられ、且つ対応する前記LEDアレイチッ
プの個別電極に駆動信号を与えて該LEDアレイチップの
駆動制御を行なう駆動回路ICを、複数個備えるLEDアレ
イ駆動回路であって、 前記複数のLEDアレイチップを複数のブロックに分割し
て当該各ブロック内のLEDアレイチップの個数Ｎ（但
し、Ｎは正の整数）を設定するためのもので、所定の基
準クロックφ１を各ブロック内のLEDアレイチップの個
数即ち前記数値Ｎで分周した分周クロックφ２を出力す
るチップ数設定手段と、 前記各ブロック内のLEDアレイチップの通電時間を設定
するためのもので、前記分周クロックφ２を受けて前記
分周クロックφ２の周期Ｔを整数倍したパルス巾のタイ
ミングパルスTPを前記通電時間として設定し、出力する
通電時間設定手段と、 前記各駆動回路ICに対応した複数の出力端子を備えると
共に、前記タイミングパルスTPを入力信号とし、この入
力された前記タイミングパルスを前記基準クロックφ１
に同期して順次シフトし且つその各出力端子より出力す
るシフトレジスタ手段と、 前記各駆動回路ICに対応した複数の入力端子並びに複数
の出力端子を備えると共に、前記シフトレジスタ手段の
各出力端子よりの出力信号を前記各入力端子より入力
し、この入力された信号を前記分周クロックφ２に基づ
いてラッチし、このラッチした信号をストローブ信号と
してその各出力端子より対応する前記各駆動回路ICのス
トローブ端子に出力するラッチ手段と、 前記各LEDアレイチップに個々に対応して設けられ、且
つ、それぞれ入力される印字データ信号を順次シフトし
ながら格納するシフトレジスタ部と、該シフトレジスタ
部に格納された印字データ信号をラッチするラッチ部
と、該ラッチ部に格納された印字データ信号と前記ラッ
チ手段よりストローブ端子に入力されるストローブ信号
とに基づいて対応するLEDアレイチップの駆動制御を行
なうドライバ部とを備えた前記駆動回路ICであって、該
各駆動回路ICのシフトレジスタ部が直列に接続されてい
る複数の前記駆動回路ICとを備え、 前記各LEDアレイチップを前記ブロック単位で駆動制御
するようにしたものである。
にすべて共通接続された複数のLEDアレイチップの各々
に対応して設けられ、且つ対応する前記LEDアレイチッ
プの個別電極に駆動信号を与えて該LEDアレイチップの
駆動制御を行なう駆動回路ICを、複数個備えるLEDアレ
イ駆動回路であって、 前記複数のLEDアレイチップを複数のブロックに分割し
て当該各ブロック内のLEDアレイチップの個数Ｎ（但
し、Ｎは正の整数）を設定するためのもので、所定の基
準クロックφ１を各ブロック内のLEDアレイチップの個
数即ち前記数値Ｎで分周した分周クロックφ２を出力す
るチップ数設定手段と、 前記各ブロック内のLEDアレイチップの通電時間を設定
するためのもので、前記分周クロックφ２を受けて前記
分周クロックφ２の周期Ｔを整数倍したパルス巾のタイ
ミングパルスTPを前記通電時間として設定し、出力する
通電時間設定手段と、 前記各駆動回路ICに対応した複数の出力端子を備えると
共に、前記タイミングパルスTPを入力信号とし、この入
力された前記タイミングパルスを前記基準クロックφ１
に同期して順次シフトし且つその各出力端子より出力す
るシフトレジスタ手段と、 前記各駆動回路ICに対応した複数の入力端子並びに複数
の出力端子を備えると共に、前記シフトレジスタ手段の
各出力端子よりの出力信号を前記各入力端子より入力
し、この入力された信号を前記分周クロックφ２に基づ
いてラッチし、このラッチした信号をストローブ信号と
してその各出力端子より対応する前記各駆動回路ICのス
トローブ端子に出力するラッチ手段と、 前記各LEDアレイチップに個々に対応して設けられ、且
つ、それぞれ入力される印字データ信号を順次シフトし
ながら格納するシフトレジスタ部と、該シフトレジスタ
部に格納された印字データ信号をラッチするラッチ部
と、該ラッチ部に格納された印字データ信号と前記ラッ
チ手段よりストローブ端子に入力されるストローブ信号
とに基づいて対応するLEDアレイチップの駆動制御を行
なうドライバ部とを備えた前記駆動回路ICであって、該
各駆動回路ICのシフトレジスタ部が直列に接続されてい
る複数の前記駆動回路ICとを備え、 前記各LEDアレイチップを前記ブロック単位で駆動制御
するようにしたものである。
また、前記チップ数設定手段におけるブロック内のLED
アレイチップ数の設定と、前記通電時間設定手段におけ
る通電時間の設定とが、隣接するブロック間での通電時
間が一部オーバラップする如く設定されるようにしても
よい。
アレイチップ数の設定と、前記通電時間設定手段におけ
る通電時間の設定とが、隣接するブロック間での通電時
間が一部オーバラップする如く設定されるようにしても
よい。
（作用） 本発明によれば、各ブロック内のLEDアレイチップ数を
任意に設定でき、さらに各ブロックのLEDアレイチップ
の通電時間を任意に設定することができるため光プリン
タ装置での装置毎の光量感度バラツキを容易に補正でき
る。
任意に設定でき、さらに各ブロックのLEDアレイチップ
の通電時間を任意に設定することができるため光プリン
タ装置での装置毎の光量感度バラツキを容易に補正でき
る。
また隣接ブロック間での通電時間が一部オーバラップす
る如く設定することにより電源電流の平滑化が図れる。
る如く設定することにより電源電流の平滑化が図れる。
（実施例） 以下図面を参照して本発明の一実施例につき説明する。
第１図は本発明によるLEDアレイヘッドの回路ブロック
図であり、Ａはそれぞれ64個のLED素子を有するLEDアレ
イチップ21,22,…,2n-1,2nからなるLEDアレイであり、
各LEDアレイチップ21〜2nの共通電極は電気的にすべて
共通接続され且つ接地されている。また、ＢはLEDアレ
イＡを駆動するための駆動回路である。この駆動回路Ｂ
は、各LEDアレイチップにそれぞれ接続される複数の駆
動回路IC71,72,…,7n-1,7n,チップ数設定回路８、通電
時間設定回路９、シフトレジスタ10、ラッチ回路11から
なる。
図であり、Ａはそれぞれ64個のLED素子を有するLEDアレ
イチップ21,22,…,2n-1,2nからなるLEDアレイであり、
各LEDアレイチップ21〜2nの共通電極は電気的にすべて
共通接続され且つ接地されている。また、ＢはLEDアレ
イＡを駆動するための駆動回路である。この駆動回路Ｂ
は、各LEDアレイチップにそれぞれ接続される複数の駆
動回路IC71,72,…,7n-1,7n,チップ数設定回路８、通電
時間設定回路９、シフトレジスタ10、ラッチ回路11から
なる。
第３図のブロック図に示す如く、上記駆動回路IC71,72,
…,7nはそれぞれ64ビットのシフトレジスタ部701、ラッ
チ部702、ドライバ部703からなり、このドライバ部703
の64個の出力端子OUT1,…,OUT64は対応するLEDアレイチ
ップのLED素子の個別電極と接続される。また、各駆動
回路ICのシフトレジスタ部701は第１図、第３図から明
らかなように直列に接続されている。
…,7nはそれぞれ64ビットのシフトレジスタ部701、ラッ
チ部702、ドライバ部703からなり、このドライバ部703
の64個の出力端子OUT1,…,OUT64は対応するLEDアレイチ
ップのLED素子の個別電極と接続される。また、各駆動
回路ICのシフトレジスタ部701は第１図、第３図から明
らかなように直列に接続されている。
また、第４図のブロック図に示す如く、チップ数設定回
路８はディップスイッチ801、カウンタ802からなり、基
準クロックφ１を受けて分周クロックφ２を通電時間設
定回路９及びラッチ回路11に送る。
路８はディップスイッチ801、カウンタ802からなり、基
準クロックφ１を受けて分周クロックφ２を通電時間設
定回路９及びラッチ回路11に送る。
また、第５図に示す如く、通電時間設定回路９はディッ
プスイッチ901,カウンタ902、インバータ回路903からな
り、ラッチ信号L1、分周クロックφ２を受けてパルスTP
をシフトレジスタ10に送る。
プスイッチ901,カウンタ902、インバータ回路903からな
り、ラッチ信号L1、分周クロックφ２を受けてパルスTP
をシフトレジスタ10に送る。
第６図は各部の信号の動作タイミング図である。以下、
第１図及び第３図〜第６図も用いて、本実施例の動作を
説明する。
第１図及び第３図〜第６図も用いて、本実施例の動作を
説明する。
まず各LED素子対応の画素データ信号DSが入力開始され
ると、駆動回路IC71〜7nの各シフトレジスタ部701に順
次データが格納される。すべての画素データ信号DSが前
記シフトレジスタ部701に格納後、ラッチ信号L1入力に
より、駆動回路IC71〜7n内の各ラッチ部702へ画素デー
タDSがラッチされる。
ると、駆動回路IC71〜7nの各シフトレジスタ部701に順
次データが格納される。すべての画素データ信号DSが前
記シフトレジスタ部701に格納後、ラッチ信号L1入力に
より、駆動回路IC71〜7n内の各ラッチ部702へ画素デー
タDSがラッチされる。
ところで、チップ数設定回路８は、LEDアレイ21…2nを
ブロック分割する際に一つのブロック内のLEDアレイチ
ップ数を設定するものであり、第４図においてディップ
スイッチ801からのオン，オフ状態の設定出力はカウン
タ802に入力されてカウンタ802の初期値に相当する。こ
のカウンタ802は前記初期値から基準クロックφ１入力
により歩進し、例えば15まで歩進するとキャリー信号が
CA端子から出力され、このキャリー信号を分周クロック
φ２として次段に出力するものである。また、このカウ
ンタ802はキャリー信号がCA端子から出力された状態で
且つ次の基準クロックφ１が入力されたタイミングで再
度初期値に設定される。このカウンタ802の初期値が例
えば13となるように前記ディップスイッチ801を設定す
ることで、カウンタ801は13、14、15と順次計数する３
進のカウンタとなり、基準クロックφ１入力を３分周し
た分周クロックφ２（但し、その周期をＴとする）を出
力する。この基準クロックφ１を分周する数が一つのブ
ロック内のLEDアレイチップの個数に対応する。すなわ
ち、このチップ数設定回路８では、一つのブロック内の
LEDアレイチップの個数を例えば３個とする場合は前述
のように基準クロックφ１を３分周した分周クロックφ
２を出力し、或いは例えば４個とする場合は基準クロッ
クφ１を４分周した分周クロックφ２を出力するように
設定される。第６図には本実施例の場合のφ１とφ２の
タイミング図を示してあるが、ディップスイッチ801の
設定により分周数を可変できることは言うまでもない。
ブロック分割する際に一つのブロック内のLEDアレイチ
ップ数を設定するものであり、第４図においてディップ
スイッチ801からのオン，オフ状態の設定出力はカウン
タ802に入力されてカウンタ802の初期値に相当する。こ
のカウンタ802は前記初期値から基準クロックφ１入力
により歩進し、例えば15まで歩進するとキャリー信号が
CA端子から出力され、このキャリー信号を分周クロック
φ２として次段に出力するものである。また、このカウ
ンタ802はキャリー信号がCA端子から出力された状態で
且つ次の基準クロックφ１が入力されたタイミングで再
度初期値に設定される。このカウンタ802の初期値が例
えば13となるように前記ディップスイッチ801を設定す
ることで、カウンタ801は13、14、15と順次計数する３
進のカウンタとなり、基準クロックφ１入力を３分周し
た分周クロックφ２（但し、その周期をＴとする）を出
力する。この基準クロックφ１を分周する数が一つのブ
ロック内のLEDアレイチップの個数に対応する。すなわ
ち、このチップ数設定回路８では、一つのブロック内の
LEDアレイチップの個数を例えば３個とする場合は前述
のように基準クロックφ１を３分周した分周クロックφ
２を出力し、或いは例えば４個とする場合は基準クロッ
クφ１を４分周した分周クロックφ２を出力するように
設定される。第６図には本実施例の場合のφ１とφ２の
タイミング図を示してあるが、ディップスイッチ801の
設定により分周数を可変できることは言うまでもない。
また通電時間設定回路９はLEDアレイＡを複数チップず
つに分けたブロック毎の通電時間を設定するものであ
り、第５図に示す如くディップスイッチ901のオンオフ
情報はカウンタ902にその初期値として入力される。
つに分けたブロック毎の通電時間を設定するものであ
り、第５図に示す如くディップスイッチ901のオンオフ
情報はカウンタ902にその初期値として入力される。
このカウンタ902は前述のラッチ信号L1入力により初期
値設定が行なわれ、以後分周クロックφ２が入力される
毎に歩進動作が行なわれる。この歩進動作により前述の
初期値設定時点からこの歩進動作の間、カウンタ902のC
A端子出力は“L"レベルとなっているが、その後例えば1
5まで歩進されるとカウンタ902のCA端子出力は“H"レベ
ルとなる。このCA端子から出力される“L"レベルの出力
信号は次段のインバータ回路903で極性反転され、タイ
ミングパルスTPとしてシフトレジスタ10に出力される。
次いで、CA端子出力が前述のように“L"レベルから“H"
レベルになると、この“H"レベルの出力信号も次段のイ
ンバータ回路903で極性反転され、“L"レベルの信号と
してカウンタ902のEN端子（イネーブル端子）に入力さ
れる。この“L"レベルの信号がEN端子に入力されること
により、カウンタ902はその歩進動作を停止させる。
値設定が行なわれ、以後分周クロックφ２が入力される
毎に歩進動作が行なわれる。この歩進動作により前述の
初期値設定時点からこの歩進動作の間、カウンタ902のC
A端子出力は“L"レベルとなっているが、その後例えば1
5まで歩進されるとカウンタ902のCA端子出力は“H"レベ
ルとなる。このCA端子から出力される“L"レベルの出力
信号は次段のインバータ回路903で極性反転され、タイ
ミングパルスTPとしてシフトレジスタ10に出力される。
次いで、CA端子出力が前述のように“L"レベルから“H"
レベルになると、この“H"レベルの出力信号も次段のイ
ンバータ回路903で極性反転され、“L"レベルの信号と
してカウンタ902のEN端子（イネーブル端子）に入力さ
れる。この“L"レベルの信号がEN端子に入力されること
により、カウンタ902はその歩進動作を停止させる。
一例としてカウンタ902の初期値が13となるように前記
ディップスイッチ901を設定することにより、カウンタ9
02は15−13＝２即ちカウンタ902の初期値設定時点から
分周クロックφ２の２クロック分だけ（換言すれば、分
周クロックφ２の周期Ｔの２倍、即ち2Tの時間だけ）CA
端子出力を“L"レベル即ちタイミングパルスTP出力を
“H"レベルとする出力が得られ、パルス巾2Tのこのタイ
ミングパルスTPがシフトレジスタ10に入力される。
ディップスイッチ901を設定することにより、カウンタ9
02は15−13＝２即ちカウンタ902の初期値設定時点から
分周クロックφ２の２クロック分だけ（換言すれば、分
周クロックφ２の周期Ｔの２倍、即ち2Tの時間だけ）CA
端子出力を“L"レベル即ちタイミングパルスTP出力を
“H"レベルとする出力が得られ、パルス巾2Tのこのタイ
ミングパルスTPがシフトレジスタ10に入力される。
第６図には、本実施例の場合の分周クロックφ２とタイ
ミングパルスTPのタイミング図を示してあるが、ディッ
プスイッチ901の設定によりタイミングパルスTPの時間
巾を可変できることは言うまでもない。
ミングパルスTPのタイミング図を示してあるが、ディッ
プスイッチ901の設定によりタイミングパルスTPの時間
巾を可変できることは言うまでもない。
第１図において通電時間設定回路９で設定されたタイミ
ングパルスTPは、シリアルインパラレルアウト型のシフ
トレジスタ10にデータ入力され基準クロックφ１入力に
同期して順次データのシフト動作が行なわれる。当該シ
フトレジスタ10出力は、ラッチ回路11に入力され、前記
チップ数設定回路８で分周された分周クロックφ２出力
によりラッチ部11へのラッチ動作が行なわれる。
ングパルスTPは、シリアルインパラレルアウト型のシフ
トレジスタ10にデータ入力され基準クロックφ１入力に
同期して順次データのシフト動作が行なわれる。当該シ
フトレジスタ10出力は、ラッチ回路11に入力され、前記
チップ数設定回路８で分周された分周クロックφ２出力
によりラッチ部11へのラッチ動作が行なわれる。
本実施例においては、上記タイミングパルスTPのパルス
巾は、基準クロックφ１の６クロック分の時間巾を有し
ており、また分周クロックφ２の２クロック分の時間巾
を有しているので、第６図で示されるブロック1,2,3,…
のタイミング波形が上記ラッチ部11の出力として得るこ
とができる。この場合、ラッチ部11の出力端子１、２、
３よりの出力がブロック１で示されるタイミング波形と
なり、その出力端子４、５、６よりの出力がブロック２
で示されるタイミング波形となり、以下同様に対応付け
られる。
巾は、基準クロックφ１の６クロック分の時間巾を有し
ており、また分周クロックφ２の２クロック分の時間巾
を有しているので、第６図で示されるブロック1,2,3,…
のタイミング波形が上記ラッチ部11の出力として得るこ
とができる。この場合、ラッチ部11の出力端子１、２、
３よりの出力がブロック１で示されるタイミング波形と
なり、その出力端子４、５、６よりの出力がブロック２
で示されるタイミング波形となり、以下同様に対応付け
られる。
このラッチ部11出力ははストローブ信号（以下、STB信
号と称する）として各々該当するLEDアレイチップ21〜2
n対応の各駆動IC71〜7nのドライバ部703のストローブ端
子（STB端子）に入力される。
号と称する）として各々該当するLEDアレイチップ21〜2
n対応の各駆動IC71〜7nのドライバ部703のストローブ端
子（STB端子）に入力される。
各駆動回路ICのドライバ部703は、STB信号の状態に応じ
て駆動動作が制御されるものであり、例えば、STB信号
が“H"レベルの区間のみ前記ラッチ部702の出力結果に
応じてドライバ部703をアクティブもしくはノンアクテ
ィブ状態とし、その結果該当するLED素子の通電時間を
制御するように動作が行なわれるものである。
て駆動動作が制御されるものであり、例えば、STB信号
が“H"レベルの区間のみ前記ラッチ部702の出力結果に
応じてドライバ部703をアクティブもしくはノンアクテ
ィブ状態とし、その結果該当するLED素子の通電時間を
制御するように動作が行なわれるものである。
また、ラッチ回路11の出力は第６図に示される如く分周
クロックφ２に応じてブロック１対応出力（出力端子
１、２、３出力）、ブロック２対応出力（出力端子４、
５、６出力）、ブロック３対応出力（出力端子７、８、
９出力）、……の如く順次出力されていくので,LEDアレ
イＡはLEDアレイチップ21、22、23（ブロック１）、LED
アレイチップ24、25、26（ブロック２）、LEDアレイチ
ップ27、28、29（ブロック３）、……の各ブロック順に
分周クロックφ２が１クロック分（換言すれば、分周ク
ロックφ２の１周期分即ちＴ）重なる形で順次駆動され
ていく。
クロックφ２に応じてブロック１対応出力（出力端子
１、２、３出力）、ブロック２対応出力（出力端子４、
５、６出力）、ブロック３対応出力（出力端子７、８、
９出力）、……の如く順次出力されていくので,LEDアレ
イＡはLEDアレイチップ21、22、23（ブロック１）、LED
アレイチップ24、25、26（ブロック２）、LEDアレイチ
ップ27、28、29（ブロック３）、……の各ブロック順に
分周クロックφ２が１クロック分（換言すれば、分周ク
ロックφ２の１周期分即ちＴ）重なる形で順次駆動され
ていく。
（発明の効果） 以上詳述の如く本発明によれば、次のような利点が得ら
れる。
れる。
第１に、LEDアレイヘッドの各LEDアレイチップ対応に駆
動回路ICを備えているので各ブロック間の共通電極部を
電気的分離状態とする必要がなく、また個別スイッチン
グ素子なども必要としないため高生産性で低コストのLE
Dアレイヘッドが実現できる。
動回路ICを備えているので各ブロック間の共通電極部を
電気的分離状態とする必要がなく、また個別スイッチン
グ素子なども必要としないため高生産性で低コストのLE
Dアレイヘッドが実現できる。
第２に、各ブロック間の個別電極側のマトリックス配線
用部材やスペースを必要としないので、低コストで小型
のLEDアレイヘッドが実現できる。
用部材やスペースを必要としないので、低コストで小型
のLEDアレイヘッドが実現できる。
第３に、１つのブロック内のLEDアレイチップ数を設定
する手段と各ブロックの通電開始及び終了のタイミング
を設定する手段を備えているので、光プリンタ装置での
装置毎の光量感度のバラツキを簡単な操作で吸収するこ
とができる。
する手段と各ブロックの通電開始及び終了のタイミング
を設定する手段を備えているので、光プリンタ装置での
装置毎の光量感度のバラツキを簡単な操作で吸収するこ
とができる。
第４に、隣接ブロック間での通電時間が一部オーバラッ
プするように、チップ数設定回路及び通電時間設定回路
を可変設定することでLEDアレイへの通電電流の変化分
を減少化させることができ電源電流の平滑化が可能とな
る。
プするように、チップ数設定回路及び通電時間設定回路
を可変設定することでLEDアレイへの通電電流の変化分
を減少化させることができ電源電流の平滑化が可能とな
る。
第１図は本発明の一実施例のブロック図、 第２図はLEDアレイヘッドの斜視図、 第３図は駆動回路ICのブロック図、 第４図はチップ数設定回路のブロック図、 第５図は通電時間設定回路のブロック図、 第６図は第１図の各部の信号の動作タイミング図。 21,22,…,2n-1,2n……LEDアレイチップ、71,72,…,
7n-1,7n……駆動回路IC、８……チップ数設定回路、９
……通電時間設定回路、10……シフトレジスタ、11……
ラッチ回路、701……シフトレジスタ部、702……ラッチ
部、703……ドライバ部、801,901……ディップスイッ
チ、802,902……カウンタ、903……インバータ回路。
7n-1,7n……駆動回路IC、８……チップ数設定回路、９
……通電時間設定回路、10……シフトレジスタ、11……
ラッチ回路、701……シフトレジスタ部、702……ラッチ
部、703……ドライバ部、801,901……ディップスイッ
チ、802,902……カウンタ、903……インバータ回路。
Claims (2)
- 【請求項１】長尺状に整列配置され且つそれぞれの共通
電極が電気的にすべて共通接続された複数のLEDアレイ
チップの各々に対応して設けられ、且つ対応する前記LE
Dアレイチップの個別電極に駆動信号を与えて該LEDアレ
イチップの駆動制御を行なう駆動回路ICを、複数個備え
るLEDアレイ駆動回路であって、 前記複数のLEDアレイチップを複数のブロックに分割し
て当該各ブロック内のLEDアレイチップの個数Ｎ（但
し、Ｎは正の整数）を設定するためのもので、所定の基
準クロックφ１を各ブロック内のLEDアレイチップの個
数即ち前記数値Ｎで分周した分周クロックφ２を出力す
るチップ数設定手段と、 前記各ブロック内のLEDアレイチップの通電時間を設定
するためのもので、前記分周クロックφ２を受けて前記
分周クロックφ２の周期Ｔを整数倍したパルス巾のタイ
ミングパルスTPを前記通電時間として設定し、出力する
通電時間設定手段と、 前記各駆動回路ICに対応した複数の出力端子を備えると
共に、前記タイミングパルスTPを入力信号とし、この入
力された前記タイミングパルスを前記基準クロックφ１
に同期して順次シフトし且つその各出力端子より出力す
るシフトレジスタ手段と、 前記各駆動回路ICに対応した複数の入力端子並びに複数
の出力端子を備えると共に、前記シフトレジスタ手段の
各出力端子よりの出力信号を前記各入力端子より入力
し、この入力された信号を前記分周クロックφ２に基づ
いてラッチし、このラッチした信号をストローブ信号と
してその各出力端子より対応する前記各駆動回路ICのス
トローブ端子に出力するラッチ手段と、 前記LEDアレイチップに個々に対応して設けられ、且
つ、それぞれ入力される印字データ信号を順次シフトし
ながら格納するシフトレジスタ部と、該シフトレジスタ
部に格納された印字データ信号をラッチするラッチ部
と、該ラッチ部に格納された印字データ信号と前記ラッ
チ手段よりストローブ端子に入力されるストローブ信号
とに基づいて対応するLEDアレイチップの駆動制御を行
なうドライバ部とを備えた前記駆動回路ICであって、該
各駆動回路ICのシフトレジスタ部が直列に接続されてい
る複数の前記駆動回路ICとを備え、 前記各LEDアレイチップを前記ブロック単位で駆動制御
することを特徴とするLEDアレイ駆動回路。 - 【請求項２】前記チップ数設定手段におけるブロック内
のLEDアレイチップ数の設定と、前記通電時間設定手段
における通電時間の設定とが、隣接するブロック間での
通電時間を一部オーバラップさせる如く設定されること
を特徴とする特許請求の範囲第（１）項記載のLEDアレ
イ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11479686A JPH07108573B2 (ja) | 1986-05-21 | 1986-05-21 | Ｌｅｄアレイ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11479686A JPH07108573B2 (ja) | 1986-05-21 | 1986-05-21 | Ｌｅｄアレイ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62275759A JPS62275759A (ja) | 1987-11-30 |
| JPH07108573B2 true JPH07108573B2 (ja) | 1995-11-22 |
Family
ID=14646902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11479686A Expired - Fee Related JPH07108573B2 (ja) | 1986-05-21 | 1986-05-21 | Ｌｅｄアレイ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07108573B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347142U (ja) * | 1986-09-12 | 1988-03-30 | ||
| JP2920914B2 (ja) * | 1988-05-12 | 1999-07-19 | ミノルタ株式会社 | 固体走査型素子の駆動回路 |
| US5200763A (en) * | 1988-09-21 | 1993-04-06 | Oki Electric Co., Ltd. | Printer with an led print head having means for setting data about the print head |
| JP2710432B2 (ja) * | 1988-09-21 | 1998-02-10 | 沖電気工業株式会社 | プリンタ及びプリントヘッド |
| JPH02126272A (ja) * | 1988-11-07 | 1990-05-15 | Nippon Signal Co Ltd:The | 電子写真式印刷装置 |
| JPH0332844A (ja) * | 1989-06-30 | 1991-02-13 | Canon Inc | 液体噴射記録ヘッド |
| JP2813037B2 (ja) * | 1990-05-31 | 1998-10-22 | 京セラ株式会社 | 画像形成装置の製造方法および製造装置 |
| JP2849244B2 (ja) * | 1991-08-20 | 1999-01-20 | 沖電気工業株式会社 | Ｌｅｄヘッド及びｌｅｄヘッド光量パラメータ読出し装置 |
| JP7500288B2 (ja) * | 2020-06-11 | 2024-06-17 | 東芝テック株式会社 | 制御回路及びインクジェットヘッド |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59127466A (ja) * | 1983-01-12 | 1984-07-23 | Canon Inc | プリンタ |
-
1986
- 1986-05-21 JP JP11479686A patent/JPH07108573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62275759A (ja) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274401A (en) | Electrostatic printhead | |
| JPWO1986002045A1 (ja) | 光学印字装置用の光学印字ヘッド | |
| US6633322B2 (en) | Light emitting element array, optical printer head using the same, and method for driving optical printer head | |
| JPS62275759A (ja) | Ｌｅｄアレイ駆動回路 | |
| US6608642B1 (en) | Driver IC and optical print head | |
| JP2655642B2 (ja) | 光プリンタヘツド | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JP2003069078A (ja) | 発光素子および光プリントヘッド | |
| JP3359207B2 (ja) | 記録ヘッド | |
| JPH10235935A (ja) | ドライバｉｃとｌｅｄプリントヘッド | |
| JP2001353902A (ja) | 自己走査型２次元発光素子アレイ | |
| JPH0642849Y2 (ja) | 電子部品搭載基板及びそれを用いたプリントヘッド | |
| JPH04278369A (ja) | 発光ダイオードプリントヘッド | |
| JPH03227266A (ja) | 光プリンタヘッド | |
| JPH0383661A (ja) | サーマルヘッド | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| JP2001071557A (ja) | Ｌｅｄプリントヘッド | |
| JP3600097B6 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2804623B2 (ja) | 発光素子を用いたヘッド | |
| JP3600097B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| KR940010877B1 (ko) | 발광다이오드 프린트 헤드 | |
| JPS6028180B2 (ja) | 記録ヘツド | |
| JP2003054041A (ja) | 光プリントヘッド及びそれに用いるドライバｉｃ | |
| JP2003063067A (ja) | 光プリントヘッド | |
| JPS61147584A (ja) | 発光ダイオ−ドアレイヘツド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |