JPH07111476A - 直接スペクトラム拡散通信の受信装置 - Google Patents
直接スペクトラム拡散通信の受信装置Info
- Publication number
- JPH07111476A JPH07111476A JP5253400A JP25340093A JPH07111476A JP H07111476 A JPH07111476 A JP H07111476A JP 5253400 A JP5253400 A JP 5253400A JP 25340093 A JP25340093 A JP 25340093A JP H07111476 A JPH07111476 A JP H07111476A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- code
- parallel
- chip rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 title claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 230000010363 phase shift Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 符号同期捕捉が早く、安価で小型化に適した
装置を提供する。 【構成】 直接スペクトラム拡散変調後、２値位相シフ
トキーイング変調されたデータを２値位相シフトキーイ
ング検波してチップレートデータＲＤ′及びチップレー
トクロックＲＴ′を再生する１次復調回路６と、このシ
リアルなチップレートデータＲＤ′をパラレルに変換す
るシリアル／パラレル変換回路７と、拡散の際に使用し
たＰＮ符号と同じＰＮ符号をパラレルに設定したＰＮ符
号設定回路９と、パラレルに変換されたチップレートデ
ータとＰＮ符号設定回路９のＰＮ符号とをパラレルに比
較し一致時にパルスを出力する比較回路８と、チップレ
ートクロックＲＴ′を分周してデータレートクロックＲ
Ｔを再生するクロック再生回路１１と、比較回路８の出
力を再生されたデータレートクロックＲＴでラッチして
データＲＤを再生するデータ再生回路１２からなる２次
復調回路１３を具備することを特徴とする。
装置を提供する。 【構成】 直接スペクトラム拡散変調後、２値位相シフ
トキーイング変調されたデータを２値位相シフトキーイ
ング検波してチップレートデータＲＤ′及びチップレー
トクロックＲＴ′を再生する１次復調回路６と、このシ
リアルなチップレートデータＲＤ′をパラレルに変換す
るシリアル／パラレル変換回路７と、拡散の際に使用し
たＰＮ符号と同じＰＮ符号をパラレルに設定したＰＮ符
号設定回路９と、パラレルに変換されたチップレートデ
ータとＰＮ符号設定回路９のＰＮ符号とをパラレルに比
較し一致時にパルスを出力する比較回路８と、チップレ
ートクロックＲＴ′を分周してデータレートクロックＲ
Ｔを再生するクロック再生回路１１と、比較回路８の出
力を再生されたデータレートクロックＲＴでラッチして
データＲＤを再生するデータ再生回路１２からなる２次
復調回路１３を具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、直接スペクトラム拡散
通信（以下、ＤＳＳ通信）の受信装置における、拡散符
号の同期捕捉の高速化及び安価で小型化に適した装置を
提供するために供せられる、ＤＳＳ通信の受信装置に関
するものである。
通信（以下、ＤＳＳ通信）の受信装置における、拡散符
号の同期捕捉の高速化及び安価で小型化に適した装置を
提供するために供せられる、ＤＳＳ通信の受信装置に関
するものである。
【０００２】
【従来の技術】図３（Ａ），（Ｂ）はそれぞれ従来の直
接スペクトラム拡散通信の送信装置及び受信装置の１例
の構成を示す接続図である。図３（Ａ）に示す送信装置
において、１はチップレートクロック回路、２はチップ
レートクロックを入力してＰＮ（Pseudo Noise) 信号を
出力する送信側 (拡散用）ＰＮ符号発生回路、３はＳＤ
(Sending Date−送信データ）信号とＰＮ符号を入力し
て１次変調出力を得る１次（拡散）変調回路、４は搬送
波発生回路、５は搬送波出力と１次変調出力を入力とす
る２次（ＢＰＳＫ−２値位相シフトキーイング（以下Ｂ
ＰＳＫと記す））変調回路、ＳＴは送信タイミングクロ
ックである。図３（Ｂ）に示す受信装置において、１４
は受信側（逆拡散用）ＰＮ符号発生回路、１５はチップ
レートの２倍のクロックを出力する２逓倍チップレート
クロック回路、１６は１次（逆拡散）復調回路、１７は
受信側ＰＮ符号発生回路１４のスライド（位相更新）を
制御する符号同期捕捉回路、１８は２逓倍チップレート
クロック回路１５の周波数を制御する符号同期保持回
路、１９は２次（ＢＰＳＫ）復調回路で、２値位相シフ
トキーイング検波回路（以下、ＢＰＳＫ検波回路と称
す）１９Ａとデータ再生回路１９Ｂよりなる。
接スペクトラム拡散通信の送信装置及び受信装置の１例
の構成を示す接続図である。図３（Ａ）に示す送信装置
において、１はチップレートクロック回路、２はチップ
レートクロックを入力してＰＮ（Pseudo Noise) 信号を
出力する送信側 (拡散用）ＰＮ符号発生回路、３はＳＤ
(Sending Date−送信データ）信号とＰＮ符号を入力し
て１次変調出力を得る１次（拡散）変調回路、４は搬送
波発生回路、５は搬送波出力と１次変調出力を入力とす
る２次（ＢＰＳＫ−２値位相シフトキーイング（以下Ｂ
ＰＳＫと記す））変調回路、ＳＴは送信タイミングクロ
ックである。図３（Ｂ）に示す受信装置において、１４
は受信側（逆拡散用）ＰＮ符号発生回路、１５はチップ
レートの２倍のクロックを出力する２逓倍チップレート
クロック回路、１６は１次（逆拡散）復調回路、１７は
受信側ＰＮ符号発生回路１４のスライド（位相更新）を
制御する符号同期捕捉回路、１８は２逓倍チップレート
クロック回路１５の周波数を制御する符号同期保持回
路、１９は２次（ＢＰＳＫ）復調回路で、２値位相シフ
トキーイング検波回路（以下、ＢＰＳＫ検波回路と称
す）１９Ａとデータ再生回路１９Ｂよりなる。
【０００３】上記構成の従来の送信装置及び受信装置の
動作を図４で説明する。チップレートクロック回路１よ
り出力するチップレートクロック（図４（ｂ）参照）が
送信側ＰＮ符号発生回路２に入力されてこれよりＰＮ符
号（１１０１）がＳＤ１ビットに対応するタイミングで
出力される（図４（ｃ）参照）。１次変調回路３では、
ＳＤ信号（図４（ａ）参照）とＰＮ符号を乗算（拡散）
して、ＳＤ信号が１ならＰＮ符号のインバータを出力
し、０ならＰＮ符号を出力する。この結果、ＰＮ符号の
インバータとＰＮ符号が１次変調回路３よりＳＤ信号の
１と０のパターンに対応して出力される（図４（ｄ）参
照）。この１次変調出力は搬送波発生回路４の出力を２
次変調回路５にてＢＰＳＫ変調する。２逓倍チップレー
トクロック回路１５より出力する２倍のチップレートク
ロック（図４（ｅ）参照）が受信側ＰＮ符号発生回路１
４に入力されてこれより受信側ＰＮ符号が出力される
（図４（ｆ）参照）。この受信側ＰＮ符号と２次変調出
力が１次変調回路１６に入力されてこれより１次復調出
力が得られる。
動作を図４で説明する。チップレートクロック回路１よ
り出力するチップレートクロック（図４（ｂ）参照）が
送信側ＰＮ符号発生回路２に入力されてこれよりＰＮ符
号（１１０１）がＳＤ１ビットに対応するタイミングで
出力される（図４（ｃ）参照）。１次変調回路３では、
ＳＤ信号（図４（ａ）参照）とＰＮ符号を乗算（拡散）
して、ＳＤ信号が１ならＰＮ符号のインバータを出力
し、０ならＰＮ符号を出力する。この結果、ＰＮ符号の
インバータとＰＮ符号が１次変調回路３よりＳＤ信号の
１と０のパターンに対応して出力される（図４（ｄ）参
照）。この１次変調出力は搬送波発生回路４の出力を２
次変調回路５にてＢＰＳＫ変調する。２逓倍チップレー
トクロック回路１５より出力する２倍のチップレートク
ロック（図４（ｅ）参照）が受信側ＰＮ符号発生回路１
４に入力されてこれより受信側ＰＮ符号が出力される
（図４（ｆ）参照）。この受信側ＰＮ符号と２次変調出
力が１次変調回路１６に入力されてこれより１次復調出
力が得られる。
【０００４】受信側ＰＮ符号は、最初何の処理も行って
いない状態では送信側ＰＮ符号との符号同期は成り立た
ない（図４（ｆ）区間参照）。そこで、符号同期捕捉
回路１７が１次復調出力を入力してスライド信号を１パ
ルス出力して、ＰＮ符号（受信側）の位相を１／２チッ
プ遅らせて位相更新させる（図４（ｆ）区間参照）。
しかし、まだ符号同期は確立しないので、もう一度スラ
イド信号が１パルス出力されＰＮ符号が位相更新される
（図４（ｆ）区間参照）。ここで符号同期が確立し、
符号同期捕捉が終了して符号同期捕捉信号がＬレベルよ
りＨレベルになる（図４（ｈ）参照）。この符号同期捕
捉信号がＨレベルになると、符号同期捕捉回路１７はス
ライド信号の出力を止める。符号同期保持回路１８は、
符号同期捕捉回路１７からの符号同期捕捉信号を監視し
ており、Ｌレベルの間（符号同期捕捉中）は動作せず、
Ｈレベルの間（符号同期捕捉終了）だけ動作し、２逓倍
チップレートクロック回路１５の制御に努める。符号同
期が確立した状態で初めて２次復調回路１９のＢＰＳＫ
検波回路１９Ａ及びデータ再生回路１９Ｂはデータ及び
受信クロックの再生を行う事が出来る（図４（ｉ），
（ｊ）参照）。
いない状態では送信側ＰＮ符号との符号同期は成り立た
ない（図４（ｆ）区間参照）。そこで、符号同期捕捉
回路１７が１次復調出力を入力してスライド信号を１パ
ルス出力して、ＰＮ符号（受信側）の位相を１／２チッ
プ遅らせて位相更新させる（図４（ｆ）区間参照）。
しかし、まだ符号同期は確立しないので、もう一度スラ
イド信号が１パルス出力されＰＮ符号が位相更新される
（図４（ｆ）区間参照）。ここで符号同期が確立し、
符号同期捕捉が終了して符号同期捕捉信号がＬレベルよ
りＨレベルになる（図４（ｈ）参照）。この符号同期捕
捉信号がＨレベルになると、符号同期捕捉回路１７はス
ライド信号の出力を止める。符号同期保持回路１８は、
符号同期捕捉回路１７からの符号同期捕捉信号を監視し
ており、Ｌレベルの間（符号同期捕捉中）は動作せず、
Ｈレベルの間（符号同期捕捉終了）だけ動作し、２逓倍
チップレートクロック回路１５の制御に努める。符号同
期が確立した状態で初めて２次復調回路１９のＢＰＳＫ
検波回路１９Ａ及びデータ再生回路１９Ｂはデータ及び
受信クロックの再生を行う事が出来る（図４（ｉ），
（ｊ）参照）。
【０００５】
【発明が解決しようとする課題】しかし上記従来例にあ
っては、符号同期の捕捉は、受信側のＰＮ符号を１／２
チップずつスライドさせる事により実現しているため、
符号同期の捕捉に時間がかかるばかりでなく、符号同期
捕捉回路１７や符号同期保持回路１８が複雑になり、回
路規模も大きくなりやすいため、安価で小型な装置の実
現は難しいという課題がある。
っては、符号同期の捕捉は、受信側のＰＮ符号を１／２
チップずつスライドさせる事により実現しているため、
符号同期の捕捉に時間がかかるばかりでなく、符号同期
捕捉回路１７や符号同期保持回路１８が複雑になり、回
路規模も大きくなりやすいため、安価で小型な装置の実
現は難しいという課題がある。
【０００６】
【課題を解決するための手段】本発明装置は、上記の課
題を解決するため、図１に示すように直接スペクトラム
拡散変調後、２値位相シフトキーイング変調されたデー
タを２値位相シフトキーイング検波してチップレートデ
ータＲＤ′及びチップレートクロックＲＴ′を再生する
１次復調回路６と、このシリアルなチップレートデータ
ＲＤ′をパラレルに変換するシリアル／パラレル変換回
路７と、拡散の際に使用したＰＮ符号と同じＰＮ符号を
パラレルに設定したＰＮ符号設定回路９と、パラレルに
変換されたチップレートデータとＰＮ符号設定回路９の
ＰＮ符号とをパラレルに比較し一致時にパルスを出力す
る比較回路８と、チップレートクロックＲＴ′を分周し
てデータレートクロックＲＴを再生するクロック再生回
路１１と、比較回路８の出力を再生されたデータレート
クロックＲＴでラッチしてデータＲＤを再生するデータ
再生回路１２からなる２次復調回路１３を具備すること
を特徴とする。
題を解決するため、図１に示すように直接スペクトラム
拡散変調後、２値位相シフトキーイング変調されたデー
タを２値位相シフトキーイング検波してチップレートデ
ータＲＤ′及びチップレートクロックＲＴ′を再生する
１次復調回路６と、このシリアルなチップレートデータ
ＲＤ′をパラレルに変換するシリアル／パラレル変換回
路７と、拡散の際に使用したＰＮ符号と同じＰＮ符号を
パラレルに設定したＰＮ符号設定回路９と、パラレルに
変換されたチップレートデータとＰＮ符号設定回路９の
ＰＮ符号とをパラレルに比較し一致時にパルスを出力す
る比較回路８と、チップレートクロックＲＴ′を分周し
てデータレートクロックＲＴを再生するクロック再生回
路１１と、比較回路８の出力を再生されたデータレート
クロックＲＴでラッチしてデータＲＤを再生するデータ
再生回路１２からなる２次復調回路１３を具備すること
を特徴とする。
【０００７】
【作用】送信されてくるＢＰＳＫ変調されたデータが１
次復調回路６に入力され、検波されてチップレートデー
タＲＤ′とチップレートクロックＲＴ′が再生される。
このシリアルなチップレートデータＲＤ′がシリアル／
パラレル変換回路７に入力されてパラレル変換され、こ
のパラレルなチップレートデータと予めＰＮ符号設定回
路９に設定されたＰＮ符号が比較回路８でパラレルに比
較され、一致時にパルスが出力される。チップレートク
ロックＲＴ′がクロック再生回路１１に入力されて分周
されデータレートクロックＲＴが再生される。又、比較
回路８の出力（一致時のパルス）がデータ再生回路１２
に入力されてクロック再生回路１１により再生されたデ
ータレートクロックＲＴでラッチされデータＲＤが再生
されることになる。
次復調回路６に入力され、検波されてチップレートデー
タＲＤ′とチップレートクロックＲＴ′が再生される。
このシリアルなチップレートデータＲＤ′がシリアル／
パラレル変換回路７に入力されてパラレル変換され、こ
のパラレルなチップレートデータと予めＰＮ符号設定回
路９に設定されたＰＮ符号が比較回路８でパラレルに比
較され、一致時にパルスが出力される。チップレートク
ロックＲＴ′がクロック再生回路１１に入力されて分周
されデータレートクロックＲＴが再生される。又、比較
回路８の出力（一致時のパルス）がデータ再生回路１２
に入力されてクロック再生回路１１により再生されたデ
ータレートクロックＲＴでラッチされデータＲＤが再生
されることになる。
【０００８】
【実施例】図１（Ａ），（Ｂ）はそれぞれ本発明の直接
スペクトラム拡散通信の送信装置及び受信装置の１実施
例の構成を示す接続図である。図１（Ａ）に示す送信装
置は、図３（Ａ）に示す従来の送信装置と全く同様の構
成になっている。図１（Ｂ）に示す受信装置において６
はＢＰＳＫ変調されたデータをＢＰＳＫ検波してチップ
レートデータＲＤ′を再生するＢＰＳＫ検波回路６Ａと
チップレートクロックＲＴ′を再生するチップレートク
ロック再生回路６Ｂからなる１次復調回路、７はシリア
ルなチップレートデータＲＤ′をパラレルに変換するシ
リアル／パラレル変換回路、９は拡散の際に使用したＰ
Ｎ符号発生回路２のＰＮ符号と同じＰＮ符号をパラレル
に設定したＰＮ符号設定回路、８はパラレルに変換され
たチップレートデータとＰＮ符号設定回路９のＰＮ符号
とをパラレルに比較し、一致時に１パルスを出力する比
較回路、１０は比較回路８の出力からリセットパルスを
作るリセットパルス回路、１１はチップレートクロック
ＲＴ′をリセットパルスの制御に従い分周してクロック
を再生するクロック再生回路、１２は比較回路８の出力
パルスを再生されたデータレートクロックＲＴでラッチ
してデータＲＤを再生するデータ再生回路である。シリ
アル／パラレル変換回路７、比較回路８、ＰＮ符号設定
回路９、リセットパルス回路１０、クロック再生回路１
１及びデータ再生回路１２で２次復調回路１３を構成し
ている。
スペクトラム拡散通信の送信装置及び受信装置の１実施
例の構成を示す接続図である。図１（Ａ）に示す送信装
置は、図３（Ａ）に示す従来の送信装置と全く同様の構
成になっている。図１（Ｂ）に示す受信装置において６
はＢＰＳＫ変調されたデータをＢＰＳＫ検波してチップ
レートデータＲＤ′を再生するＢＰＳＫ検波回路６Ａと
チップレートクロックＲＴ′を再生するチップレートク
ロック再生回路６Ｂからなる１次復調回路、７はシリア
ルなチップレートデータＲＤ′をパラレルに変換するシ
リアル／パラレル変換回路、９は拡散の際に使用したＰ
Ｎ符号発生回路２のＰＮ符号と同じＰＮ符号をパラレル
に設定したＰＮ符号設定回路、８はパラレルに変換され
たチップレートデータとＰＮ符号設定回路９のＰＮ符号
とをパラレルに比較し、一致時に１パルスを出力する比
較回路、１０は比較回路８の出力からリセットパルスを
作るリセットパルス回路、１１はチップレートクロック
ＲＴ′をリセットパルスの制御に従い分周してクロック
を再生するクロック再生回路、１２は比較回路８の出力
パルスを再生されたデータレートクロックＲＴでラッチ
してデータＲＤを再生するデータ再生回路である。シリ
アル／パラレル変換回路７、比較回路８、ＰＮ符号設定
回路９、リセットパルス回路１０、クロック再生回路１
１及びデータ再生回路１２で２次復調回路１３を構成し
ている。
【０００９】上記構成の本発明の送信装置及び受信装置
の動作を図２で説明する。チップレートクロック回路１
より出力するチップレートクロック（図２（ｂ）参照）
がＰＮ符号発生回路２に入力されてこれよりＰＮ符号
（１１０１）がＳＤ１ビットに対応するタイミングで出
力される（図２（ｃ）参照）。１次変調回路３では、Ｓ
Ｄ信号（図２（ａ）参照）とＰＮ符号を乗算（拡散）し
て、ＳＤ信号が１ならＰＮ符号のインバータを出力し、
０ならＰＮ符号を出力する。この結果、ＰＮ符号のイン
バータとＰＮ符号が１次変調回路３よりＳＤ信号の１と
０のパターンに対応して出力される（図２（ｄ）参
照）。この１次変調出力は搬送波発生回路４の出力を２
次変調回路５にてＢＰＳＫ変調する。
の動作を図２で説明する。チップレートクロック回路１
より出力するチップレートクロック（図２（ｂ）参照）
がＰＮ符号発生回路２に入力されてこれよりＰＮ符号
（１１０１）がＳＤ１ビットに対応するタイミングで出
力される（図２（ｃ）参照）。１次変調回路３では、Ｓ
Ｄ信号（図２（ａ）参照）とＰＮ符号を乗算（拡散）し
て、ＳＤ信号が１ならＰＮ符号のインバータを出力し、
０ならＰＮ符号を出力する。この結果、ＰＮ符号のイン
バータとＰＮ符号が１次変調回路３よりＳＤ信号の１と
０のパターンに対応して出力される（図２（ｄ）参
照）。この１次変調出力は搬送波発生回路４の出力を２
次変調回路５にてＢＰＳＫ変調する。
【００１０】送信されてくるＢＰＳＫ変調されたデータ
が１次復調回路６のＢＰＳＫ検波回路６Ａ及びチップレ
ートクロック再生回路６Ｂに入力され、検波されてチッ
プレートデータＲＤ′とチップレートクロックＲＴ′が
再生される（図２（ｃ），（ｈ）参照）。このシリアル
なチップレートデータＲＤ′がシリアル／パラレル変換
回路７に入力されてパラレル変換され、このパラレルな
チップレートデータ（図２（ｆ）参照）と予めＰＮ符号
設定回路９に設定されたＰＮ符号が比較回路８でパラレ
ルに比較され、一致すれば比較回路８の出力がＨレベル
からＬレベルになる（図２（ｇ）参照）。比較回路８の
Ｌレベル出力がリセットパルス回路１０に入力されてリ
セットパルスが作成される（図２（ｉ）参照）。チップ
レートクロックＲＴ′（図２（ｈ）参照）がクロック再
生回路１１に入力されてリセットパルスに従い分周され
データレートクロックＲＴが再生される（図２（ｊ）参
照）。又、比較回路８のＬレベルの出力がデータ再生回
路１２に入力されてクロック再生回路１１により再生さ
れたデータレートクロックＲＴでラッチされデータＲＤ
が再生されることになる（図２（ｋ）参照）。
が１次復調回路６のＢＰＳＫ検波回路６Ａ及びチップレ
ートクロック再生回路６Ｂに入力され、検波されてチッ
プレートデータＲＤ′とチップレートクロックＲＴ′が
再生される（図２（ｃ），（ｈ）参照）。このシリアル
なチップレートデータＲＤ′がシリアル／パラレル変換
回路７に入力されてパラレル変換され、このパラレルな
チップレートデータ（図２（ｆ）参照）と予めＰＮ符号
設定回路９に設定されたＰＮ符号が比較回路８でパラレ
ルに比較され、一致すれば比較回路８の出力がＨレベル
からＬレベルになる（図２（ｇ）参照）。比較回路８の
Ｌレベル出力がリセットパルス回路１０に入力されてリ
セットパルスが作成される（図２（ｉ）参照）。チップ
レートクロックＲＴ′（図２（ｈ）参照）がクロック再
生回路１１に入力されてリセットパルスに従い分周され
データレートクロックＲＴが再生される（図２（ｊ）参
照）。又、比較回路８のＬレベルの出力がデータ再生回
路１２に入力されてクロック再生回路１１により再生さ
れたデータレートクロックＲＴでラッチされデータＲＤ
が再生されることになる（図２（ｋ）参照）。
【００１１】
【発明の効果】以上詳細に説明したように本発明によれ
ば、まずデータをチップレートの段階に復調してからデ
ジタル的に一括して符号相関を調べるので、符号同期の
捕捉が早く、安価で小型化に適した装置を提供すること
ができる。
ば、まずデータをチップレートの段階に復調してからデ
ジタル的に一括して符号相関を調べるので、符号同期の
捕捉が早く、安価で小型化に適した装置を提供すること
ができる。
【図１】（Ａ），（Ｂ）はそれぞれ本発明の直接スペク
トラム拡散通信の送信装置及び受信装置の１実施例の構
成を示す接続図である。
トラム拡散通信の送信装置及び受信装置の１実施例の構
成を示す接続図である。
【図２】本発明の送信装置及び受信装置の動作説明図で
ある。
ある。
【図３】（Ａ），（Ｂ）はそれぞれ従来の直接スペクト
ラム拡散通信の送信装置及び受信装置の１例の構成を示
す接続図である。
ラム拡散通信の送信装置及び受信装置の１例の構成を示
す接続図である。
【図４】従来の送信装置及び受信装置の動作説明図であ
る。
る。
１ チップレートクロック回路 ２ （送信側）ＰＮ符号発生回路 ３ １次変調回路 ４ 搬送波発生回路 ５ ２次変調回路 ６ １次復調回路 ６Ａ ＢＰＳＫ検波回路 ６Ｂ チップレートクロック再生回路 ７ シリアル／パラレル変換回路 ８ 比較回路 ９ ＰＮ符号設定回路 １０ リセットパルス回路 １１ クロック再生回路 １２ データ再生回路 １３ ２次復調回路
Claims (1)
- 【請求項１】 直接スペクトラム拡散変調後、２値位相
シフトキーイング変調されたデータを２値位相シフトキ
ーイング検波してチップレートデータ（ＲＤ′）及びチ
ップレートクロック（ＲＴ′）を再生する１次復調回路
（６）と、このシリアルなチップレートデータ（Ｒ
Ｄ′）をパラレルに変換するシリアル／パラレル変換回
路（７）と、拡散の際に使用したＰＮ符号と同じＰＮ符
号をパラレルに設定したＰＮ符号設定回路（９）と、パ
ラレルに変換されたチップレートデータとＰＮ符号設定
回路（９）のＰＮ符号とをパラレルに比較し一致時にパ
ルスを出力する比較回路（８）と、チップレートクロッ
ク（ＲＴ′）を分周してデータレートクロック（ＲＴ）
を再生するクロック再生回路（１１）と、比較回路
（８）の出力を再生されたデータレートクロック（Ｒ
Ｔ）でラッチしてデータ（ＲＤ）を再生するデータ再生
回路（１２）からなる２次復調回路（１３）を具備する
ことを特徴とする直接スペクトラム拡散装置の受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253400A JPH07111476A (ja) | 1993-10-08 | 1993-10-08 | 直接スペクトラム拡散通信の受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253400A JPH07111476A (ja) | 1993-10-08 | 1993-10-08 | 直接スペクトラム拡散通信の受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111476A true JPH07111476A (ja) | 1995-04-25 |
Family
ID=17250856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253400A Pending JPH07111476A (ja) | 1993-10-08 | 1993-10-08 | 直接スペクトラム拡散通信の受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111476A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385180B1 (en) | 1997-06-16 | 2002-05-07 | Nec Corporation | High-speed cell search system for CDMA |
| CN103914052A (zh) * | 2014-04-18 | 2014-07-09 | 华中科技大学 | 一种多板卡数据同步采样系统 |
-
1993
- 1993-10-08 JP JP5253400A patent/JPH07111476A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385180B1 (en) | 1997-06-16 | 2002-05-07 | Nec Corporation | High-speed cell search system for CDMA |
| US7724709B2 (en) | 1997-06-16 | 2010-05-25 | Nec Corporation | High-speed cell search system for CDMA |
| US7760690B2 (en) | 1997-06-16 | 2010-07-20 | Nec Corporation | High-speed cell search system for CDMA |
| CN103914052A (zh) * | 2014-04-18 | 2014-07-09 | 华中科技大学 | 一种多板卡数据同步采样系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5228056A (en) | Synchronous spread-spectrum communications system and method | |
| US5276704A (en) | SAWC phase detection method and apparatus | |
| EP0622920A1 (en) | Spread spectrum receiving apparatus | |
| JPH07120968B2 (ja) | スペクトラム拡散通信装置 | |
| JPS60229545A (ja) | 双方向デイジタル通信方式 | |
| US5995536A (en) | System for discrete data transmission with noise-like, broadband signals | |
| JPH07118668B2 (ja) | スペクトル拡散通信方式 | |
| JPH06204978A (ja) | スペクトル拡散通信方式 | |
| EP0910174B1 (en) | Code shift keying (CSK) apparatus and method for spectrum spread communication | |
| JPH07111476A (ja) | 直接スペクトラム拡散通信の受信装置 | |
| RU2085046C1 (ru) | Система для передачи дискретной информации | |
| JP2714226B2 (ja) | スペクトラム拡散通信システム | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| JP3252566B2 (ja) | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 | |
| JP3800956B2 (ja) | スペクトル拡散通信におけるアンテナ選択ダイバーシチ機能を有する受信装置 | |
| JP2571122B2 (ja) | マンチェスタｍ系列符号変調装置 | |
| JP3432419B2 (ja) | スペクトル拡散通信システム | |
| JP2571123B2 (ja) | マンチェスタｍ系列符号変調装置 | |
| JPH09172391A (ja) | スペクトラム拡散通信方式 | |
| JPH07283762A (ja) | スペクトラム拡散通信装置 | |
| JP3578575B2 (ja) | ２相位相変調送受信装置 | |
| JP3165233B2 (ja) | スペクトル拡散通信用復調装置 | |
| JP3320234B2 (ja) | スペクトラム拡散受信装置 | |
| CA2583679C (en) | Synchronous spread-spectrum communications system and method | |
| JP2839973B2 (ja) | スペクトラム拡散通信装置 |