JPH07111741B2 - グラフイツク表示システムと方法 - Google Patents

グラフイツク表示システムと方法

Info

Publication number
JPH07111741B2
JPH07111741B2 JP2266601A JP26660190A JPH07111741B2 JP H07111741 B2 JPH07111741 B2 JP H07111741B2 JP 2266601 A JP2266601 A JP 2266601A JP 26660190 A JP26660190 A JP 26660190A JP H07111741 B2 JPH07111741 B2 JP H07111741B2
Authority
JP
Japan
Prior art keywords
graphic
pipeline
instruction
graphics
tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2266601A
Other languages
English (en)
Other versions
JPH03139771A (ja
Inventor
テイモシー・ジヨン・エバーズ
ダニエル・ジレード・ギボンズ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH03139771A publication Critical patent/JPH03139771A/ja
Publication of JPH07111741B2 publication Critical patent/JPH07111741B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three-dimensional [3D] modelling for computer graphics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Or Creating Images (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般に、コンピュータ・グラフィック表示シ
ステムに関するものであり、とりわけ、表示スクリーン
のオペレータが選択した領域における表示対象を識別
し、オペレータが複雑な表示からある対象を容易に選択
できるようにする方法に関するものである。
B.従来の技術 CAD/CAMワーク・ステーションのような対話式ラスタ・
グラフィック・システムは、機械装置、電気装置、電気
機械装置、及び、電子装置によるステムのコンポーネン
トの設計に広く用いられている。こうしたシステムでし
ばしば重要視されているのは、オペレータがコンポーネ
ントまたはシステムのコンピュータ・ベースのモデルと
対話して、該モデルに修正を加えたり、あるいは、例え
ば、その機械特性、電気特性、または、熱特性のテスト
を行なうように設計されているという点である。コンピ
ュータ・ベースのモデルは、個々に処理を受け、オペレ
ータのアクションに備えて表示される多数のグラフィッ
ク対象から構成される。オペレータによる表示対象の選
択は、ライト・ペン、ロケータ(例えば、スタイラスを
備えたデータ・タブレット)、及び、英数字及び機能キ
ー・ボードのようないくつかのオペレータ制御式対話装
置のうち任意の装置を介して行なわれる。多くの対話シ
ーケンスのうち重要な部分は、“選別”として知られる
プロセスによって行なわれるオペレータが選択した表示
対象のコンピュータによる識別である。選別プロセス
は、最近のグラフィック・システムにおいて用いられて
いるパイプ・ライン処理技法のために複雑になってい
る。
表示プログラムにおいて“選別された”対象を認識する
には、グラフィック・コントローラがその対象の位置を
つきとめるのに必要な情報を適用業務プログラムに提供
する必要がある。一般に、グラフィック処理技法は、さ
らに処理するために選択すなわち選別された特定の表示
対象を識別するのに、表示スクリーン全体の再処理を必
要とする。既存の処理方法のほとんどは、ワールド座標
空間において表示対象を形成する各幾何学的プリミティ
ブの変換、ワールド座標空間における既定のクリッピン
グ境界と対照して、変換された各プリミティブに施すク
リッピング、オペレータが規定したビュー・ポート及び
スクリーン座標空間に対するクリッピングを施された各
プリミティブのマッピング、マッピングを施された全デ
ータのラスタ化、及び、生成されたピクセルが、スクリ
ーン座標スペースにおけるオペレータの規定した選択領
域またはウインドと交差するか否かの最終判定を含む、
表示リストの再実行を必要とする。交差していれば、選
別が行なわれる。
最近のグラフィック表示システムは、1組のパイプ・ラ
イン化プロセッサを用いて、変換、マッピング、及び、
グリッピング操作を実行する。パイプ・ライン・プロセ
ッサは、いくつかのグラフィック命令に対して同時に働
くことによって、グラフィック処理速度を増す。しかし
ながら、パイプ・ライン化プロセッサを利用すると、グ
ラフィック制御プロセッサが、後続のグラフィック命令
の処理に進む際、選別は、一般に、パイプ・ラインの終
端部に行なわれるため、選別検出の問題が生じることに
なる。選別が行なわれると、選別検出論理回路は、グラ
フィック制御プロセッサに割り込み、該プロセッサは、
次に、選別に関するアクションに必要な情報を適用業務
プログラムに戻す。
以前の世代のグラフィック表示システムは、パイプ・ラ
イン化プロセッサを利用していなかった。該システムの
場合、グラフィック制御プロセッサにおける作図状況
は、選別検出処理全般を通じて一定のままであった。該
システムの場合、選別が行なわれる時、グラフィック・
プロセッサには、適用業務プロセッサに伝達する正しい
状態情報が含まれていた。
現代のグラフィック処理システムは、より簡単に参照で
きる階層グラフィックデータ構造に基づいて動作し、パ
イプ・ライン処理システムに固有の選別遅延を処理する
ようになっている。以前の世代のグラィック表示システ
ムのために開発されたグラフィックデータ及びグラフィ
ック適用業務は、一般に、非階層データに基づくもので
あり、パイプ・ラインの概念を考慮せずに実現されるの
が普通であった。このため、こうした以前の世代のモデ
ルまたは適用業務が現行世代の装置に移行する際には、
重大な問題を生じることになった。
C.発明が解決しようとする課題 本発明は、パイプ・ライン化グラフィック表示システム
を用いて、非階層グラフィック・データ・モデル及び適
用業務の実施を可能ならしめる処理装置及び方法の提供
を目的としたものである。
本発明の目的は、非階層モデルを処理するパイプ・ライ
ン化処理表示システムにおいて情報選別を管理するため
の有効で、効率のよいシステムを提供することにある。
本発明のもう1つの目的は、必要な選別検出情報を記憶
するのに効率のよい選別待ち行列を実現することにあ
る。
D.課題を解決するための手段 この発明によれば、パイプライン処理システムに使用す
ることができる非階層グラフィック・データ・モデルを
許容する選別待ち行列及び選別検出方法が提供される。
パイプライン・プロセッサの前段には、検出待ち行列中
で必要な選別情報を格納するために、書式作成事前変換
論理回路が配置される。選別待ち行列にアドレスする選
別タグは、パイプラインを通じて各グラフィック命令と
ともに渡され、選別検出論理に格納される。選別検出論
理は、グラフィック制御プロセッサに割り込みし、グラ
フィック制御プロセッサは次に、選別をトリガする命令
の格納されている選別情報にアドレスするために、グラ
フィック命令に関連するタグ・レジスタと座標カウンタ
にアクセスする。グラフィック・プロセッサは、選別待
ち行列を間接的にアドレスし、アプリケーション・プロ
グラムに戻す必要がある情報を検索するために、そのタ
グ・アドレスと座標カウンタを使用する。本発明の構成
は、パイプライン・プロセッサを通じて全ての情報を渡
す必要性を解消するのである。
E.実施例 第1図には、本発明によるグラフィック表示システムが
示されている。グラフィック制御プロセッサ100は、ホ
スト・システムから受信する、システム・メモリ102に
記憶されているグラフィック表示命令の処理に制御を加
える。グラフィック制御プロセッサ100は、作図命令を
解読して、パイプ・ライン化処理論理回路104に送る。
パイプ・ライン・プロセッサは、変換、クリッピング、
及び、マッピング操作、そして、最後に、表示モニタ10
8への最終的な表示に備えて、ビデオ・ピクセル・メモ
リ106に対するピクセル・イメージの形成に必要な作図
操作を実施する。
本発明は、選別検出を実施するパイプ・ライン化処理論
理回路の一部に関連するものである。パイプ・ライン・
プロセッサの終端における選別検出論理回路110は、I/O
コントローラ112からの入力に基づくオペレータの選択
を検出する働きをする。本発明は、書式作成事前変換論
理回路114、及び、本発明の利点を提供する選別待ち行
列バッファ116を利用して、選別検出及び選別データ記
憶に制御を加える。オペレータによる選別が検出された
とき、グラフィック制御プロセッサ100に対する割り込
みが発生し、次に、グラフィック制御プロセッサは選別
検出論理回路110内のタグ・レジスタ124及び座標カウン
タ126の情報から待ち行列バッファ116のアドレス指定を
行ない、選別された座標に関する詳細な情報を抽出す
る。
オペレータの選別した対象を確めるためには、グラフィ
ック制御プロセッサ100によって、適用業務プログラム
が選択された対象の位置を突きとめるのに十分な情報が
提供されなければならない。適業業務プログラムに送ら
れる適用業務情報は、表示リスト・プログラムにおける
選別対象の選別に十分な情報を含んでいなければならな
い。一般に、下記情報が送られる: −グラフィック命令及び選別検出させるプリミティブの
プログラムにおける位置である、システム・アドレス。
−選別事象を生じさせる表示プログラムにおける命令の
アドレスである命令アドレス。
−選別事象を生じさせる命令表示リストにおける出力プ
リミティブ座標のアドレスであるプリミティブ・アドレ
ス。
−グラフィック文脈を識別する識別子であるセグメント
名。
−事前変換されたワールド座標空間におけるX、Y、Z
位置レジスタの現在値である現在作図位置。各位置レジ
スタには、16ビット値が保持されるのが普通である。
現行世代のグラフィック表示システムは、浮動小数点座
標値を利用して、変換処理を行なうのが普通である。以
前の世代の表示システムの多くは、固定小数点値によっ
てしか働かなかった。従って、互換性にとっては、固定
小数点表現と浮動小数点表現との間における変換が必要
になる。
選別されたプリミティブのあらかじめ変換された座標値
と属性を提供する要件には、パイプ・ライン・プロセッ
サを介してこの情報を追跡するための何らかの手段の規
定が必要になる。先行世代のグラフィック・システム
が、選別が行なわれるまで、命令及び事前変換位置を保
持しているだけであった場合に、現行世代のシステム
は、プロセスを進め、選別が検出される前に、状態値を
変化させてしまっている可能性がある。
この問題を解決するための1つの手法は、各グラフィッ
ク命令及び座標毎に、必要とされる余剰な情報をパイプ
・ラインに通すことである。しかしながら、この手法で
は、パイプ・ライン経路に大量の不必要なデータを発生
し、グラフィック・パイプ・ライン化処理を減速するこ
とになる。各3つの組の座標(例えば、X、Y、Z)毎
に、グラフィック制御プロセッサは、4つの余剰データ
を送らなければならず(プリミティブのアドレスとX、
Y、及び、Zの座標)、また、新しい命令の処理が行な
われる毎に、4つの追加データ・ポイントを送らなけれ
ばならない(制御、命令アドレス、ページ・アドレス、
及び、セグメント名)。選別事象は、あまり生じないの
で、グラフィック・パイプ・ラインがつまり、大量の不
必要なデータによって、グラフィック表示システムの総
合性能が低下することになる。
本発明は、変換パイプ・ラインによって情報を複写する
ことなく、必要があれば、グラフィック制御プロセッサ
によって迅速にアクセスすることができるように、必要
な選別データを迅速かつ効率よく記憶する方法を提供す
るものである。本発明は、グラフィック・パイプ・ライ
ンの始端に書式作成事前変換論理回路を設けること、選
別データ待ち行列バッファを設けること、及び、パイプ
・ラインにアドレス指定情報を通すことに関連してい
る。書式作成事前変換論理回路は、各ベクトル座標を標
準書式に変換し(例えば、固定小数点から浮動小数点
に)、パイプ・ラインに送り込む。同時に、書式作成事
前変換論理回路は、必要な選別情報(選別データ)を外
部ランダム・アクセス・メモリすなわち選別待ち行列バ
ッファに記憶する。
第2図には、書式作成事前変換論理回路の追加詳細図が
示されている。書式作成事前変換論理回路114には、固
定小数点・浮動小数点変換論理回路120に固定された書
式作成論理セクション118と、タグ・アドレス122が含ま
れている。タグ・アドレスは、必要な選別データを記憶
する選別待ち行列バッファ116にアクセスするために用
いられる。グラフィック制御プロセッサ100は、システ
ム・メモリ102に含まれた表示リストからのグラフィッ
ク命令を解読し、実行する。書式作成事前変換論理回路
が各グラフィック命令を受信する毎に、タグ・アドレス
122は、インクリメントし、そのグラフィック命令と関
連づけられる。望ましい実施例の場合、書式作成事前変
換論理回路には、選別待ち行列バッファに対する32ビッ
トのデータ・インターフェイスが設けられている。3つ
の32ビットのセグメントに書式作成された6つのデータ
が、グラフィック・パイプ・ラインで送られる全てのベ
クトルについて選別待ち行列バッファに送られる。この
情報は、選別の後、適用業務プログラムに対する選別座
標を完全に識別するのに十分である。タグ・アドレス
は、各セグメントの記憶前にインクリメントされ、待ち
行列バッファのアドレスとして働く。望ましい実施例の
場合、選別待ち行列バッファに送られる選別データの書
式は、以下の通りである: システム・アドレス(低)/X座標(非変換): このシステム・アドレス(低)には、ベクトルのこの特
定の座標を含む32ビット・システム・アドレスの低位の
16ビットが含まれている。X座標は、ベクトルの非変換
16ビットX値である。
システム・アドレス(高)/Y座標(非変換): このシステム・アドレス(高)には、ベクトルのこの特
定の座標を含む32ビット・システム・アドレスの高位の
16ビットが含まれている。Y座標は、ベクトルの非変換
Y値である。
命令アドレス(低)/Z座標(非変換): 命令アドレスには、この特定のベクトルを作図する、す
なわち、移動するグラフィック命令の32ビットシステム
・アドレスの低位の16ビットが含まれている。グラフィ
ック命令システム・アドレスの高位の16ビットは、座標
のシステム・アドレス(高)と同じである。Z座標は、
ベクトルの非変換Z値である。グラフィック命令が2次
元の場合、Z値は0にされる。
書式作成論理回路118は、選別待ち行列情報の書式作成
を行ない、選別待ち行列バッファ116に送って、タグ・
アドレス122によって表示されるポイントに記憶される
ようにする。
固定小数点・浮動小数点変換論理回路120は、ベクトル
座標に関して必要なデータ変換を行なう。
選別待ち行列バッファ116は、循環待ち行列バッファと
して設計されている。タグ・アドレスは、書式作成事前
変換論理回路によって実現し、パイプ・ラインで送られ
てくる全ての座標要素に対してインクリメントする。タ
グ・ポインタは、グラフィック制御プロセッサが選別デ
ータの検索を行なう際、選別待ち行列バッファに対する
間接的なアドレス・ポインタの働きをする。待ち行列バ
ッファの限界に達すると、タグ・ポインタは循環する。
こうして、潜在的選択事象に関したデータ処理がすむま
で、変換パイプ・ラインにおける各データは、選別状況
の記録を有しており、重ね書きされないことが保証され
る。
書式作成事前変換論理回路は、各グラフィック命令毎
に、グラフィック・パイプ・ラインを通じて選別検出論
理回路にタグ・アドレスを送る。各座標毎にタグ・アド
レスに送るわけではない。例えば、多線作図指令には、
各リストの各頂点に関する数組の座標が後続することに
なる。タグ・アドレスを含むのは、最初の多線指令だけ
であり、引き続く座標はタグ・アドレスを含まない。各
命令毎のタグ・アドレスは、選別検出論理回路のタグ・
レジスタ124に記憶されている。各座標が選別検出論理
回路に通される毎に、座標カウンタ126がインクリメン
トする。選別検出論理回路110には、選別状態の存在を
検出し、有効な情報を保持し、選別状態がサービスを受
けるまで、それ以上パイプ・ライン・プロセッサが処理
を行なわないようにするのに必要な回路要素が含まれて
いる。この選別検出論理回路110には、タグ・レジスタ
及び座標カウンタが含まれており、これらには、選別待
ち行列バッファにおける適正な座標の位置を突きとめる
のに必要な間接的なアドレスが納められている。選別が
行なわれると、グラフィック制御プロセッサに対する割
込みが発生する。グラフィック制御プロセッサ100は、
次に、タグ・レジスタ124及び座標カウンタ126にアクセ
スし、それらを利用して、選別待ち行列バッファに間接
的にアドレス指定を行ない、選別された座標に関する詳
細な情報を抽出する。
望ましい実施例の選別待ち行列バッファは、書式作成事
前変換論理回路に対する外部静的ランダム・アクセス・
メモリとして実現される。望ましい実施例の場合、この
メモリは、2つの書込みソースと1つの書込みソースを
備えている。
アドレス入力におけるアドレス多重化論理回路130は、
書式作成事前変換論理回路とグラフィック制御プロセッ
サのどちらが選別待ち行列バッファにアクセスしている
かを判別する。両方のコントローラのデータ・バスは、
互いに接続されており、3状態使用可能制御論理回路
が、どちらのバスがメモリの内容にアクセスしているか
判定する。書込作成事前変換論理回路が選別待ち行列バ
ッファに書き込んでいる場合、グラフィック制御プロセ
ッサは中断され、局所データ及びアドレス・バスが解放
される。望ましい実施例では、グラフィック制御プロセ
ッサの局所メモリの一部を利用する。グラフィック制御
プロセッサと書式作成事前変換論理回路の両方に対する
外部メモリを利用した代替実施例は、本発明の範囲内で
ある。
本発明による選別待ち行列バッファは、パイプ・ライン
・グラフィック・システムにおいてグラフィック制御プ
ロセッサの近くに配置されるという利点がある。グラフ
ィック制御プロセッサによって発生する選別状況情報
は、パイプ・ライン処理前に、選別待ち行列バッファに
記憶される。各グラフィック命令に関連したタグ・アド
レスだけが、パイプ・ラインに通される。従って、パイ
プ・ラインは、不必要な量のデータは通さない。本発明
のシステムは、32ビットのデータ値に、適用業務プログ
ラムが選別されたプリミティブの処理を行なうのに必要
な全ての情報が含まれるように実現された。本発明によ
る選別待ち行列バッファは、非階層的グラフィック・デ
ータ構造、従って、以前の世代の適用業務における選別
処理論理を支援するという利点を有している。
F.発明の効果 本発明は、パイプ・ライン化グラフィック表示システム
を用いて、非階層的グラフィック・データ・モデル及び
適用業務の実行を可能ならしめる処理装置及び方法を提
供することにある。
【図面の簡単な説明】
第1図は、本発明を利用したグラフィック表示システム
のブロック図である。 第2図は、本発明を利用したシステムのコンポーネント
に関するブロック図である。 100……グラフィック制御プロセッサ 102……システム・メモリ 104……パイプ・ライン化処理論理回路 106……ビデオ・ピクセル・メモリ 108……表示モータ、110……選別検出論理回路 112……I/Oコントローラ 114……書式作成事前変換論理回路 116……選別待ち行列バッファ 118……書式作成論理回路 120……固定小数点・浮動小数点変換論理回路 124……タグ・レジスタ、126……座標カウンタ 130……アドレス多重化論理回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】グラフィック命令に基づいて生成される画
    像を表示装置に表示するグラフィック表示システムにお
    いて、該システムが、 前記表示装置上の前記画像の特定の対象の選択を可能に
    するオペレータ選択手段を備え、 前記グラフィック命令は階層構造になっておらず、 前記画像はパイプライン・プロセッサを用いて生成さ
    れ、 前記グラフィック命令は前記パイプライン・プロセッサ
    に前記画像の生成のために供給され、 前記グラフィック命令から選別データを生成する手段
    と、 タグ・アドレスによってアクセスされる、前記選別デー
    タを記憶するメモリ手段と、 前記パイプライン・プロセッサに前記タグ・アドレスを
    通すための転送手段と、 前記画像の一部が前記オペレータ選択により選択される
    時点を決定する選別検出手段と、 前記オペレータ選択をグラフイック制御プロセッサに伝
    達する手段とを含み、 前記選別検出手段は、各グラフィック命令に関連し、前
    記転送手段からロードされた前記タグ・アドレスを記憶
    するレジスタ手段と、グラフィック命令に含まれた各座
    標をカウントするカウンタ手段とを有し、 前記グラフイック制御プロセッサは前記レジスタ手段及
    び前記カウンタ手段にアクセスし、前記レジスタ手段及
    び前記カウンタ手段を利用してオペレータ選択された時
    に前記メモリ手段をアドレス指定する、 グラフィック表示システム。
  2. 【請求項2】グラフィック命令が画像への変換のためグ
    ラフィック・パイプラインに供給され、グラフィック制
    御プロセッサの制御から派生したパイプライン段階で選
    別検出が発生させる、選別情報をグラフィック表示シス
    テムに記憶させる方法であって、 グラフィック命令を識別する選別情報を生成し、 タグ・アドレスによりアクセス可能なメモリ構造に前記
    選別情報を記憶し、 前記グラフィック・パイプラインを使用して前記グラフ
    ィック命令を変換し、 前記グラフイック・パイプラインを通して前記グラフィ
    ック命令とともに前記タグ・アドレスを伝達し、 各グラフィック命令について、前記タグ・アドレスと等
    しいタグ・レジスタ値をタグ・レジスタに記憶し、 座標カウンタを使用してグラフィック命令に関連する各
    座標値をカウントし、 前記画像の一部のオペレータ選択を検出し、 前記オペレータ選択が検出されたとき、グラフィック命
    令により前記タグ・レジスタ及び前記座標カウンタにア
    クセスし、 前記タグ・レジスタ及び前記座標カウンタの内容から計
    算されたアドレスを使用して前記選別情報にアクセスす
    ることを特徴とする、 選別情報をグラフィック表示システムに記憶させる方
    法。
JP2266601A 1989-10-23 1990-10-05 グラフイツク表示システムと方法 Expired - Lifetime JPH07111741B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US425776 1989-10-23
US07/425,776 US5148521A (en) 1989-10-23 1989-10-23 Pick data queue for pipelined graphics system

Publications (2)

Publication Number Publication Date
JPH03139771A JPH03139771A (ja) 1991-06-13
JPH07111741B2 true JPH07111741B2 (ja) 1995-11-29

Family

ID=23687986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2266601A Expired - Lifetime JPH07111741B2 (ja) 1989-10-23 1990-10-05 グラフイツク表示システムと方法

Country Status (3)

Country Link
US (1) US5148521A (ja)
EP (1) EP0425178A3 (ja)
JP (1) JPH07111741B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2068016A1 (en) * 1991-07-23 1993-01-24 International Business Machines Corporation Method and apparatus for processing concurrent pick events
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
US5450599A (en) * 1992-06-04 1995-09-12 International Business Machines Corporation Sequential pipelined processing for the compression and decompression of image data
US5557725A (en) * 1995-02-13 1996-09-17 International Business Machines Corporation Method and system for switching between users in a conference enabled application
US6356275B1 (en) 1995-02-13 2002-03-12 International Business Machines Corporation Pixel color matching across X servers in network conferencing systems by master-participant pair mapping
US5887170A (en) * 1995-02-13 1999-03-23 International Business Machines Corporation System for classifying and sending selective requests to different participants of a collaborative application thereby allowing concurrent execution of collaborative and non-collaborative applications
US5640540A (en) * 1995-02-13 1997-06-17 International Business Machines Corporation Method and apparatus for translating key codes between servers over a conference networking system
JP3402926B2 (ja) * 1996-05-15 2003-05-06 シャープ株式会社 3次元画像処理装置
US8238415B2 (en) * 2006-02-14 2012-08-07 Broadcom Corporation Method and system for programmable breakpoints in an integrated embedded image and video accelerator
US9336555B1 (en) 2012-10-19 2016-05-10 Google Inc. Record-time optimization of display lists

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US4941111A (en) * 1986-04-18 1990-07-10 Advanced Micro Devices, Inc. Video picking and clipping method and apparatus
US4764867A (en) * 1986-06-03 1988-08-16 Banner Blue Software Incorporated Display system and method for constructing and editing a hierarchical arrangement of information
US4939672A (en) * 1987-11-09 1990-07-03 Tektronix, Inc. Method and apparatus for classifying graphics segments to facilitate pick and display operation
EP0357444A3 (en) * 1988-09-02 1991-12-18 Tektronix, Inc. Dynamically configurable, demand driven data processing pipeline
US4982345A (en) * 1989-01-23 1991-01-01 International Business Machines Corporation Interactive computer graphics display system processing method for identifying an operator selected displayed object
JP2954227B2 (ja) * 1989-02-15 1999-09-27 キヤノン株式会社 情報処理方法

Also Published As

Publication number Publication date
EP0425178A3 (en) 1992-08-26
US5148521A (en) 1992-09-15
EP0425178A2 (en) 1991-05-02
JPH03139771A (ja) 1991-06-13

Similar Documents

Publication Publication Date Title
US5255359A (en) Picking function for a pipeline graphics system using hierarchical graphics structures
US5113180A (en) Virtual display adapter
US5430841A (en) Context management in a graphics system
CA2119220C (en) Simultaneous high resolution display within multiple virtual dos applications in a data processing system
US5821940A (en) Computer graphics vertex index cache system for polygons
JP3359393B2 (ja) 図形データ並列処理表示装置
US7418572B2 (en) Pretranslating input/output buffers in environments with multiple page sizes
US5249265A (en) Structure storage management in a graphics display device
US11361485B2 (en) Graphics processing
US5740406A (en) Method and apparatus for providing fifo buffer input to an input/output device used in a computer system
US5940850A (en) System and method for selectively enabling load-on-write of dynamic ROM data to RAM
EP0730226A2 (en) Hardware support for fast software emulation of unimplemented instructions
JP3012541B2 (ja) 3次元グラフィックス空間におけるオブジェクト識別および衝突検知のための方法および装置
GB2176676A (en) High speed z-buffer for perspective image generation
KR100882842B1 (ko) 피포를 포스트 버텍스 캐쉬처럼 사용하기 위한 기하학 처리장치와 그 방법
US5805930A (en) System for FIFO informing the availability of stages to store commands which include data and virtual address sent directly from application programs
US6741256B2 (en) Predictive optimizer for DRAM memory
EP0607130B1 (en) Image position interpretation in a graphics system
US6167498A (en) Circuits systems and methods for managing data requests between memory subsystems operating in response to multiple address formats
JPH07111741B2 (ja) グラフイツク表示システムと方法
JP2023516983A (ja) 部分的に常駐する境界ボリューム階層
US5182797A (en) Multi-processor graphics display system for displaying hierarchical data structures
US12105646B2 (en) Adaptive out of order arbitration for numerous virtual queues
US9965827B2 (en) Graphics processing system for and method of storing and querying vertex attribute data in a cache
US11934304B2 (en) Circuitry and method