JPH07112192B2 - フレーム識別パターン認識方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフレーム識別パターン認
識方法及び装置に関し、特に２つの遠隔通信装置間の同
期を得るにつき、入力ビツトストリームにおいて１つの
フレーム識別ビツトの開始点と、次のフレーム識別ビツ
トの開始点との間に所定数Ｎのビツトを一定のインター
バルとして分配するＭ個のビツトからなるフレーム識別
パターンを認識するようにしたものである。

【０００２】

【従来の技術】遠隔通信技術の分野においては装置間の
通信は一般に逆方向の２つのシリアルビツトストリーム
からなり、各装置が第１のシリアルビツトストリームに
ついて「送信機」となり、かつ第２のストリームについ
て「受信機」となる。そのためある種の同期化がこの送
信機及び受信機間に必要となる。そのために広く用いら
れている技術は、送信機側において送信されるビツトス
トリームに１つのフレーム識別ビツトの開始点から次の
フレーム識別ビツトの開始点までの間に所定数Ｎのビツ
トを一定のインターバルとして分配する予め指定された
Ｍビツトのフレーム識別パターンを繰り返して埋込むよ
うにしたものが用いられており、受信機がこのビツトス
トリーム内のＭビツトパターンを認識してこのビツトス
トリーム内の他のビツトの意味を判別し得るような同期
化ができる。

【０００３】この技術は例えば異なる国家間のリンクに
おいて使用されるべき好適な多重化方式を標準化するた
めに用いられるＣＣＩＴＴリコメンデーシヨンＸ５０に
使用されている。この場合、データ伝送は64ｋbps で行
われ、ビツトストリームは次のような８ビツトエンベロ
ープのシーケンスとなる。 ……ＤＤＳＦＤＤＤＤＤＤＳＦＤＤＤＤＤＤＳＦＤＤＤ
ＤＤＤＳＦＤＤＤＤＤＤ……

【０００４】ただしＤは伝送されるデータ、Ｓは状態ビ
ツト、ＦはＡ１１０１００１００００１０１０１１１０
（Ａは信号化ビツト）でなる20ビツトフレーム識別パタ
ーンのフレーム識別ビツト部分である。

【０００５】この技術はＳＩＰ（Societa Italiana per
l'Esercizio delle Telecomunicazioni）からの「Capit
olato tecnico Nr.1222 Apparecchiature DCE」と「Cap
itolato tecnico Nr.1267 Apparecchiature DCE-2」に
よつて特定されているイタリアＣＤＮ回路網にも使用さ
れている。この場合、データ伝送は72ｋbps で行われ、
ビツトストリームは次の９ビツトエンベロープのシーケ
ンスとなる。 ……ＴＦＤＤＤＤＤＤＳＴＦＤＤＤＤＤＤＳＴＦＤＤＤ
ＤＤＤＳＴＦＤＤＤＤＤＤＳＴＦＤＤＤ……

【０００６】ただしＤは送信されるデータ、Ｓは状態ビ
ツト、Ｔは１０Ｈ１０Ｈ１０Ｈ１０Ｈ……（Ｈはハウス
キーピングピツトで、以下これを自己管理用ビツトと呼
ぶ）、Ｆは上記２０ビツトフレーム指定パターンのフレ
ーム識別ビツト部分である。この技術はＩＳＤＮベーシ
ツクレートインターフエース（１９２ ｋｂｐｓ）にお
いて多重フレーム化のためにある程度用いられている。
そこで当業者には、そのような分配フレーム識別パター
ン（Ｎビツトのインターバルでシリアルデータストリー
ムに埋込まれたＭ個のビツトのパターン）によつて高速
で安全な同期化を達成するためのシステムを遠隔通信装
置内に設けることが最も重要なことである。その同期化
に不可欠なことはフレーム識別パターンの高速かつ確実
な認識である。

【０００７】米国特許第４６１１３３６号は埋込みフレ
ーム識別パターンを有するシリアルビツトストリームに
ついてのフレーム同期化方法及びシステムを開示してい
る。この方法はビツトストリームからそれぞれＮ個のビ
ツトからなる連続したビツト群を抽出し、これらＮ個の
ビツトのそれぞれのフレーム識別パターン内の期待され
るビツトとの一致又は不一致によりＮ個の関連するカウ
ンタを増加させ又はリセツトするようになされている。
これらＮ個のカウンタの１つがＭとなると、そのパター
ンの認識が達成されたことになり、かくして同期化がで
きる。

【０００８】欧州特許出願第０１６１１７７号はシリア
ルビツトストリームについての同期化方法及びシステム
を示している。この方法はこのビツトストリームからＮ
ビツトのインターバルで入るＭ個のビツトを抽出し、こ
うして得られたＭビツトワードをフレーム識別パターン
又はその（Ｍ−１）回のローテーシヨンと比較するよう
になされている。この比較が論理値「真」となつたとき
同期化が達成されたことになる。このシステムは入力デ
ータストリームの速度により決まるため、高速動作のハ
ードウエアが必要となる。

【０００９】

【発明が解決しようとする課題】ところが上記２つの方
法は次のような大きな欠点を有する。第１の欠点は確実
性が低いことである。ビツトストリームのデータ部分で
「よく似た」Ｍビツトパターンを検出する可能性が常に
あり、同期化が実際にはそうではないときにも達成され
たものとしてフラグされる（擬似同期化後の回復プロセ
スに時間がかかることにより）ことがある。これを避け
るために二重又は三重の検査が必要となる（上記米国特
許ではカウンタがＭの倍数となり、また上記欧州特許出
願ではパターンが検出されると新しい検索により当該検
出を確認している）。

【００１０】第２の欠点は同期化速度が低いことであ
る。この速度はパターン検索において「良好なスター
ト」を行う確率により決まる。本発明のシステムはこれ
ら従来の技術とは、ビツトストリーム内のパターンを見
て時間的にそれが接続することを確認するのではなく、
ビツトストリームに亘つて演算を実行することにより、
明確にかつストリームのデータ部分にある「よく似た」
パターン及び「真」のフレーム識別パターンを区別する
のに必要な最小の時間でビツトストリーム内のフレーム
識別パターンの正確な位置を指摘するという点で異な
る。

【００１１】本発明の目的は入力シリアルビツトストリ
ーム内のＮビツトをインターバルとして分布するＭビツ
トの予め限定されたフレーム識別パターンの高速かつ確
実な認識を行うためのシステムを提供することである。

【００１２】本発明の他の目的はパターン認識後に入力
シリアルビツトストリームと同期化するのに必要な遠隔
通信装置用入力を与えることである。本発明の他の目的
は、１つのパターンシーケンスから他のパターンシーケ
ンスへと変化し得る値をもつことにより、当該パターン
の（Ｍ−１）個分の他のビツトとは異なる１つの自己管
理用ビツトを含むフレーム識別パターン形式を処理する
ことができるようにすることである。

【００１３】

【課題を解決するための手段】本発明の特徴は異なるフ
レーム識別パターンを備えた多くの異なる回路網に装着
し得る多くの異なる遠隔通信装置に使用し得るプログラ
ム可能なシステムを提供することにある。

【００１４】かかる課題を解決するため本発明において
は、入力シリアルビツトストリームＤＡＴＡ ＩＮ内に
１つのフレーム識別ビツトの開始点から次のビツトの開
始点までの間に所定数Ｎのビツトからなるインターバル
を置くように分配するＭビツトのフレーム識別パターン
を認識するために、それぞれＮビツトのＭ個の第１のレ
ジスタのそれぞれに、フレーム識別パターンのＭビツト
の値とそれぞれ等しいＮ個の同一ビツト値をロードする
ステツプと、それぞれＮビツトのＭ個の第２のレジスタ
の各内容をすべて２進値に初期化するステツプと、シリ
アルビツトストリームＤＡＴＡ ＩＮ内のＮ個の連続す
るビツトが入力されたとき当該入力ビツトをＮビツトの
第３のレジスタにロードするステツプとを含むフレーム
識別パターン認識方法において、Ｍ個の第１のレジスタ
のうちの１つと第３のレジスタの内容とについてＸＯＲ
ＮＯＴ論理演算を実行し、続いて当該演算結果とＭ個の
第２のレジスタの各内容との論理積論理演算を実行し、
最終結果を第２のレジスタの新しい現在の内容として記
憶するステツプと、Ｍ個の第２のレジスタの新しい現在
の内容を検査し、第２のレジスタのうちの１つだけに１
つの２進値１が残るとき当該フレーム識別パターンを認
識したことを表す出力信号を発生するステツプとを実行
するようにする。

【００１５】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１６】遠隔通信装置における本発明の実施の仕方
は当該遠隔通信装置を接続しようとする回路網の形式に
大きく依存する。この実施の仕方は回路網に用いられる
フレーム識別パターンすなわち３つのパラメータによつ
て決まり、３つのパラメータは、ビツト数Ｍ、入力ビツ
トストリーム内に分配される２つのパターンビツト間の
ビツト数Ｎ及びパターン自体の２進数値でなる。以下Ｍ
＝６、Ｎ＝８、パターン自体が０１１１Ｈ０（Ｈは自己
管理用ビツトであり０又は１である）の特定のパターン
について本発明を説明する。

【００１７】図１において、本発明の装置は、「８０８
８インテルシリーズ」に属するプロセツサ１１０を含
む。プロセツサ１１０はシステムクロツク信号１１７に
よつてクロツク動作し、システム内の他の要素と、アド
レスバス１１１、データバス１１２、第１の周辺チツプ
選択リード１１３、書込リード１１５及び読出リード１
１４並びに第１のメモリチツプ選択リード１１６、第２
のメモリチツプ選択リード１１８とを介して通信を行う
ことができる。この装置はさらにメモリ記憶要素として
ＲＡＭ（ランダムアクセスメモリ）１２０、ＰＲＯＭ
（プログラマブルリードオンリメモリ）１３０を含むと
共に、さらに、８ビツトシフトレジスタ１７０、Ｃレジ
スタ１４０及び１／８デバイダ１５０を含んでいる。

【００１８】ビツトストリームはデータ入力リード１６
０から入り、リード１６０についてのタイミングは入力
ストリーム周波数のクロツク信号でなるクロツク入力信
号１６１（詳述しない手段により当該回路網によつて抽
出される）により与えられる。この回路網とのアナログ
インターフエースは本発明の特徴ではない。８ビツトシ
フトレジスタ１７０は従来のシフトレジスタであつて、
８つのラツチ回路が縦属接続され、クロツク入力信号１
６１に応じてクロツク動作するものであり、その第１の
ラツチ入力端がデータ入力リード１６０に接続され、８
つのラツチ出力が全体としてロードデータバス１８０に
接続され、このデータバス１８０はイネーブル手段によ
つて８ビツトのＣレジスタ１４０の８つのメモリ位置に
接続される。１／８デバイダ１５０はクロツク入力信号
１６１の８つのパルスをカウントするごとに、ロードリ
ード１４１を活性化する。このリードは２つの機能、す
なわち上記イネーブル手段を活性化してＣレジスタ１４
０の８つのラツチ回路に８つの現在値をラツチさせ、か
つプロセツサ１１０を割込入力端ＩＮＴを介して動作さ
せることにより内部の動作シーケンスを適性なルーチン
へ向ける機能を実行する。

【００１９】このときＣレジスタ１４０の値がプロセツ
サ１１０からの要求により第１の周辺チツプ選択リード
１１３及び読出リード１１４を活性化することにより読
出状態になり、データバス１１２にデータが与えられ
る。ソフトウエアの説明（図２、図３及び図４）におい
てはＣレジスタ１４０を符号Ｃによつて表す。ＰＲＯＭ
１３０はプロセツサ１１０によつて走るソフトウエアの
すべてを含む。オペレーテイング命令の取出しは、アド
レスバス１１１の特定のアドレスによつて読出リード１
１４及び第１のメモリチツプ選択リード１１６を活性化
することにより、プロセツサ１１０により実行される。
命令データはデータバス１１２に与えられる。

【００２０】ＲＡＭ１２０は、プロセツサ１１０によつ
て内部ソフトウエアを走らせながら演算を行うのに必要
なすべての動作をする中間レジスタを含む。ＲＡＭ１２
０は、プロセツサ１１０がＲＡＭ１２０（ＷＲ）に１つ
の値を記憶しつつあるかＲＡＭ１２０（ＲＤ）から１つ
の値をその内部レジスタにロードしつつあるかにより、
書込リード１１５又は読出リード１１４と共に第２のメ
モリチツプ選択リード１１８を活性化することによりア
クセスされる。

【００２１】このＲＡＭレジスタの特定のアドレスはア
ドレスバス１１１にセツトされ、ＲＡＭ１２０に記憶さ
れるべき値がデータバス１１２にセツトされ、又はＲＡ
Ｍ１２０から読み出されるべき値がプロセツサ１１０に
より当該データバス１１２においてサンプリングされ
る。システムクロツク信号１１７はプロセツサ１１０用
のクロツクである。その周波数は使用されるプロセツサ
の形式により決まるが、一般には５ＭHz帯にある。図
２、図３及び図４についてＰＲＯＭ１３０に含まれるプ
ロセツサ１１０の動作プログラムを次に詳述する。

【００２２】図２はプロセツサ１１０により実行される
メインルーチンの動作を示し、初期化プロセス（ステツ
プ２０１〜２０５）と、割込回復ルーチンプロセス（ス
テツプ２０６〜２０８）とを含む。ステツプ２０１〜２
０５は割込ルーチンに移る前に実行される。ステツプ２
０１はこのシステムを用いる機械の電源投入又はハード
リセツトに対応する。これはプロセツサ１１０の内部動
作に必要な標準的なものであるからここでは述べない。

【００２３】ステツプ２０２は、外部事象がこの初期化
プロセスを妨げないようにプロセツサ１１０の割込入力
端ＩＮＴをデイスエーブルさせるものであり、割込入力
端ＩＮＴはステツプ２０５において再び活性化される。
ステツプ２０３及び２０４はプロセツサ１１０のルーチ
ンにより共用される各レジスタに初期値をロードするも
のである。これらのレジスタは次の通りである。

【００２４】１２個のレジスタ（Ｍ＝６、Ｎ＝８）はそ
れぞれ８ビツトでなる。Ｓ（０）、Ｓ（１）、……Ｓ
（５）は、６ビツトのフレーム識別パターン０１１１Ｈ
０の各値に等しい８ビツトを含んでいる。Ａ（０）、Ａ
（１）……Ａ（５）は、それぞれの割込回復ルーチン後
の中間結果を含んでいる。レジスタ（例えば８ビツトレ
ジスタでなる）が１つの整数によつてプロセツサ１１０
の内容を表している。Ｍはフレーム識別パターン内のビ
ツト数（６）に等しい。「ＨＯＵＳＥＰＯＳ」レジスタ
はフレーム識別パターン内の自己管理用ビツトについて
の現在位置（０〜５）を表している。「ＳＥＡＲＣＨＡ
ＢＯＲＴ」レジスタは０又は１であり、かつ次の「正
常」演算シーケンスが実行されるべきであるか（０）又
は実行されるべきではないか（１）に応じて、割込ルー
チンによつてリターンされる。「ＳＥＱＵＥＮＵＭＢ」
レジスタは同様にして割込ルーチンによつてリターンさ
れ、かつ現在の演算シーケンス番号（０〜５）を表して
いる。「ＰＡＴＴＥＲＮＦＯＵＮＤ」レジスタは０又は
１であり、フレーム識別パターンを検出したとき割込ル
ーチンによつてリターンされる。

【００２５】レジスタは初期化ロードされ、例えばＳ
（０）＝「００００００００」、Ｓ（１）＝「１１１１
１１１１」、Ｓ（２）＝「１１１１１１１１」、Ｓ
（３）＝「１１１１１１１１」、Ｓ（４）＝「００００
００００」、Ｓ（５）＝「００００００００」、すべて
のｉについてＡ（ｉ）＝「１１１１１１１１」であり、
Ｍ＝６、「ＨＯＵＳＥＰＯＳ」＝４、「ＳＥＡＲＣＨＡ
ＢＯＲＴ」＝０、「ＳＥＱＵＥＮＵＭＢ」＝０、「ＰＡ
ＴＴＥＲＮＦＯＵＮＤ」＝０にセツトされたとき、レジ
スタは初期化される。フレーム識別パターンのうち自己
管理用ビツトに対応するデータＳ（４）は初期化時にす
べて「１１１１１１１１」にセツトされる。

【００２６】割込回復ルーチンプロセスは「ＳＥＡＲＣ
ＨＡＢＯＲＴ」についてリターンされた値を検査するス
テツプ２０６を含み、「ＳＥＡＲＣＨＡＢＯＲＴ」が１
のときの異なる場合、図４について詳述するようにな
る。「ＳＥＡＲＣＨＡＢＯＲＴ」が０のとき、「ＰＡＴ
ＴＥＲＮＦＯＵＮＤ」の値の検査がステツプ２０７にお
いて実行される。「ＰＡＴＴＥＲＮＦＯＵＮＤ」が１の
ときの他の場合も、図４について詳述するようになる。
これらの状態になるまでステツプ２０５にリターンする
処理がなされることにより、プロセツサ１１０の割込入
力端ＩＮＴの次の活性化信号によつて当該プロセツサが
活性化されるのを待ち、活性化されたとき割込ルーチン
を再び実行させる。割込ルーチンの呼び出しとそのルー
チン内で行われる関連した演算動作を以下に全体として
「演算シーケンス」と呼ぶ。ステツプ２０８は本発明の
範囲外となる認識後の処理である。しかしながら、ここ
で本発明により可能となるこの処理への入力は次の通り
になる。

【００２７】フレーム識別パターンに属する１ビツトの
Ｃレジスタ１４０内の実際の位置と、Ｃレジスタ１４０
にロードされる次の入力データ群にあるそのフレーム識
別パターンの次のビツトの予測（ステツプ４０４の説明
及び図５を参照）とを入力する。これら入力は以後の認
識後の処理と共に、本発明を使用する遠隔通信装置の入
力ビツトストリームとの簡単な同期化を可能にする。ス
テツプ２１０はここでは述べない手段により同期を失つ
たことを検出した場合に対応する。そのような状態が生
ずると、本発明により与えられる認識プロセスを全体と
して再スタートさせるためにステツプ２０４に移ること
が必要となる。

【００２８】図３において、ステツプ３００は外部の状
態が割込ルーチンを妨げないようにプロセツサ１１０の
割込入力端ＩＮＴをデイスエーブルとするものである。
割込入力は割込ルーチンからのリターンがあると、直ち
にステツプ２０５において割込入力端ＩＮＴをイネーブ
ルして再び活性化される。２つのレジスタが「ＩＮＤＥ
Ｘ」（ステツプ３０１）及び「ＩＮＤＥＸ ＳＨＩＦ
Ｔ」として導入される。「ＩＮＤＥＸ」は６つのレジス
タＡ（ｉ）及びＳ（ｉ）についての演算を行い得るよう
にするために、１回の演算シーケンス（ステツプ３０
４）において０から５まで増加される。「ＩＮＤＥＸ
ＳＨＩＦＴ」は和「ＩＮＤＥＸ」＋「ＳＥＱＵＥＮＵＭ
Ｂ」モジユロ６（ステツプ３０２）の結果である。「Ｉ
ＮＤＥＸ ＳＨＩＦＴ」は第１の演算シーケンスでは０
から５に、第２の演算シーケンスでは１から５かつ０
に、第３の演算シーケンスでは２から５かつ０及び１に
なり、以下同様にして各新しい演算シーケンスによりす
べてのＳ（ｉ）及びＣレジスタ間のＸＯＲＮＯＴ（ＥＱ
ＵＡＬ）論理演算（レジスタ１４０において）と、この
ＸＯＲＮＯＴ演算の結果及びＡ（ｉ）レジスタ間の論理
積論理演算とを含む。ステツプ３０３は「ＩＮＤＥＸ」
値がＭ−１（この実施例の場合５）であるかどうかの検
査を行い、そうであればステツプ４００に移り、そうで
なければ「ＩＮＤＥＸ」値が「ＨＯＵＳＥＰＯＳ」値に
等しい場合を除いて（この検査はステツプ３０５で実行
される）、演算シーケンスが次の「ＩＮＤＥＸ」値によ
り続行される。この場合には中間レジスタＡ（ＩＮＤＥ
Ｘ）の現在の内容を変更することなく次の「ＩＮＤＥ
Ｘ」値へとスキツプする。

【００２９】次に図４に示すように、Ａ（ｉ）レジスタ
の内容についての検査がすべてのｉについて実行され
る。生じ得る第１のケースは、すべてのＡ（ｉ）が２進
値０を含むこと（ステツプ４００）であり、この場合に
は「ＳＥＡＲＣＨＡＢＯＲＴ」レジスタが２進値１にセ
ツトされて（ステツプ４０１）、メインルーチンがリタ
ーンし（ステツプ４０２）、このときそれ以降の処理が
できなくなると共に、全認識プロセスを再初期化する必
要があること（これはステツプ２０４に移ることを意味
する）を示す。これはビツトストリームが未だ伝送され
ていないとき、又は通信品質が劣下して認識困難となつ
ているためにフレーム識別パターンをそのビツトストリ
ーム内で検出できなくなつた代表的な場合である。生じ
得る第２のケースは、１つ又は複数のＡ（ｉ）レジスタ
に２つ以上の２進値１があるか、又は１つのＡ（ｉ）レ
ジスタに１つの２進値１があり、かつ他の１つのＡ
（ｉ）レジスタに１つの２進値１がある場合であり、こ
の場合には「ＳＥＱＵＥＮＵＭＢ」レジスタが増加（ス
テツプ４０６）され、そして「ＨＯＵＳＥＰＯＳ」レジ
スタが減算（ステツプ４０７）されて、メインルーチン
にリターンする（ステツプ４０８）場合で、このときは
フレーム識別パターンの検出にはさらに処理が必要であ
ることを示す（「ＰＡＴＴＥＲＮＦＯＵＮＤ」は０に等
しいままであり、ステツプ２０５に移ることを意味す
る）。これはビツトストリームのデータ部分において
「よく似た」フレーム識別パターンが「真」のフレーム
識別パターンの明瞭な認識を妨げるときの代表的なケー
スである。

【００３０】１つのＡ（ｉ）レジスタだけに１つだけ２
進値１があるときには（ステツプ４０３）、「ＰＡＴＴ
ＥＲＮＦＯＵＮＤ」レジスタは１にセツトされ（ステツ
プ４０４）、このときメインルーチンにリターンしたと
き（ステツプ４０５）、ビツトフレーム内でフレーム識
別パターンが認識されたことを示す。この場合、当該Ａ
（ｉ）レジスタ内の２進値１の位置だけが入力シリアル
ビツトストリームから規則的にＣレジスタ１４０にロー
ドされる８ビツトデータ群内のフレーム識別パターンビ
ツトの位置を示す。ｉ番目のＡ（ｉ）レジスタがただ１
つの２進値１を含む場合の「ｉ」は入力シリアルビツト
ストリームからＣレジスタ１４０にロードされる次の８
ビツトデータ内に、フレーム識別パターンビツトが存在
することを示す。これらの２つの入力はフレーム識別パ
ターンと完全に同期化（文字同期化及びワード同期化）
できる。

【００３１】図５及び図６において、実際のレジスタ内
容（「実」レジスタの内容）は初期化（ステツプ２０
３、２０４）から図示のように入力ビツトストリームに
埋込まれたタイプ０１１１Ｈ０のフレーム識別パターン
の認識（演算シーケンス６）までを記述する。各計算シ
ーケンスはビツトストリーム内の新しい８ビツトデータ
群の受信と、Ｃレジスタ１４０へのロード、プロセツサ
１１０の割込入力端ＩＮＴの活性化及び割込ルーチンの
実行に対応する。各新しいシーケンスにおいて実行され
るＳ（ｉ）レジスタの内容についての「人工的」なロー
テーシヨンシフト、並びに対応するＡ（ｉ）レジスタの
内容を変更せず前の演算シーケンスにおける内容と同一
にするために計算がスキツプした（ステツプ３０５）位
置についてのシフトは明らかである。「ＳＥＱＵＥＮＵ
ＭＢ」、「ＨＯＵＳＥＰＯＳ」及び「ＰＡＴＴＥＲＮＦ
ＯＵＮＤ」パラメータについての内容の変化も図示され
ている。ここで「ｕ」は自己管理用ビツトＨを含む論理
演算の結果が予測不能なとき（Ｈは０又は１であり得
る）は「未知（ｕｎｋｎｏｗｎ）」であることを表わ
す。

【００３２】パターンは演算シーケンス６で認識されて
おり、レジスタＡ（２）の６番目の位置に１つの２進値
１がある。この情報部分は、フレーム識別パターンビツ
トがＣレジスタ１４０にロードされる入力シリアルビツ
トストリームの任意の８ビツトデータ群の６番目の位置
にあること及び次のフレーム識別ビツトが種々の演算シ
ーケンス１〜６において生ずる１１Ｈ００１のシフトさ
れたシーケンスに続く１つの２進値１であることが明ら
かであるから、フレーム識別パターン０１１１Ｈ０につ
いて完全に同期化できる。文字同期化のためのビツトシ
フト及び０１１１Ｈ０ワード同期化のための文字シフト
を演算するためには、本発明の範囲外である同期化プロ
セスについてのこの情報で充分である。

【００３３】Ｍ＝６、Ｎ＝８、そして０１１１Ｈ０のパ
ターンについての実施例をこれまで述べたが、僅かに変
更するだけで本発明を遠隔通信産業において通常生じる
任意のフレーム識別パターンに適用し得るものである。

【００３４】

【発明の効果】上述のように本発明によれば、受信した
任意Ｎ個の入力データ群について演算を実行することに
より、「よく似た」フレーム識別パターンと「真」のフ
レーム識別パターンとの区別をする演算ステツプの後
に、ビツトストリーム内の「真」のパターンの正しい位
置を明確に指示するようにし、これによりビツトストリ
ーム全体についての短時間の間に同期化を実現できる。

【図面の簡単な説明】

【図１】本発明によるフレーム識別パターン認識方法の
一実施例を示す装置のブロツク図である。

【図２】プロセツサの内部動作シーケンスのうちメイン
ルーチンを示すフローチヤートである。

【図３】プロセツサの内部動作のうち割込ルーチンを示
す他のフローチヤートである。

【図４】プロセツサの内部動作のうち割込ルーチンを示
す他のフローチヤートである。

【図５】具体例における各レジスタの内容変化を示す図
表である。

【図６】具体例における各レジスタの内容変化を示す図
表である。

【符号の説明】 １１０……プロセツサ、１２０……ＲＡＭ、１３０……
ＰＲＯＭ、１４０……Ｃレジスタ、１５０……１／８デ
バイダ、１７０……８ビツトシフトレジスタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力シリアルビツトストリーム内に、１つ
   のフレーム識別ビツトから次のフレーム識別ビツトまで
   の間に所定数Ｎビツトの間隔を置くように分配され、か
   つＭビツトのフレーム識別ビツトを有するフレーム識別
   パターンを認識するフレーム識別パターン認識方法であ
   つて、 それぞれ複数ビツトを有する複数の第１のレジスタのそ
   れぞれに、上記フレーム識別パターンの上記Ｍビツトの
   値とそれぞれ等しいビツト値をロードするステツプと、 それぞれ複数ビツトを有する複数の第２のレジスタの各
   内容を所定の値に初期化するステツプと、 上記シリアルビツトストリーム内のＮ個の連続するビツ
   トを受信したとき、当該受信ビットを複数ビットを有す
   る第３のレジスタにロードするステツプとを含むフレー
   ム識別パターン認識方法において、 上記複数の第１のレジスタのうちの１つと上記第３のレ
   ジスタの内容とについてＸＯＲＮＯＴ論理演算を実行
   し、続いて当該ＸＯＲＮＯＴ演算結果と上記複数の第２
   のレジスタの各内容との論理積論理演算を実行し、最終
   結果を上記第２のレジスタにそれぞれ新しい現在の内容
   として記憶するステツプと、 上記複数の第２のレジスタの上記新しい現在の内容をそ
   れぞれ検査し、上記複数の第２のレジスタのうちの１つ
   だけに１つの２進値１が残るとき、当該フレーム識別パ
   ターンを認識したことを表す出力信号を発生するステツ
   プとを具えることを特徴とするフレーム識別パターン認
   識方法。
2. 【請求項２】前記複数の第２のレジスタの前記新しい現
   在の内容をそれぞれ検査し、すべての第２のレジスタに
   ２進値０だけが残つているとき、特許請求の範囲第１項
   に記載の処理ステツプを上記第２のレジスタの内容をす
   べて２進値１に初期化するステツプから開始して繰り返
   すステツプと、 上記複数の第２のレジスタの上記新しい現在の内容をそ
   れぞれ検査し、すべての上記第２のレジスタに少くとも
   ２つの２進値１が残つているとき、前記複数の第１のレ
   ジスタの内容を回転シフトし、かつ特許請求の範囲第１
   項に記載のステツプを前記入力ビツトストリームの次の
   Ｎ個の連続するビツト群を入力するステツプから開始し
   て繰り返すステツプとを具えることを特徴とする請求項
   １に記載のフレーム識別パターン認識方法。
3. 【請求項３】前記Ｍビツトフレーム識別パターンがその
   パターン内の１つの固定位置に入力ビツトストリーム内
   のパターンシーケンスごとに変化し得る値を有すること
   により当該パターン内の他の（Ｍ−１）個のビツトから
   区別される１つの自己管理用ビットを含むとき、当該パ
   ターンの上記固定位置に対応する前記第１、第２及び第
   ３のレジスタについて特許請求の範囲第１項に記載の前
   記ＸＯＲＮＯＴ論理演算及び論理積論理演算をスキツプ
   して上記対応する第２のレジスタの現在の内容を変化さ
   せないようにするステツプを具えることを特徴とする請
   求項１又は２に記載のフレーム識別パターン認識方法。
4. 【請求項４】前記フレーム識別パターンを認識したと
   き、 前記入力シリアルビツトストリームに対して同期化認識
   処理後のプロセスを与えるステツプであつて、 前記第３のレジスタにおいて、使用できるＮ個のビツト
   のビツト位置が上記フレーム識別パターンのビツトに与
   えられ、 上記フレーム識別パターンのＭ個のビツトのうちの１つ
   を、上記第３のレジスタにロードされるべき上記シリア
   ルビツトストリーム内の次のＮ個の連続ビツト群の次の
   ビツトとして予測するステツプを具えることを特徴とす
   る請求項１に記載のフレーム識別パターン認識方法。
5. 【請求項５】入力シリアルビツトストリームのうち、１
   つのフレーム識別ビツトから次のフレーム識別ビツトま
   での間に所定数Ｎビツトの間隔を置くように分配され、
   かつＭ個のフレーム識別ビツトを有するフレーム識別パ
   ターンを認識する遠隔通信装置であつて、 それぞれ複数ビツトを有する複数の第１のレジスタと、 それぞれ複数ビツトを有する複数の第２のレジスタと、複数 ビツトの第３のレジスタと を含む遠隔通信装置において、 さらに、 上記シリアルビツトストリーム内のＮ個の連続するビツ
   トを受信したとき、受信したビツトを上記第３のレジス
   タにロードする手段と、 上記複数の第１のレジスタの内容と上記第３のレジスタ
   の内容とについてＸＯＲＮＯＴ論理演算を実行し、続い
   て当該ＸＯＲＮＯＴ論理演算結果と上記複数の第２のレ
   ジスタの現在の内容とについて論理積論理演算を実行
   し、当該論理積演算結果を上記複数の第２のレジスタの
   新しい現在の内容として記憶する起動手段と、 上記複数の第２のレジスタの上記新しい現在の内容をそ
   れぞれ検査することにより、上記複数の第２のレジスタ
   の１つに１つの２進数１が残つているか否かを検出する
   手段と を具え、 上記フレーム識別パターンを 認識したとき、上記入力シ
   リアルビツトストリーム全体の同期化のために任意の認
   識処理をすることにより、上記第３のレジスタ内の有効
   ビツト位置間のビツト位置が上記フレーム識別パターン
   のビツト位置を表し、かつ上記フレーム識別パターンの
   ビツト間のビツトが上記第３のレジスタにロードされる
   べき上記シリアルビツトストリーム内の次の連続ビツト
   からなる群内にあると予測することを特徴とする遠隔通
   信装置。