JPH07115073A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07115073A JPH07115073A JP25955893A JP25955893A JPH07115073A JP H07115073 A JPH07115073 A JP H07115073A JP 25955893 A JP25955893 A JP 25955893A JP 25955893 A JP25955893 A JP 25955893A JP H07115073 A JPH07115073 A JP H07115073A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- semiconductor device
- aluminum
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000151 deposition Methods 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000010936 titanium Substances 0.000 claims abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 3
- 230000008021 deposition Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 11
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 シリコン基板上の層間絶縁膜に形成したコン
タクト孔にアルミニウム合金を堆積した後、高温加熱に
よりアルミニウム合金をリフローさせコンタクト孔を埋
設する場合に、リフロー前に良好なステップカバレジを
確保することにより、ボイドの発生を防止しリフローに
よるコンタクトの埋設性を向上させる。 【構成】 開口されたコンタクト孔に、チタン膜及び窒
化チタン膜を堆積し、次に被覆性の良いＣＶＤアルミニ
ウム膜、続いてスパッタアルミニウム合金膜を同一真空
中で堆積した後さらに高温加熱しアルミニウム合金でコ
ンタクト孔内を埋設する。
タクト孔にアルミニウム合金を堆積した後、高温加熱に
よりアルミニウム合金をリフローさせコンタクト孔を埋
設する場合に、リフロー前に良好なステップカバレジを
確保することにより、ボイドの発生を防止しリフローに
よるコンタクトの埋設性を向上させる。 【構成】 開口されたコンタクト孔に、チタン膜及び窒
化チタン膜を堆積し、次に被覆性の良いＣＶＤアルミニ
ウム膜、続いてスパッタアルミニウム合金膜を同一真空
中で堆積した後さらに高温加熱しアルミニウム合金でコ
ンタクト孔内を埋設する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に優れた平坦性を有するアルミニウム（Ａｌ）
配線を得るための半導体装置の製造方法に関する。
関し、特に優れた平坦性を有するアルミニウム（Ａｌ）
配線を得るための半導体装置の製造方法に関する。
【０００２】
【従来の技術】高集積化、多層化の進む半導体装置にお
いて、素子の微細化、平坦化への要求が厳しいものとな
っている。コンタクト孔を介した層間絶縁上下間での接
続も、これまでの技術では要求される特性を満足させる
事は非常に困難となってきた。そこで、コンタクト上で
の平坦化を目的としたコンタクト孔の埋設方法として、
Ａ１のリフローによる埋設技術が開発されてきた。この
方式では、Ａ１をスパッタリング法を用いて堆積した
後、これを同一真空中にて高温で加熱し、Ａ１を流動化
させてコンタクト孔を埋め込んでいる（例えば、特開平
４−６５８３１参照）。
いて、素子の微細化、平坦化への要求が厳しいものとな
っている。コンタクト孔を介した層間絶縁上下間での接
続も、これまでの技術では要求される特性を満足させる
事は非常に困難となってきた。そこで、コンタクト上で
の平坦化を目的としたコンタクト孔の埋設方法として、
Ａ１のリフローによる埋設技術が開発されてきた。この
方式では、Ａ１をスパッタリング法を用いて堆積した
後、これを同一真空中にて高温で加熱し、Ａ１を流動化
させてコンタクト孔を埋め込んでいる（例えば、特開平
４−６５８３１参照）。
【０００３】このＡ１のリフローを用いた従来の半導体
装置の製造方法では、図３に示すように、シリコン基板
１に形成された拡散層２上の層間絶縁膜３にコンタクト
孔４を形成した後［図３（ａ）］、後工程の高温加熱に
起因して起るＡ１のシリコン基板へのスパイク現象やリ
ークの発生などを防止するため、Ａ１のシリコン基板と
の反応を阻止するためのバリア膜であるチタン（Ｔi）
膜５、窒化チタン（ＴiＮ）膜６を順次堆積する（例え
ば、特公平３−１３１０２９参照）。さらにこの時、こ
れらバリア膜のバリア性向上を目的として、窒素雰囲気
中にて、６００〜１０００℃の温度範囲内で加熱処理を
行う場合もある。次に、Ａ１−１％Ｓｉ−０．５％Ｃｕ
等のＡ１合金膜８をスパッタリング法により堆積し、
［図３（ｂ）］，さらにこれを真空を破ることなく４０
０〜５００℃の温度で高温加熱し、Ａ１合金８をフロー
させて、コンタクト孔４を埋設し平坦性の良いＡ１合金
膜９を得る［図３（ｃ）］。
装置の製造方法では、図３に示すように、シリコン基板
１に形成された拡散層２上の層間絶縁膜３にコンタクト
孔４を形成した後［図３（ａ）］、後工程の高温加熱に
起因して起るＡ１のシリコン基板へのスパイク現象やリ
ークの発生などを防止するため、Ａ１のシリコン基板と
の反応を阻止するためのバリア膜であるチタン（Ｔi）
膜５、窒化チタン（ＴiＮ）膜６を順次堆積する（例え
ば、特公平３−１３１０２９参照）。さらにこの時、こ
れらバリア膜のバリア性向上を目的として、窒素雰囲気
中にて、６００〜１０００℃の温度範囲内で加熱処理を
行う場合もある。次に、Ａ１−１％Ｓｉ−０．５％Ｃｕ
等のＡ１合金膜８をスパッタリング法により堆積し、
［図３（ｂ）］，さらにこれを真空を破ることなく４０
０〜５００℃の温度で高温加熱し、Ａ１合金８をフロー
させて、コンタクト孔４を埋設し平坦性の良いＡ１合金
膜９を得る［図３（ｃ）］。
【０００４】
【発明が解決しようとする課題】従来、半導体装置の電
極配線材料としては、導電性の良さや加工性の良さから
Ａ１あるいはその合金膜が用いられている。また、その
形成方法としては、プロセスの簡便性、生産性の高さを
理由として、主にスパッタリング法が使用されている。
また、コンタクト孔の埋設法としても、化学気相成長
（ＣＶＤ）法を用いたタングステン成長による埋め込み
と比較して、プロセスの変更が少なく生産性の高い、Ａ
１をスパッタリングで堆積してから高温でリフローを行
う埋設法が注目されている。
極配線材料としては、導電性の良さや加工性の良さから
Ａ１あるいはその合金膜が用いられている。また、その
形成方法としては、プロセスの簡便性、生産性の高さを
理由として、主にスパッタリング法が使用されている。
また、コンタクト孔の埋設法としても、化学気相成長
（ＣＶＤ）法を用いたタングステン成長による埋め込み
と比較して、プロセスの変更が少なく生産性の高い、Ａ
１をスパッタリングで堆積してから高温でリフローを行
う埋設法が注目されている。
【０００５】しかしながらスパッタリング法は、特に高
いアスペクト比を持つ微細なコンタクトにおいて、開口
部の陰となりＡ１が内部に入り込んでいかないというい
わゆるシャドウイング効果により、必ずしも段差被覆性
（Ｓｔｅｐ Ｃｏｖｅｒａｇｅ）が良いとはいえない。
このため、微細なコンタクトにおいて、堆積されたＡ１
合金膜８のコンタクト側壁部分の膜厚が薄くなり、かつ
開口部でのＡ１のオーバーハングがコンタクトサイズに
比較して大きくなっている。これをこのまま高温加熱を
行って、Ａ１をリフローしてコンタクトを埋め込もうと
しても、コンタクト側壁のＡ１の薄い部分でＡ１が分離
してしまい、また開口部においてはＡ１でふさがってし
まうことで、図３（ｃ）に示すようにコンタクト内部に
ボイド１１が発生してしまう。
いアスペクト比を持つ微細なコンタクトにおいて、開口
部の陰となりＡ１が内部に入り込んでいかないというい
わゆるシャドウイング効果により、必ずしも段差被覆性
（Ｓｔｅｐ Ｃｏｖｅｒａｇｅ）が良いとはいえない。
このため、微細なコンタクトにおいて、堆積されたＡ１
合金膜８のコンタクト側壁部分の膜厚が薄くなり、かつ
開口部でのＡ１のオーバーハングがコンタクトサイズに
比較して大きくなっている。これをこのまま高温加熱を
行って、Ａ１をリフローしてコンタクトを埋め込もうと
しても、コンタクト側壁のＡ１の薄い部分でＡ１が分離
してしまい、また開口部においてはＡ１でふさがってし
まうことで、図３（ｃ）に示すようにコンタクト内部に
ボイド１１が発生してしまう。
【０００６】このボイドの発生を防止するためには、図
４あるいは図５にそれぞれ示すように、コンタクト孔４
形成の際にウェットエッチングを併用して、あるいはコ
ンタクト孔４の側壁形状にテーパーを持たせることによ
り、コンタクト孔４の閉口部を広げて、スパッタリング
の際のシャドウイング効果を抑止し、コンタクト孔４内
部のＡ１８の被覆性を改善した上で、リフローを行う必
要がある。しかしながらこの場合、コンタクト孔４の占
める占有面積が大きくなってしまい、コンタクトと配線
の設計マージンを大きく取る必要が発生し、素子の微細
化を大きく阻害する要因となってしまう。
４あるいは図５にそれぞれ示すように、コンタクト孔４
形成の際にウェットエッチングを併用して、あるいはコ
ンタクト孔４の側壁形状にテーパーを持たせることによ
り、コンタクト孔４の閉口部を広げて、スパッタリング
の際のシャドウイング効果を抑止し、コンタクト孔４内
部のＡ１８の被覆性を改善した上で、リフローを行う必
要がある。しかしながらこの場合、コンタクト孔４の占
める占有面積が大きくなってしまい、コンタクトと配線
の設計マージンを大きく取る必要が発生し、素子の微細
化を大きく阻害する要因となってしまう。
【０００７】本発明の目的は、スパッタＡｌ合金膜８、
あるいは第２のＣＶＤ−Ａｌ膜１０の堆積を行うに先立
って被覆性の優れた第１のＣＶＤ−Ａｌ膜７を堆積する
ことにより、リフロー時コンタクト孔４内部でのボイド
の発生を防止し、リフローによるコンタクトの埋設性を
向上させる。これにより、微細なコンタクト孔において
ボイドの発生を防止するために孔の開口部を広げた従来
の形状を不必要にし、その結果、素子の微細化、平坦化
が計られ、かつコンタクト孔を埋設する場合の速度が従
来より速い半導体装置の製造方法を提供することにあ
る。
あるいは第２のＣＶＤ−Ａｌ膜１０の堆積を行うに先立
って被覆性の優れた第１のＣＶＤ−Ａｌ膜７を堆積する
ことにより、リフロー時コンタクト孔４内部でのボイド
の発生を防止し、リフローによるコンタクトの埋設性を
向上させる。これにより、微細なコンタクト孔において
ボイドの発生を防止するために孔の開口部を広げた従来
の形状を不必要にし、その結果、素子の微細化、平坦化
が計られ、かつコンタクト孔を埋設する場合の速度が従
来より速い半導体装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、コンタクト孔を有する層間絶縁膜上に、Ｔｉ膜と，
ＴｉＮ膜を順次堆積する工程と、第１のＡ１膜をＣＶＤ
法により堆積する工程と、さらに引き続き第２のＡ１膜
を堆積速度の速い堆積方法により堆積する工程と、高温
加熱により前記第１および第２のＡ１膜を流動化させ、
前記コンタクト孔内部をＡ１にて埋設する工程とを有
し、前記第１のＡｌ膜を被覆性の良いＣＶＤ法により形
成する方法がよい。
に、コンタクト孔を有する層間絶縁膜上に、Ｔｉ膜と，
ＴｉＮ膜を順次堆積する工程と、第１のＡ１膜をＣＶＤ
法により堆積する工程と、さらに引き続き第２のＡ１膜
を堆積速度の速い堆積方法により堆積する工程と、高温
加熱により前記第１および第２のＡ１膜を流動化させ、
前記コンタクト孔内部をＡ１にて埋設する工程とを有
し、前記第１のＡｌ膜を被覆性の良いＣＶＤ法により形
成する方法がよい。
【０００９】また、前記第１のＡｌ膜の堆積は、Ａｌを
コンタクト孔内に被覆性良く成長できる条件で行い、か
つ前記第１のＡｌ膜の厚さは０．０５〜０．２μｍより
なることが有効である。
コンタクト孔内に被覆性良く成長できる条件で行い、か
つ前記第１のＡｌ膜の厚さは０．０５〜０．２μｍより
なることが有効である。
【００１０】また、前記第２のＡｌ膜は、コンタクト孔
内の被覆性は良くなくても堆積速度の速い堆積方法によ
り行われることがよい。この方法として、スパッタリン
グ法あるいはＣＶＤ法があげられる。
内の被覆性は良くなくても堆積速度の速い堆積方法によ
り行われることがよい。この方法として、スパッタリン
グ法あるいはＣＶＤ法があげられる。
【００１１】さらに、前記第１のＡｌ膜を堆積する工
程、第２のＡｌ膜を堆積する工程、及び高温加熱により
Ａｌ膜を流動化させ、前記コンタクト孔内部をＡｌにて
埋設する工程を、すべて同一真空中にて連続して行うと
よい。
程、第２のＡｌ膜を堆積する工程、及び高温加熱により
Ａｌ膜を流動化させ、前記コンタクト孔内部をＡｌにて
埋設する工程を、すべて同一真空中にて連続して行うと
よい。
【００１２】
【作用】本発明は、堆積速度は速いが被覆性の悪いスパ
ッタ法あるいは第２のＣＶＤ法によりＡｌ膜の堆積を行
うに先立って、被覆性の優れた第１のＣＶＤ法によりＡ
ｌ膜を堆積することにより、微細なコンタクトにおいて
もリフローによるＡｌの埋設を行うのに充分な膜厚のＡ
ｌをコンタクト孔の側壁に確保できる結果、リフローの
際におけるコンタクト孔内部でのボイドの発生を防止で
きる。例えば、ＣＶＤによるＡｌの堆積を併用しない、
スパッタ法のみでＡｌを堆積する従来の製造方法で作成
した半導体装置では、コンタクト孔の深さが１．０μｍ
の時、コンタクト径が０．８μｍを下回るとコンタクト
孔内部でＡｌの分離が起ってしまうが、本発明を用いた
場合、コンタクト径０．５μｍでもコンタクト孔内部で
Ａｌは分離することなく埋設がなされる。
ッタ法あるいは第２のＣＶＤ法によりＡｌ膜の堆積を行
うに先立って、被覆性の優れた第１のＣＶＤ法によりＡ
ｌ膜を堆積することにより、微細なコンタクトにおいて
もリフローによるＡｌの埋設を行うのに充分な膜厚のＡ
ｌをコンタクト孔の側壁に確保できる結果、リフローの
際におけるコンタクト孔内部でのボイドの発生を防止で
きる。例えば、ＣＶＤによるＡｌの堆積を併用しない、
スパッタ法のみでＡｌを堆積する従来の製造方法で作成
した半導体装置では、コンタクト孔の深さが１．０μｍ
の時、コンタクト径が０．８μｍを下回るとコンタクト
孔内部でＡｌの分離が起ってしまうが、本発明を用いた
場合、コンタクト径０．５μｍでもコンタクト孔内部で
Ａｌは分離することなく埋設がなされる。
【００１３】
【実施例】次に本発明の第１の実施例による処理につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明の一実施例を用いる工程毎の
断面図を示す。拡散層２が形成されたシリコン基板１上
に厚さ１．０μｍの層間絶縁膜３を堆積する。次に、拡
散層２上の層間絶縁膜３にコンタクト孔４を開孔し［図
１（ａ）］、続いてＴｉ膜５を０．０３μｍ、ＴｉＮ膜
６を０．１μｍを例えばスパッタリング法を用いて順次
堆積する。この時、コンタクトのバリア性確保と、コン
タクト抵抗安定化を目的として、窒素雰囲気中で４００
〜１０００℃、２０〜１２０秒間のランプ熱処理を行っ
ても良い。次に第１のＡｌ膜としてＣＶＤ法によるＡｌ
膜７を例えばジメチルアルミニウムハイドライド（ＤＭ
ＡＨ）等のガスを用いて基板温度１５０〜１７０℃、堆
積速度０．０１μｍ／ｍｉｎの被覆性の良い条件で堆積
し、更に第２のＡｌ膜として、スパッタリング法を用い
て、例えばＡｌ−１％Ｓｉ−０．５％ＣｕなどのＡｌ合
金膜８を堆積し［図１（ｂ）］、続いて４５０℃で１８
０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜
８を流動化させて、コンタクト孔４を埋設し平坦な表面
を有するＡｌ合金膜９を得る［図１（ｃ）］。
断面図を示す。拡散層２が形成されたシリコン基板１上
に厚さ１．０μｍの層間絶縁膜３を堆積する。次に、拡
散層２上の層間絶縁膜３にコンタクト孔４を開孔し［図
１（ａ）］、続いてＴｉ膜５を０．０３μｍ、ＴｉＮ膜
６を０．１μｍを例えばスパッタリング法を用いて順次
堆積する。この時、コンタクトのバリア性確保と、コン
タクト抵抗安定化を目的として、窒素雰囲気中で４００
〜１０００℃、２０〜１２０秒間のランプ熱処理を行っ
ても良い。次に第１のＡｌ膜としてＣＶＤ法によるＡｌ
膜７を例えばジメチルアルミニウムハイドライド（ＤＭ
ＡＨ）等のガスを用いて基板温度１５０〜１７０℃、堆
積速度０．０１μｍ／ｍｉｎの被覆性の良い条件で堆積
し、更に第２のＡｌ膜として、スパッタリング法を用い
て、例えばＡｌ−１％Ｓｉ−０．５％ＣｕなどのＡｌ合
金膜８を堆積し［図１（ｂ）］、続いて４５０℃で１８
０秒間加熱しＣＶＤ−Ａｌ膜７及びスパッタＡｌ合金膜
８を流動化させて、コンタクト孔４を埋設し平坦な表面
を有するＡｌ合金膜９を得る［図１（ｃ）］。
【００１５】但し、以上の工程において、ＣＶＤ−Ａｌ
膜７表面、及びスパッタＡｌ合金膜８表面の酸化を防
ぎ、両者のＡｌのフロー性を確保するために、ＣＶＤ−
Ａｌ膜７の堆積、スパッタＡｌ膜８の堆積、及びＡｌ流
動化のための高温加熱の工程は全て同一真空中で行われ
る必要がある。
膜７表面、及びスパッタＡｌ合金膜８表面の酸化を防
ぎ、両者のＡｌのフロー性を確保するために、ＣＶＤ−
Ａｌ膜７の堆積、スパッタＡｌ膜８の堆積、及びＡｌ流
動化のための高温加熱の工程は全て同一真空中で行われ
る必要がある。
【００１６】なお、ＣＶＤ−Ａｌ膜７の膜厚は、Ａｌの
膜厚不足に起因するコンタクト孔４側壁でのＡｌの分離
を防止するためには０．０５μｍ以上は必要であり、堆
積速度の遅いＣＶＤ−Ａｌ膜７堆積による単位時間当た
りの処理枚数低下を防止するためには０．２μｍ以下で
あることが適切である。また、スパッタＡｌ合金膜８の
膜厚は、電極配線として必要なＡｌ合金膜９の膜厚か
ら、ＣＶＤ−Ａｌ膜７の膜厚を差し引いた膜厚であれば
良い。
膜厚不足に起因するコンタクト孔４側壁でのＡｌの分離
を防止するためには０．０５μｍ以上は必要であり、堆
積速度の遅いＣＶＤ−Ａｌ膜７堆積による単位時間当た
りの処理枚数低下を防止するためには０．２μｍ以下で
あることが適切である。また、スパッタＡｌ合金膜８の
膜厚は、電極配線として必要なＡｌ合金膜９の膜厚か
ら、ＣＶＤ−Ａｌ膜７の膜厚を差し引いた膜厚であれば
良い。
【００１７】次に本発明の第２の実施例による処理につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１８】図２は本発明の第２の実施例を用いる工程
毎の断面図である。拡散層２が形成されたシリコン基板
１上に厚さ１．０μｍの層間絶縁膜３を堆積する。次
に、拡散層２上の層間絶縁膜３にコンタクト孔４を開孔
し［図２（ａ）］、続いてＴｉ膜５を０．０３μｍ、Ｔ
ｉＮ膜６を０．１μｍを例えばスパッタリング法を用い
て順次堆積する。、この時、コンタクトのバリア性確保
と、コンタクト抵抗安定化を目的として、窒素雰囲気中
で４００〜１０００℃、２０〜１２０秒間のランプ熱処
理を行っても良い。次に第１のＡｌ膜としてＣＶＤ法に
よるＡｌ膜７を例えばＤＭＡＨ等のガスを用いて基板温
度１５０〜１７０℃、堆積速度０．０１μｍ／ｍｉｎの
被覆性の良い条件で堆積し、更に第２のＡｌ膜としてＣ
ＶＤ法によるＡｌ膜１０を例えばＤＭＡＨ等のガスを用
いて基板温度３００〜３３０℃、堆積速度０．１μｍ／
ｍｉｎ以上の堆積速度の速い条件で堆積し［図２
（ｂ）］、続いて４５０℃で１８０秒間加熱し第１のＣ
ＶＤ−Ａｌ膜７及び第２のＣＶＤーＡｌ膜１０を流動化
させて、コンタクト孔４を埋設し平坦な表面を有するＡ
ｌ合金膜９を得る［図２（ｃ）］。
毎の断面図である。拡散層２が形成されたシリコン基板
１上に厚さ１．０μｍの層間絶縁膜３を堆積する。次
に、拡散層２上の層間絶縁膜３にコンタクト孔４を開孔
し［図２（ａ）］、続いてＴｉ膜５を０．０３μｍ、Ｔ
ｉＮ膜６を０．１μｍを例えばスパッタリング法を用い
て順次堆積する。、この時、コンタクトのバリア性確保
と、コンタクト抵抗安定化を目的として、窒素雰囲気中
で４００〜１０００℃、２０〜１２０秒間のランプ熱処
理を行っても良い。次に第１のＡｌ膜としてＣＶＤ法に
よるＡｌ膜７を例えばＤＭＡＨ等のガスを用いて基板温
度１５０〜１７０℃、堆積速度０．０１μｍ／ｍｉｎの
被覆性の良い条件で堆積し、更に第２のＡｌ膜としてＣ
ＶＤ法によるＡｌ膜１０を例えばＤＭＡＨ等のガスを用
いて基板温度３００〜３３０℃、堆積速度０．１μｍ／
ｍｉｎ以上の堆積速度の速い条件で堆積し［図２
（ｂ）］、続いて４５０℃で１８０秒間加熱し第１のＣ
ＶＤ−Ａｌ膜７及び第２のＣＶＤーＡｌ膜１０を流動化
させて、コンタクト孔４を埋設し平坦な表面を有するＡ
ｌ合金膜９を得る［図２（ｃ）］。
【００１９】但し、以上の工程において、第１のＣＶＤ
−Ａｌ膜７表面、及び第２のＣＶＤ−Ａｌ膜１０表面の
酸化を防ぎ、両者のＡｌのフロー性を確保するために、
第１のＣＶＤ−Ａｌ膜７の堆積、第２のＣＶＤ−Ａｌ膜
１０の堆積、及びＡｌ流動化のための高温加熱の工程は
全て同一真空中で行われる必要がある。
−Ａｌ膜７表面、及び第２のＣＶＤ−Ａｌ膜１０表面の
酸化を防ぎ、両者のＡｌのフロー性を確保するために、
第１のＣＶＤ−Ａｌ膜７の堆積、第２のＣＶＤ−Ａｌ膜
１０の堆積、及びＡｌ流動化のための高温加熱の工程は
全て同一真空中で行われる必要がある。
【００２０】なお、第１のＣＶＤ−Ａｌ膜７の膜厚は、
Ａｌの膜厚不足に起因するコンタクト孔４側壁でのＡｌ
の分離を防止するためには０．０５μｍ以上は必要であ
り、堆積速度の遅い第１のＣＶＤ−Ａｌ膜７堆積による
単位時間当りの処理枚数低下を防止するためには０．２
μｍ以下であることが適切である。また、第２のＣＶＤ
−Ａｌ膜１０の膜厚は、電極配線として必要なＡｌ合金
膜９の膜厚から、第１のＣＶＤ−Ａｌ膜７の膜厚を差し
引いた膜厚であれば良い。
Ａｌの膜厚不足に起因するコンタクト孔４側壁でのＡｌ
の分離を防止するためには０．０５μｍ以上は必要であ
り、堆積速度の遅い第１のＣＶＤ−Ａｌ膜７堆積による
単位時間当りの処理枚数低下を防止するためには０．２
μｍ以下であることが適切である。また、第２のＣＶＤ
−Ａｌ膜１０の膜厚は、電極配線として必要なＡｌ合金
膜９の膜厚から、第１のＣＶＤ−Ａｌ膜７の膜厚を差し
引いた膜厚であれば良い。
【００２１】
【発明の効果】以上説明したように本発明は、堆積速度
は速いが被覆性の悪いスパッタＡｌ合金膜８あるいは第
２のＣＶＤ−Ａｌ膜１０の堆積を行うに先立って、被覆
性の優れた第１のＣＶＤ−Ａｌ膜７を堆積しているた
め、微細なコンタクトにおいてもリフローによるＡｌの
埋設を行うのに充分な膜厚のＡｌをコンタクト孔４の側
壁に確保できる。このため、リフローの際におけるコン
タクト孔４側壁でのＡｌの分離を防ぐことができ、すな
わちコンタクト孔４内部でのボイドの発生を防止できる
という効果を有する。
は速いが被覆性の悪いスパッタＡｌ合金膜８あるいは第
２のＣＶＤ−Ａｌ膜１０の堆積を行うに先立って、被覆
性の優れた第１のＣＶＤ−Ａｌ膜７を堆積しているた
め、微細なコンタクトにおいてもリフローによるＡｌの
埋設を行うのに充分な膜厚のＡｌをコンタクト孔４の側
壁に確保できる。このため、リフローの際におけるコン
タクト孔４側壁でのＡｌの分離を防ぐことができ、すな
わちコンタクト孔４内部でのボイドの発生を防止できる
という効果を有する。
【００２２】従って微細なコンタクトにおいても、図４
や図５に示したような、コンタクト孔４側壁でのＡｌ膜
厚を確保するためのコンタクト孔の開口部を広げた形状
は必要なくなり、コンタクト孔の占有面積を、コンタク
ト孔底部と同じ大きさまで縮小できるため、コンタクト
配置の設計マージンが向上する。
や図５に示したような、コンタクト孔４側壁でのＡｌ膜
厚を確保するためのコンタクト孔の開口部を広げた形状
は必要なくなり、コンタクト孔の占有面積を、コンタク
ト孔底部と同じ大きさまで縮小できるため、コンタクト
配置の設計マージンが向上する。
【００２３】また、ＣＶＤによるＡｌ堆積のみでも、コ
ンタクト孔をＡｌで埋設することは可能ではあるが、コ
ンタクト孔内にボイドを発生させないために被覆性良く
堆積する場合、ＣＶＤ−Ａｌの堆積速度は最大でも０．
０１μｍ／ｍｉｎ程度と非常に低いため、必要とされる
量のＡｌを堆積するには長時間がかかり、現状では実用
にはいまだ不向きである。しかしながら、本発明におい
ては、被覆性はよいが堆積速度の遅いＣＶＤ−Ａｌに、
堆積速度の早いＣＶＤ−ＡｌあるいはスパッタＡｌを併
用しているため、被覆性の良いＣＶＤ−Ａｌのみでコン
タクト孔を埋め込む場合に比べ、格段の単位時間当たり
の生産量の向上がみられる。例えば、０．４μｍ径のコ
ンタクト孔を埋め込むためには、少なくとも０．２μｍ
以上のＣＶＤ−Ａｌの堆積が必要であるが、この膜厚の
Ａｌを被覆性良く堆積するには、堆積時間だけでも２０
分以上の時間が必要である。これに対し、本発明の方法
を用いると、ＣＶＤ−Ａｌの膜厚は、０．０８μｍで充
分であり、この場合スパッタＡｌの堆積を考えても、実
際の堆積時間は１０分以下にまで短縮できる。
ンタクト孔をＡｌで埋設することは可能ではあるが、コ
ンタクト孔内にボイドを発生させないために被覆性良く
堆積する場合、ＣＶＤ−Ａｌの堆積速度は最大でも０．
０１μｍ／ｍｉｎ程度と非常に低いため、必要とされる
量のＡｌを堆積するには長時間がかかり、現状では実用
にはいまだ不向きである。しかしながら、本発明におい
ては、被覆性はよいが堆積速度の遅いＣＶＤ−Ａｌに、
堆積速度の早いＣＶＤ−ＡｌあるいはスパッタＡｌを併
用しているため、被覆性の良いＣＶＤ−Ａｌのみでコン
タクト孔を埋め込む場合に比べ、格段の単位時間当たり
の生産量の向上がみられる。例えば、０．４μｍ径のコ
ンタクト孔を埋め込むためには、少なくとも０．２μｍ
以上のＣＶＤ−Ａｌの堆積が必要であるが、この膜厚の
Ａｌを被覆性良く堆積するには、堆積時間だけでも２０
分以上の時間が必要である。これに対し、本発明の方法
を用いると、ＣＶＤ−Ａｌの膜厚は、０．０８μｍで充
分であり、この場合スパッタＡｌの堆積を考えても、実
際の堆積時間は１０分以下にまで短縮できる。
【図１】本発明の一実施例の工程毎の断面図である。
【図２】本発明の第２の実施例の工程毎の断面図であ
る。
る。
【図３】従来の半導体装置の製造方法の工程毎の断面図
である。
である。
【図４】従来の半導体装置の製造方法の工程毎の断面図
である。
である。
【図５】従来の半導体装置の製造方法の工程毎の断面図
である。
である。
１ シリコン基板 ２ 拡散層 ３ 層間絶縁膜 ４ コンタクト孔 ５ Ｔｉ膜 ６ ＴｉＮ膜 ７ 第１のＣＶＤ−Ａｌ膜 ８ スパッタＡｌ合金膜 ９ 平坦化の完了したＡｌ合金膜 １０ 第２のＣＶＤ−Ａｌ膜 １１ ボイド
Claims (7)
- 【請求項１】 シリコン基板上に堆積された層間絶縁膜
にコンタクト孔を形成し、このコンタクト孔を介して、
前記層間絶縁膜の上下で電気的接続をとる半導体装置の
製造方法において、前記コンタクト孔を有する前記層間
絶縁膜上に、チタン膜と窒化チタン膜を順次堆積する工
程と、第１のアルミニウム膜を堆積する工程と、さらに
引き続き第２のアルミニウムを堆積する工程と、高温加
熱により両者のアルミニウム膜を流動化させ前記コンタ
クト孔内部をアルミニウムにて埋設する工程とを有し、
前記第１のアルミニウム膜を化学気相成長法により形成
する事を特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１のアルミニウム膜の堆積は、ア
ルミニウムをコンタクト孔内に被覆性良く成長できる条
件にて行う請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１のアルミニウム膜の厚さは０．
０５〜０．２μｍよりなる請求項２に記載の半導体装置
の製造方法。 - 【請求項４】 前記第２のアルミニウム膜は、コンタク
ト孔内の被覆性が良くなくても、堆積速度の速い堆積方
法にて形成する請求項２または３に記載の半導体装置の
製造方法。 - 【請求項５】 前記第２のアルミニウム膜の堆積はスパ
ッタリング法により行われる請求項４に記載の半導体装
置の製造方法。 - 【請求項６】 前記第２のアルミニウム膜の堆積は化学
気相成長法により行われる請求項４に記載の半導体装置
の製造方法。 - 【請求項７】 前記第１のアルミニウム膜を堆積する工
程と、前記第２のアルミニウム膜を堆積する工程と、高
温加熱によりアルミニウム膜を流動化させ、前記コンタ
クト孔内部をアルミニウムにて埋設する工程を、すべて
同一真空中にて連続で行う請求項１または２に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25955893A JP2616402B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25955893A JP2616402B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115073A true JPH07115073A (ja) | 1995-05-02 |
| JP2616402B2 JP2616402B2 (ja) | 1997-06-04 |
Family
ID=17335795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25955893A Expired - Fee Related JP2616402B2 (ja) | 1993-10-18 | 1993-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616402B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174563B1 (en) | 1997-07-07 | 2001-01-16 | Nec Corporation | Method for forming thin metal films |
| KR100287180B1 (ko) * | 1998-09-17 | 2001-04-16 | 윤종용 | 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법 |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
| US6391774B1 (en) | 1999-04-21 | 2002-05-21 | Nec Corporation | Fabrication process of semiconductor device |
| JP2003511858A (ja) * | 1999-10-02 | 2003-03-25 | コーエン，ユーリ | 配線用の種層、並びに、それらの製造方法および製造装置 |
| JP2009010434A (ja) * | 1995-11-21 | 2009-01-15 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
| US7807571B2 (en) | 2006-09-05 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor device and methods of forming the same |
| US8123861B2 (en) | 1999-10-02 | 2012-02-28 | Seed Layers Technology, LLC | Apparatus for making interconnect seed layers and products |
-
1993
- 1993-10-18 JP JP25955893A patent/JP2616402B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010434A (ja) * | 1995-11-21 | 2009-01-15 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
| US6174563B1 (en) | 1997-07-07 | 2001-01-16 | Nec Corporation | Method for forming thin metal films |
| JP2001524754A (ja) * | 1997-11-26 | 2001-12-04 | アプライド マテリアルズ インコーポレイテッド | Ｃｖｄアルミニウム及びｐｖｄアルミニウム集積を用いた新しいホール充填技術 |
| KR100287180B1 (ko) * | 1998-09-17 | 2001-04-16 | 윤종용 | 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법 |
| US6391774B1 (en) | 1999-04-21 | 2002-05-21 | Nec Corporation | Fabrication process of semiconductor device |
| JP2003511858A (ja) * | 1999-10-02 | 2003-03-25 | コーエン，ユーリ | 配線用の種層、並びに、それらの製造方法および製造装置 |
| US8123861B2 (en) | 1999-10-02 | 2012-02-28 | Seed Layers Technology, LLC | Apparatus for making interconnect seed layers and products |
| US8586471B2 (en) | 1999-10-02 | 2013-11-19 | Uri Cohen | Seed layers for metallic interconnects and products |
| US9673090B2 (en) | 1999-10-02 | 2017-06-06 | Uri Cohen | Seed layers for metallic interconnects |
| US10096547B2 (en) | 1999-10-02 | 2018-10-09 | Uri Cohen | Metallic interconnects products |
| US7807571B2 (en) | 2006-09-05 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor device and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616402B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482735B1 (en) | Method for improved metal fill by treatment of mobility layers | |
| US6207222B1 (en) | Dual damascene metallization | |
| US5250467A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| US6602782B2 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| JP2011091242A (ja) | 半導体装置の製造方法 | |
| US5804501A (en) | Method for forming a wiring metal layer in a semiconductor device | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JP2000012684A (ja) | 金属層の形成方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| GB2314679A (en) | Method of forming a plug in a semiconductor device | |
| JPH06283606A (ja) | 半導体装置およびその製造方法 | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JPH06283605A (ja) | 微細孔の埋め込み方法、半導体装置およびその製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH06224195A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| US20030219996A1 (en) | Method of forming a sealing layer on a copper pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |