JPH07120280B2 - アドレス生成モードの切替方法 - Google Patents
アドレス生成モードの切替方法Info
- Publication number
- JPH07120280B2 JPH07120280B2 JP4034842A JP3484292A JPH07120280B2 JP H07120280 B2 JPH07120280 B2 JP H07120280B2 JP 4034842 A JP4034842 A JP 4034842A JP 3484292 A JP3484292 A JP 3484292A JP H07120280 B2 JPH07120280 B2 JP H07120280B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address generation
- address
- switching
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ処理システムに
係り、更に詳しくは、複数のアドレス生成モードを有す
るＣＰＵを備えたデータ処理システムにおける前記アド
レス生成モードの切替方法に関する。
係り、更に詳しくは、複数のアドレス生成モードを有す
るＣＰＵを備えたデータ処理システムにおける前記アド
レス生成モードの切替方法に関する。
【０００２】
【従来の技術】パーソナル・コンピュータ等のデータ処
理システムのＣＰＵには、複数のアドレス生成モード
（アドレス指定モード）を備えたものがある。例えば、
インテル社の３８６（インテル社の商標）と称されるＣ
ＰＵはリアル・モードと呼ばれるアドレス生成モードと
プロテクト・モードと呼ばれるアドレス生成モードとを
有し、更に、プロテクト・モードにはページング機能を
利用するモード（ページング・プロテクト・モード）と
利用しないモードとがある。リアル・モードでは、ＣＳ
（コード・セレクタ）レジスタの値が左に４ビットだけ
シフトされた値がＩＰ（インストラクション・ポイン
タ）レジスタの値に加算されて物理アドレスが生成され
る。プロテクト・モードでは、ＣＳの値はセグメント記
述子テーブル中のセグメント記述子を指定するポインタ
として使用される。セグメント記述子テーブルはシステ
ム・メモリ内に形成される。ＣＳにより指定されたセグ
メント記述子中に含まれるベース・アドレスがＩＰの値
に加算されて物理アドレスが生成される。ページング機
能はプロテクト・モードでのみ動作する。ページ変換で
は、ページ変換する前のアドレス（リニア・アドレス）
を、ページテーブル、及びそのページテーブル中のオフ
セットを指定して物理アドレスに変換する。
理システムのＣＰＵには、複数のアドレス生成モード
（アドレス指定モード）を備えたものがある。例えば、
インテル社の３８６（インテル社の商標）と称されるＣ
ＰＵはリアル・モードと呼ばれるアドレス生成モードと
プロテクト・モードと呼ばれるアドレス生成モードとを
有し、更に、プロテクト・モードにはページング機能を
利用するモード（ページング・プロテクト・モード）と
利用しないモードとがある。リアル・モードでは、ＣＳ
（コード・セレクタ）レジスタの値が左に４ビットだけ
シフトされた値がＩＰ（インストラクション・ポイン
タ）レジスタの値に加算されて物理アドレスが生成され
る。プロテクト・モードでは、ＣＳの値はセグメント記
述子テーブル中のセグメント記述子を指定するポインタ
として使用される。セグメント記述子テーブルはシステ
ム・メモリ内に形成される。ＣＳにより指定されたセグ
メント記述子中に含まれるベース・アドレスがＩＰの値
に加算されて物理アドレスが生成される。ページング機
能はプロテクト・モードでのみ動作する。ページ変換で
は、ページ変換する前のアドレス（リニア・アドレス）
を、ページテーブル、及びそのページテーブル中のオフ
セットを指定して物理アドレスに変換する。
【０００３】図３には３８６ＣＰＵの概略構成が示され
ている。図中、３８６ＣＰＵ１０は６つの機能ユニット
から構成されている。バス・インターフェース・ユニッ
ト１はＣＰＵ内部と外部とのインターフェースを担当
し、命令プリフェッチ・ユニット２及び実行ユニット３
からのフェッチ要求を受付ける。命令プリフェッチ・ユ
ニット２は命令の先読みを実行する。命令プリフェッチ
・ユニット２は、バス・インターフェース・ユニット１
がバス・サイクルに入っていないときに、バス・インタ
ーフェース・ユニット１を使って命令をフェッチする。
先読みされた命令は１６バイト長のプリフェッチ・キュ
ー２Ａに蓄えられ、実行ユニット３による処理を待つ。
実行ユニット３による命令実行に伴うデータ転送に比べ
て、プリフェッチのバス・アクセスの優先度は低いの
で、プリフェッチ機能を有していても命令の実行が遅れ
ることはない。データ転送がない場合は、プリフェッチ
・キュー２Ａが先読みした命令で満たされていなけれ
ば、命令プリフェッチ・ユニット２はバスサイクルを利
用してプリフェッチを行うが、プリフェッチ・キュー２
Ａが先読みした命令で満たされていればＣＰＵ１０はア
イドル状態になる。
ている。図中、３８６ＣＰＵ１０は６つの機能ユニット
から構成されている。バス・インターフェース・ユニッ
ト１はＣＰＵ内部と外部とのインターフェースを担当
し、命令プリフェッチ・ユニット２及び実行ユニット３
からのフェッチ要求を受付ける。命令プリフェッチ・ユ
ニット２は命令の先読みを実行する。命令プリフェッチ
・ユニット２は、バス・インターフェース・ユニット１
がバス・サイクルに入っていないときに、バス・インタ
ーフェース・ユニット１を使って命令をフェッチする。
先読みされた命令は１６バイト長のプリフェッチ・キュ
ー２Ａに蓄えられ、実行ユニット３による処理を待つ。
実行ユニット３による命令実行に伴うデータ転送に比べ
て、プリフェッチのバス・アクセスの優先度は低いの
で、プリフェッチ機能を有していても命令の実行が遅れ
ることはない。データ転送がない場合は、プリフェッチ
・キュー２Ａが先読みした命令で満たされていなけれ
ば、命令プリフェッチ・ユニット２はバスサイクルを利
用してプリフェッチを行うが、プリフェッチ・キュー２
Ａが先読みした命令で満たされていればＣＰＵ１０はア
イドル状態になる。
【０００４】命令デコード・ユニット４はプリフェッチ
・キュー２Ａから命令を取り出してマイクロコードに変
換即ちデコードする。デコードした命令は命令キュー４
Ａに蓄えられ、実行ユニット３による処理を待つ。命令
キュー４Ａには３つまでの命令が蓄えられる。実行ユニ
ット３は命令キュー４Ａの中の命令を実行する。セグメ
ンテーション・ユニット５は実行ユニット３の指示に従
って、ＣＳ（コード・セレクタ）とＩＰ（インストラク
ション・ポインタ）の内容から成る論理アドレスを３２
ビットのリニア・アドレスに変換する。ＣＳとＩＰは、
実行ユニット３内のレジスタ群３Ａの一部である。ペー
ジング・ユニット６は、ページング機能が有効なとき
は、リニア・アドレスを物理アドレスに変換するが、ペ
ージング機能が無効なときは、リニア・アドレスと物理
アドレスとは同じなので変換の必要がない。ページング
・ユニット６は物理アドレスをバス・インターフェース
・ユニット１に引き渡す。
・キュー２Ａから命令を取り出してマイクロコードに変
換即ちデコードする。デコードした命令は命令キュー４
Ａに蓄えられ、実行ユニット３による処理を待つ。命令
キュー４Ａには３つまでの命令が蓄えられる。実行ユニ
ット３は命令キュー４Ａの中の命令を実行する。セグメ
ンテーション・ユニット５は実行ユニット３の指示に従
って、ＣＳ（コード・セレクタ）とＩＰ（インストラク
ション・ポインタ）の内容から成る論理アドレスを３２
ビットのリニア・アドレスに変換する。ＣＳとＩＰは、
実行ユニット３内のレジスタ群３Ａの一部である。ペー
ジング・ユニット６は、ページング機能が有効なとき
は、リニア・アドレスを物理アドレスに変換するが、ペ
ージング機能が無効なときは、リニア・アドレスと物理
アドレスとは同じなので変換の必要がない。ページング
・ユニット６は物理アドレスをバス・インターフェース
・ユニット１に引き渡す。
【０００５】このようなＣＰＵ１０において、リアル・
モードからページング・プロテクト・モードに移行する
ためには次のような手続きを要する。即ち、図４に示さ
れるように、第１の手続きとしてＧＤＴＲ（グローバル
・ディスクリプション・テーブル・レジスタ）を設定す
る。これはＧＤＴ（グローバル・ディスクリプション・
テーブル）へのポインタをＧＤＴＲにセットすることで
ある。第２の手続きとしてＣＲ３（制御レジスタの１
つ）を設定する。これはページ変換テーブルへのポイン
タをＣＲ３に設定することである。第３の手続きとして
ＣＲ０（制御レジスタの１つ）を設定する。これは、図
５に示されるように、ＣＲ０レジスタのＰＥビットとＰ
Ｇビットの両方をイネーブルすることである。第４の手
続きとしてＣＳとＩＰを有効な値に設定する。これはＪ
ＭＰ（無条件ジャンプ）命令によりプリフェッチ・キュ
ー２Ａをフラッシュし、ＣＳとＩＰを有効な値に設定す
ることである。このような手続きを実行する一連の命令
は図６のようである。
モードからページング・プロテクト・モードに移行する
ためには次のような手続きを要する。即ち、図４に示さ
れるように、第１の手続きとしてＧＤＴＲ（グローバル
・ディスクリプション・テーブル・レジスタ）を設定す
る。これはＧＤＴ（グローバル・ディスクリプション・
テーブル）へのポインタをＧＤＴＲにセットすることで
ある。第２の手続きとしてＣＲ３（制御レジスタの１
つ）を設定する。これはページ変換テーブルへのポイン
タをＣＲ３に設定することである。第３の手続きとして
ＣＲ０（制御レジスタの１つ）を設定する。これは、図
５に示されるように、ＣＲ０レジスタのＰＥビットとＰ
Ｇビットの両方をイネーブルすることである。第４の手
続きとしてＣＳとＩＰを有効な値に設定する。これはＪ
ＭＰ（無条件ジャンプ）命令によりプリフェッチ・キュ
ー２Ａをフラッシュし、ＣＳとＩＰを有効な値に設定す
ることである。このような手続きを実行する一連の命令
は図６のようである。
【０００６】図６において、「ＬＧＤＴ メモリ・アド
レス」は、ＧＤＴへのポインタをＧＤＴＲに書き込むた
めの命令である。「ＭＯＶ ＥＡＸ，メモリ・アドレ
ス」及び、これに続く「ＭＯＶ ＣＲ３，ＥＡＸ」は、
ＣＲ３レジスタに設定すべき値をメモリからＥＡＸレジ
スタに一旦移した後にＣＲ３レジスタに転送してＣＲ３
レジスタを設定するための命令である。「ＭＯＶ ＥＡ
Ｘ，メモリ・アドレス」及び、これに続く「ＭＯＶ Ｃ
Ｒ０，ＥＡＸ」は、ＣＲ３レジスタに設定すべき値をメ
モリからＥＡＸレジスタに一旦移した後にＣＲ０レジス
タに転送してＣＲ０レジスタを設定するための命令であ
る。この命令により、ＣＲ０レジスタのＰＥビットとＰ
Ｇビットの両方をイネーブルすると、アドレス生成モー
ドがページング・プロテクト・モード以外のモードから
ページング・プロテクト・モードに移行する。尚、ＣＲ
０レジスタやＣＲ３レジスタ等はレジスタ群３Ａの一部
である。
レス」は、ＧＤＴへのポインタをＧＤＴＲに書き込むた
めの命令である。「ＭＯＶ ＥＡＸ，メモリ・アドレ
ス」及び、これに続く「ＭＯＶ ＣＲ３，ＥＡＸ」は、
ＣＲ３レジスタに設定すべき値をメモリからＥＡＸレジ
スタに一旦移した後にＣＲ３レジスタに転送してＣＲ３
レジスタを設定するための命令である。「ＭＯＶ ＥＡ
Ｘ，メモリ・アドレス」及び、これに続く「ＭＯＶ Ｃ
Ｒ０，ＥＡＸ」は、ＣＲ３レジスタに設定すべき値をメ
モリからＥＡＸレジスタに一旦移した後にＣＲ０レジス
タに転送してＣＲ０レジスタを設定するための命令であ
る。この命令により、ＣＲ０レジスタのＰＥビットとＰ
Ｇビットの両方をイネーブルすると、アドレス生成モー
ドがページング・プロテクト・モード以外のモードから
ページング・プロテクト・モードに移行する。尚、ＣＲ
０レジスタやＣＲ３レジスタ等はレジスタ群３Ａの一部
である。
【０００７】第４の手続きとしてＣＳとＩＰを有効な値
に設定する。「ＪＭＰ オフセット値，セレクタ値」
は、プリフェッチ・キュー２Ａをフラッシュし、ＣＳと
ＩＰを有効な値に設定する。このようなアドレス生成モ
ードの切替え手続きでは、ＣＲ０レジスタのＰＥビット
とＰＧビットの両方をイネーブルしただけではアドレス
生成モードの切替え手続きが完了したことにはならず、
その次の「ＪＭＰ オフセット値，セレクタ値」を正し
く実行してアドレス生成モードの切替え手続きが完了す
ることになる。
に設定する。「ＪＭＰ オフセット値，セレクタ値」
は、プリフェッチ・キュー２Ａをフラッシュし、ＣＳと
ＩＰを有効な値に設定する。このようなアドレス生成モ
ードの切替え手続きでは、ＣＲ０レジスタのＰＥビット
とＰＧビットの両方をイネーブルしただけではアドレス
生成モードの切替え手続きが完了したことにはならず、
その次の「ＪＭＰ オフセット値，セレクタ値」を正し
く実行してアドレス生成モードの切替え手続きが完了す
ることになる。
【０００８】ところで、このようなアドレス生成モード
の切替えを正常に行うには、次のような２つの条件の何
れもが満たされていることが必要であった。即ち、
（ａ）リニア・アドレスと物理アドレスとが一致してい
る。（ｂ）リニア・アドレスのページが存在している
（実メモリ上にフェッチしようとするアドレスが存在し
ている。）。ＯＳ（オペレーティング・システム）のよ
うにメモリ管理を行うプログラムにとっては、これらの
条件を満足させることが可能であっても、サスペンド／
レジューム機構を司どるデバイス・ドライバ・プログラ
ムのようにメモリ管理を行わないプログラムにとって
は、これらの条件を満足させることは出来ない。
の切替えを正常に行うには、次のような２つの条件の何
れもが満たされていることが必要であった。即ち、
（ａ）リニア・アドレスと物理アドレスとが一致してい
る。（ｂ）リニア・アドレスのページが存在している
（実メモリ上にフェッチしようとするアドレスが存在し
ている。）。ＯＳ（オペレーティング・システム）のよ
うにメモリ管理を行うプログラムにとっては、これらの
条件を満足させることが可能であっても、サスペンド／
レジューム機構を司どるデバイス・ドライバ・プログラ
ムのようにメモリ管理を行わないプログラムにとって
は、これらの条件を満足させることは出来ない。
【０００９】これら（ａ）、（ｂ）の条件が満足されて
いないと、アドレス生成モードの切替えに際してシステ
ムが正常に動作しなくなるという問題を生じさせる場合
があった。このような問題は、アドレス生成モードの切
替えを実行する命令、上の例では、「ＭＯＶ ＣＲ０，
ＥＡＸ」をＣＰＵが実行した後に、次の命令、上の例で
は、「ＪＭＰ オフセット値，セレクタ値」をＣＰＵが
プリフェッチしようとする場合に生じ得ることが分かっ
た。別言すれば、アドレス生成モードの切替えを実行す
る命令（「ＭＯＶ ＣＲ０，ＥＡＸ」）をＣＰＵが実行
する際に、次の命令（「ＪＭＰ オフセット値，セレク
タ値」）が既にＣＰＵにプリフェッチ済みの場合は、こ
のような問題は生じないことが分かった。
いないと、アドレス生成モードの切替えに際してシステ
ムが正常に動作しなくなるという問題を生じさせる場合
があった。このような問題は、アドレス生成モードの切
替えを実行する命令、上の例では、「ＭＯＶ ＣＲ０，
ＥＡＸ」をＣＰＵが実行した後に、次の命令、上の例で
は、「ＪＭＰ オフセット値，セレクタ値」をＣＰＵが
プリフェッチしようとする場合に生じ得ることが分かっ
た。別言すれば、アドレス生成モードの切替えを実行す
る命令（「ＭＯＶ ＣＲ０，ＥＡＸ」）をＣＰＵが実行
する際に、次の命令（「ＪＭＰ オフセット値，セレク
タ値」）が既にＣＰＵにプリフェッチ済みの場合は、こ
のような問題は生じないことが分かった。
【００１０】プリフェッチ・アドレスは基本的にはＣＳ
とＩＰの現在値に基づいて算出されると考えられるが、
ＣＳとＩＰの現在値が同じであっても、アドレス生成モ
ードが異なれば、論理アドレスから物理アドレスの生成
機構が異なるので、プリフェッチ・アドレス（プリフェ
ッチするアドレス即ち先読みする命令が格納されている
メモリ・アドレス）は異なることになる。そのため、
「ＭＯＶ ＣＲ０，ＥＡＸ」の実行によりモードが切替
わった後は、ＣＳとＩＰから算出されるプリフェッチ・
アドレスが、モードの切替え前の場合の同じＣＳとＩＰ
から算出されるプリフェッチ・アドレスとは異なった値
になってしまう。その結果、例えば、誤ったアドレスに
制御が移ってシステムがハングしたり、或は算出したア
ドレスに対応するページが存在しない場合は、システム
が誤動作したり停止したりすることになる。
とＩＰの現在値に基づいて算出されると考えられるが、
ＣＳとＩＰの現在値が同じであっても、アドレス生成モ
ードが異なれば、論理アドレスから物理アドレスの生成
機構が異なるので、プリフェッチ・アドレス（プリフェ
ッチするアドレス即ち先読みする命令が格納されている
メモリ・アドレス）は異なることになる。そのため、
「ＭＯＶ ＣＲ０，ＥＡＸ」の実行によりモードが切替
わった後は、ＣＳとＩＰから算出されるプリフェッチ・
アドレスが、モードの切替え前の場合の同じＣＳとＩＰ
から算出されるプリフェッチ・アドレスとは異なった値
になってしまう。その結果、例えば、誤ったアドレスに
制御が移ってシステムがハングしたり、或は算出したア
ドレスに対応するページが存在しない場合は、システム
が誤動作したり停止したりすることになる。
【００１１】また、バッテリー駆動のノートブック型の
パーソナル・コンピュータ等のデータ処理システムで
は、サスペンド／レジューム機構が備えられていること
が通常であるが、前出の３８６ＣＰＵ等では、プロテク
ト・モードでシステムを稼働中にサスペンド状態になっ
ても、３８６ＣＰＵ等への電源供給が一旦オフした後の
レジューム時にはリアル・モードになっている。そこ
で、サスペンド／レジューム機構を司どるデバイス・ド
ライバ・プログラムによって、レジュームの度にリアル
・モードからプロテクト・モードに切替えなければなら
ないので、前述のような問題の解決が特に望まれること
になる。
パーソナル・コンピュータ等のデータ処理システムで
は、サスペンド／レジューム機構が備えられていること
が通常であるが、前出の３８６ＣＰＵ等では、プロテク
ト・モードでシステムを稼働中にサスペンド状態になっ
ても、３８６ＣＰＵ等への電源供給が一旦オフした後の
レジューム時にはリアル・モードになっている。そこ
で、サスペンド／レジューム機構を司どるデバイス・ド
ライバ・プログラムによって、レジュームの度にリアル
・モードからプロテクト・モードに切替えなければなら
ないので、前述のような問題の解決が特に望まれること
になる。
【００１２】
【解決しようとする問題点】本発明の目的は、複数のア
ドレス生成モードを有するＣＰＵを備えたデータ処理シ
ステムにおいて、前記アドレス生成モードの切替えを正
常に行えるようにすることである。
ドレス生成モードを有するＣＰＵを備えたデータ処理シ
ステムにおいて、前記アドレス生成モードの切替えを正
常に行えるようにすることである。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るアドレス生成モードの切替方法は、ア
ドレス生成モードの切替えのための命令の実行の次に実
行する命令が、アドレス生成モードの切替えのための命
令を実行する際に、先読みされて前記プリフェッチ・キ
ューに保持されているようにした。こうして、モードが
切替わった直後に実行すべき命令の代わりに誤った命令
をプリフェッチして実行してしまったり、誤ったアドレ
スに制御を移してしまうことのないようにした。
め、本発明に係るアドレス生成モードの切替方法は、ア
ドレス生成モードの切替えのための命令の実行の次に実
行する命令が、アドレス生成モードの切替えのための命
令を実行する際に、先読みされて前記プリフェッチ・キ
ューに保持されているようにした。こうして、モードが
切替わった直後に実行すべき命令の代わりに誤った命令
をプリフェッチして実行してしまったり、誤ったアドレ
スに制御を移してしまうことのないようにした。
【００１４】また、本発明に係るデータ処理システム
は、複数のアドレス生成モードを有するアドレス生成機
構及び先読みした命令を蓄えるプリフェッチ・キューを
備えたＣＰＵと、前記ＣＰＵにより実行される命令を保
持するメモリと、有しており、アドレス生成モードの切
替えのための命令よりも先にプリフェッチされる前記メ
モリ内の記憶場所に、アドレス生成モードの切替えのた
めの命令の次に実行する命令が先読みされて前記プリフ
ェッチ・キュー内に保持されることを許容するような一
連の命令を格納するようにした。
は、複数のアドレス生成モードを有するアドレス生成機
構及び先読みした命令を蓄えるプリフェッチ・キューを
備えたＣＰＵと、前記ＣＰＵにより実行される命令を保
持するメモリと、有しており、アドレス生成モードの切
替えのための命令よりも先にプリフェッチされる前記メ
モリ内の記憶場所に、アドレス生成モードの切替えのた
めの命令の次に実行する命令が先読みされて前記プリフ
ェッチ・キュー内に保持されることを許容するような一
連の命令を格納するようにした。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係るアドレス生成モードの切替
方法の一実施例が示されている。図１の手続きと図４の
手続きとを比較すると、図１中の手続き１１、１２、１
５、及び１６は図４中の手続き１、２、３、及び４の夫
々と同じである。即ち、本実施例は、図４中の手続き４
の直前に手続き１３と手続き１４とが新たに加わったも
のである。手続き１３はプリフェッチ・キュー２Ａをフ
ラッシュさせるための手続きである。プリフェッチ・キ
ュー２Ａをフラッシュさせるためには、ジャンプ命令や
コール命令のように、それまではメモリ２０の連続する
データ格納場所を順次アクセスしていたのを、それまで
とは不連続のデータ格納場所にアクセスするようにする
命令である。手続き１４はプリフェッチの進行を確保す
るための手続きである。プリフェッチ即ち命令の先読
は、命令プリフェッチ・ユニット２により、バス・イン
タフェース・ユニット１がバス・サイクルに入っていな
いときに行われる。そこで、手続き１４では、バス・ア
クセスを伴わない命令を実行し、その間にプリフェッチ
・キュー２Ａが命令で満たされるような時間的余裕を命
令プリフェッチ・ユニット２に与えるのである。
する。図１には本発明に係るアドレス生成モードの切替
方法の一実施例が示されている。図１の手続きと図４の
手続きとを比較すると、図１中の手続き１１、１２、１
５、及び１６は図４中の手続き１、２、３、及び４の夫
々と同じである。即ち、本実施例は、図４中の手続き４
の直前に手続き１３と手続き１４とが新たに加わったも
のである。手続き１３はプリフェッチ・キュー２Ａをフ
ラッシュさせるための手続きである。プリフェッチ・キ
ュー２Ａをフラッシュさせるためには、ジャンプ命令や
コール命令のように、それまではメモリ２０の連続する
データ格納場所を順次アクセスしていたのを、それまで
とは不連続のデータ格納場所にアクセスするようにする
命令である。手続き１４はプリフェッチの進行を確保す
るための手続きである。プリフェッチ即ち命令の先読
は、命令プリフェッチ・ユニット２により、バス・イン
タフェース・ユニット１がバス・サイクルに入っていな
いときに行われる。そこで、手続き１４では、バス・ア
クセスを伴わない命令を実行し、その間にプリフェッチ
・キュー２Ａが命令で満たされるような時間的余裕を命
令プリフェッチ・ユニット２に与えるのである。
【００１６】図２には本発明に係るデータ処理システム
の一実施例の概略構成が示されているが、前述の従来例
と同様の部分は同一の符号を用いて説明を省略または簡
略にする。図２において、データ処理システムはマイク
ロプロセッサ（ＣＰＵ）１０とメモリ２０はバス３０を
介して接続されている。ＣＰＵ１０のアドレス生成機構
１２はセグメンテーション・ユニット５とページング・
ユニット６とから構成されている。
の一実施例の概略構成が示されているが、前述の従来例
と同様の部分は同一の符号を用いて説明を省略または簡
略にする。図２において、データ処理システムはマイク
ロプロセッサ（ＣＰＵ）１０とメモリ２０はバス３０を
介して接続されている。ＣＰＵ１０のアドレス生成機構
１２はセグメンテーション・ユニット５とページング・
ユニット６とから構成されている。
【００１７】メモリ２０内の一連の命令と図６の一連の
命令とを比較すると、メモリ２０内の一連の命令は、図
６の一連の命令中の「ＭＯＶ ＣＲ０，ＥＡＸ」の直前
に、以下のような命令を加えたものである。 ＪＭＰ ＄＋２ ＭＯＶ ＥＤＸ，ＤＲ０ ＭＯＶ ＤＲ０，ＥＤＸ
命令とを比較すると、メモリ２０内の一連の命令は、図
６の一連の命令中の「ＭＯＶ ＣＲ０，ＥＡＸ」の直前
に、以下のような命令を加えたものである。 ＪＭＰ ＄＋２ ＭＯＶ ＥＤＸ，ＤＲ０ ＭＯＶ ＤＲ０，ＥＤＸ
【００１８】「ＪＭＰ ＄＋２」は、図１の手続き１３
を実行するための命令の一例である。この命令はＩＰレ
ジスタの値を２バイト増加させる命令である。「ＪＭＰ
＄＋２」自体が２バイトの大きさなので、「ＪＭＰ
＄＋２」を実行してもＣＰＵ１０のメモリ・アクセスが
次の命令の「ＭＯＶ ＥＤＸ，ＤＲ０」の格納場所に移
るだけである。「ＪＭＰ ＄＋２」を実行することによ
り、プリフェッチ・キュー２Ａがフラッシュされること
がここでの目的である。
を実行するための命令の一例である。この命令はＩＰレ
ジスタの値を２バイト増加させる命令である。「ＪＭＰ
＄＋２」自体が２バイトの大きさなので、「ＪＭＰ
＄＋２」を実行してもＣＰＵ１０のメモリ・アクセスが
次の命令の「ＭＯＶ ＥＤＸ，ＤＲ０」の格納場所に移
るだけである。「ＪＭＰ ＄＋２」を実行することによ
り、プリフェッチ・キュー２Ａがフラッシュされること
がここでの目的である。
【００１９】次の「ＭＯＶ ＥＤＸ，ＤＲ０」とその次
の「ＭＯＶ ＤＲ０，ＥＤＸ」は、図１の手続き１４を
実行するための命令の一例である。「ＭＯＶ ＥＤＸ，
ＤＲ０」はＥＤＸレジスタにＤＲ０レジスタの内容を転
送させるレジスタ間転送命令であり、その次の「ＭＯＶ
ＤＲ０，ＥＤＸ」はＤＲ０レジスタにＥＤＸレジスタ
の内容を転送させるレジスタ間転送命令である。従っ
て、「ＭＯＶ ＥＤＸ，ＤＲ０」とその次の「ＭＯＶ
ＤＲ０，ＥＤＸ」の実行により、ＤＲ０レジスタの内容
がＥＤＸレジスタに一旦転送された後にＤＲ０レジスタ
に戻されることになる。このような命令の実行はバス３
０へのアクセスを伴わない。しかも、このような命令は
実行に比較的時間を要する。そのため、このような命令
を実行している最中に命令プリフェッチ・ユニット２は
命令の先読みを行ってプリフェッチ・キュー２Ａに命令
を蓄えることができる。
の「ＭＯＶ ＤＲ０，ＥＤＸ」は、図１の手続き１４を
実行するための命令の一例である。「ＭＯＶ ＥＤＸ，
ＤＲ０」はＥＤＸレジスタにＤＲ０レジスタの内容を転
送させるレジスタ間転送命令であり、その次の「ＭＯＶ
ＤＲ０，ＥＤＸ」はＤＲ０レジスタにＥＤＸレジスタ
の内容を転送させるレジスタ間転送命令である。従っ
て、「ＭＯＶ ＥＤＸ，ＤＲ０」とその次の「ＭＯＶ
ＤＲ０，ＥＤＸ」の実行により、ＤＲ０レジスタの内容
がＥＤＸレジスタに一旦転送された後にＤＲ０レジスタ
に戻されることになる。このような命令の実行はバス３
０へのアクセスを伴わない。しかも、このような命令は
実行に比較的時間を要する。そのため、このような命令
を実行している最中に命令プリフェッチ・ユニット２は
命令の先読みを行ってプリフェッチ・キュー２Ａに命令
を蓄えることができる。
【００２０】「ＭＯＶ ＥＤＸ，ＤＲ０」と「ＭＯＶ
ＤＲ０，ＥＤＸ」の命令の実行の直前には「ＪＭＰ ＄
＋２」を実行してプリフェッチ・キュー２Ａをフラッシ
ュさせている。従って、プリフェッチ・キュー２Ａのサ
イズ（深さ）を考慮すると、「ＭＯＶ ＤＲ０，ＥＤ
Ｘ」の次の格納場所に記憶されている「ＪＭＰ オフセ
ット値，セレクタ値」は、「ＭＯＶ ＥＤＸ，ＤＲ０」
と「ＭＯＶ ＤＲ０，ＥＤＸ」の命令の実行の最中に、
確実に先読みされてプリフェッチ・キュー２Ａ内に蓄積
されることになる。
ＤＲ０，ＥＤＸ」の命令の実行の直前には「ＪＭＰ ＄
＋２」を実行してプリフェッチ・キュー２Ａをフラッシ
ュさせている。従って、プリフェッチ・キュー２Ａのサ
イズ（深さ）を考慮すると、「ＭＯＶ ＤＲ０，ＥＤ
Ｘ」の次の格納場所に記憶されている「ＪＭＰ オフセ
ット値，セレクタ値」は、「ＭＯＶ ＥＤＸ，ＤＲ０」
と「ＭＯＶ ＤＲ０，ＥＤＸ」の命令の実行の最中に、
確実に先読みされてプリフェッチ・キュー２Ａ内に蓄積
されることになる。
【００２１】このような本実施例によれば、モード切替
のための命令（「ＭＯＶ ＣＲ０，ＥＡＸ」）の実行時
には、その次に実行すべき命令（「ＪＭＰ オフセット
値，セレクタ値」）がプリフェッチ・キュー２Ａ内に既
に取り込まれているので、モードの直後に誤ったアドレ
スに制御が移ってシステムがハングしたり、或は算出し
たアドレスに対応するページが存在しない場合にシステ
ムが誤動作したり停止したりすることがない。
のための命令（「ＭＯＶ ＣＲ０，ＥＡＸ」）の実行時
には、その次に実行すべき命令（「ＪＭＰ オフセット
値，セレクタ値」）がプリフェッチ・キュー２Ａ内に既
に取り込まれているので、モードの直後に誤ったアドレ
スに制御が移ってシステムがハングしたり、或は算出し
たアドレスに対応するページが存在しない場合にシステ
ムが誤動作したり停止したりすることがない。
【００２２】また、前述の（ａ）及び（ｂ）の条件が満
足されなくともモード切替を正常に行わせることができ
る。従って、ＯＳの働きに依存することなく、モード切
替を正常に行わせることができる。更に、サスペンド／
レジューム機構が備えられ且つレジュームの度にリアル
・モードからプロテクト・モードへの切替えが必要なデ
ータ処理システムでは、レジューム機能を誤りなく実行
できるという効果がある。
足されなくともモード切替を正常に行わせることができ
る。従って、ＯＳの働きに依存することなく、モード切
替を正常に行わせることができる。更に、サスペンド／
レジューム機構が備えられ且つレジュームの度にリアル
・モードからプロテクト・モードへの切替えが必要なデ
ータ処理システムでは、レジューム機能を誤りなく実行
できるという効果がある。
【００２３】尚、前記実施例では、プリフェッチ・キュ
ーをフラッシュさせる命令としてＪＭＰ（無条件ジャン
プ命令）を利用したが、無条件ジャンプ命令以外のジャ
ンプ命令や、ジャンプ命令以外の例えばＣＡＬＬ（コー
ル命令）を利用してもよく、要するに、プリフェッチ・
キューをフラッシュさせる種々の命令から選択できる。
尚、プリフェッチ・キューをフラッシュさせる命令は一
般に、非連続的なメモリ・アドレスに制御を移すような
命令である。
ーをフラッシュさせる命令としてＪＭＰ（無条件ジャン
プ命令）を利用したが、無条件ジャンプ命令以外のジャ
ンプ命令や、ジャンプ命令以外の例えばＣＡＬＬ（コー
ル命令）を利用してもよく、要するに、プリフェッチ・
キューをフラッシュさせる種々の命令から選択できる。
尚、プリフェッチ・キューをフラッシュさせる命令は一
般に、非連続的なメモリ・アドレスに制御を移すような
命令である。
【００２４】また、前記実施例ではＤＲ０レジスタとＥ
ＤＸレジスタとの間のレジスタ間転送を実行している最
中に、プリフェッチ・キュー内に先読みされた命令が保
持されるようになっていたが、前記以外のレジスタ間転
送、或はレジスタ間以外の命令であってプリフェッチの
妨げとならないような命令を実行することにより、プリ
フェッチ・キュー内への先読みされた命令の保持が確実
に行われるものであってもよい。
ＤＸレジスタとの間のレジスタ間転送を実行している最
中に、プリフェッチ・キュー内に先読みされた命令が保
持されるようになっていたが、前記以外のレジスタ間転
送、或はレジスタ間以外の命令であってプリフェッチの
妨げとならないような命令を実行することにより、プリ
フェッチ・キュー内への先読みされた命令の保持が確実
に行われるものであってもよい。
【００２５】
【発明の効果】上述のように本発明によれば、複数のア
ドレス生成モードを有するＣＰＵを備えたデータ処理シ
ステムにおいて、前記アドレス生成モードの切替えを正
常に行うことができる。
ドレス生成モードを有するＣＰＵを備えたデータ処理シ
ステムにおいて、前記アドレス生成モードの切替えを正
常に行うことができる。
【図１】本発明に係るデータ処理システムのアドレス生
成モードの切替え方法の一実施例の手続きを示す流れ図
である。
成モードの切替え方法の一実施例の手続きを示す流れ図
である。
【図２】前記実施例の手続きを実行する一連の命令の一
例を示す図である。
例を示す図である。
【図３】複数のアドレス生成機構を有するＣＰＵの一例
の構造を示すブロック図である。
の構造を示すブロック図である。
【図４】従来のアドレス生成モードの切替え方法の一例
の手続きを示す流れ図である。
の手続きを示す流れ図である。
【図５】ＣＰＵのＣＲ０レジスタの構成を示すブロック
図である。
図である。
【図６】前記従来例の手続きを実行する一連の命令の一
例を示す図である。
例を示す図である。
２ 命令プリフェッチ・ユニット ２Ａ プリフェッチ・キュー １０ マイロクプロセッサ（ＣＰＵ） １２ アドレス生成機構 ２０ メモリ ３０ バス
フロントページの続き (72)発明者 向山 秀一 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (56)参考文献 特開 平１−291327（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数のアドレス生成モードを有するアドレ
ス生成機構及び先読みした命令を蓄えるプリフェッチ・
キューを備えたＣＰＵと、前記ＣＰＵにより実行される
命令を保持するメモリとを有するデータ処理システムに
おいて、前記アドレス生成モードを切替える方法であっ
て、アドレス生成モードの切替えのための命令よりも先にプ
リフェッチされる前記メモリ内の記憶場所に、当該アド
レス生成モードの切替えのための命令の次に実行される
命令を先読みするための一連の命令が格納されており、 前記一連の命令を、当該 アドレス生成モードの切替えの
ための命令の実行前に実行するステップと、 アドレス生成モードの切替えのための命令の実行の次に
実行する命令を先読みして前記プリフェッチ・キューに
保持するステップとを含む、 アドレス生成モードの切替方法。 - 【請求項２】前記一連の命令が、前記プリフェッチ・キ
ューをフラッシュさせる命令と、実行してもバス・アク
セスを要求しない命令とを含む、請求項１のアドレス生
成モードの切替方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034842A JPH07120280B2 (ja) | 1992-02-21 | 1992-02-21 | アドレス生成モードの切替方法 |
| EP93301159A EP0557077A1 (en) | 1992-02-21 | 1993-02-17 | Method for switching between memory management modes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034842A JPH07120280B2 (ja) | 1992-02-21 | 1992-02-21 | アドレス生成モードの切替方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05289868A JPH05289868A (ja) | 1993-11-05 |
| JPH07120280B2 true JPH07120280B2 (ja) | 1995-12-20 |
Family
ID=12425450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034842A Expired - Lifetime JPH07120280B2 (ja) | 1992-02-21 | 1992-02-21 | アドレス生成モードの切替方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0557077A1 (ja) |
| JP (1) | JPH07120280B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973597B2 (ja) * | 2003-05-14 | 2007-09-12 | 株式会社ソニー・コンピュータエンタテインメント | プリフェッチ命令制御方法、プリフェッチ命令制御装置、キャッシュメモリ制御装置、オブジェクトコードの生成方法および装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291327A (ja) * | 1988-05-18 | 1989-11-22 | Hitachi Ltd | 処理モード先取り制御方式 |
-
1992
- 1992-02-21 JP JP4034842A patent/JPH07120280B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-17 EP EP93301159A patent/EP0557077A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05289868A (ja) | 1993-11-05 |
| EP0557077A1 (en) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6898697B1 (en) | Efficient method for mode change detection and synchronization | |
| US10282300B2 (en) | Accessing physical memory from a CPU or processing element in a high performance manner | |
| US6151662A (en) | Data transaction typing for improved caching and prefetching characteristics | |
| US6216206B1 (en) | Trace victim cache | |
| US6456891B1 (en) | System and method for transparent handling of extended register states | |
| JP3072705B2 (ja) | スーパースカラ・プロセッサの電力消費を減少させる回路及び方法 | |
| US5835951A (en) | Branch processing unit with target cache read prioritization protocol for handling multiple hits | |
| US5835967A (en) | Adjusting prefetch size based on source of prefetch address | |
| US5692168A (en) | Prefetch buffer using flow control bit to identify changes of flow within the code stream | |
| US6757771B2 (en) | Stack switching mechanism in a computer system | |
| US6665749B1 (en) | Bus protocol for efficiently transferring vector data | |
| US5732243A (en) | Branch processing unit with target cache using low/high banking to support split prefetching | |
| US20050055536A1 (en) | Compiler instructions for vector transfer unit | |
| KR20030010727A (ko) | 변환 색인 버퍼 플러시 필터 | |
| WO1996012231A1 (en) | A translation buffer for detecting and preventing conflicting virtual addresses from being stored therein | |
| JP2010521748A (ja) | 現在実行している命令セット以外の命令セットから命令をプリロードするシステム、方法およびソフトウェア | |
| US5596735A (en) | Circuit and method for addressing segment descriptor tables | |
| US5732253A (en) | Branch processing unit with target cache storing history for predicted taken branches and history cache storing history for predicted not-taken branches | |
| US11354128B2 (en) | Optimized mode transitions through predicting target state | |
| US5958045A (en) | Start of access instruction configured to indicate an access mode for fetching memory operands in a microprocessor | |
| US10067875B2 (en) | Processor with instruction cache that performs zero clock retires | |
| US5802359A (en) | Mapping processor state into a millicode addressable processor state register array | |
| JP2737820B2 (ja) | メモリアクセス方法およびシステム | |
| JP3837289B2 (ja) | 同じ論理的空間を占有する複数のレジスタファイルを含むマイクロプロセッサ | |
| US5819080A (en) | Microprocessor using an instruction field to specify condition flags for use with branch instructions and a computer system employing the microprocessor |