JPH07120720A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07120720A JPH07120720A JP553493A JP553493A JPH07120720A JP H07120720 A JPH07120720 A JP H07120720A JP 553493 A JP553493 A JP 553493A JP 553493 A JP553493 A JP 553493A JP H07120720 A JPH07120720 A JP H07120720A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- crystal display
- electrode
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶印加電圧の変動を完全に補償できる液晶
表示装置を提供する。 【構成】 液晶５の電極９には、端子３を介して補償電
圧ＶCOM が印加されている。補助容量６の電極１１に
は、端子１２を介して調整電圧ＶCSが印加されている。
ＴＦＴ４がオン状態になり、ドレイン電圧ＶD はソース
電圧ＶS に収束するまで、液晶５の電極８及び補助容量
６の電極１０に充電される。ＴＦＴ４がオフ状態になる
と、本来ソース電圧ＶS に収束したドレイン電圧ＶD が
結合容量７の影響を受け変動するが、所定の調整電圧Ｖ
CSを与えることによりこの影響を押え変動を「０」とす
る構成。
表示装置を提供する。 【構成】 液晶５の電極９には、端子３を介して補償電
圧ＶCOM が印加されている。補助容量６の電極１１に
は、端子１２を介して調整電圧ＶCSが印加されている。
ＴＦＴ４がオン状態になり、ドレイン電圧ＶD はソース
電圧ＶS に収束するまで、液晶５の電極８及び補助容量
６の電極１０に充電される。ＴＦＴ４がオフ状態になる
と、本来ソース電圧ＶS に収束したドレイン電圧ＶD が
結合容量７の影響を受け変動するが、所定の調整電圧Ｖ
CSを与えることによりこの影響を押え変動を「０」とす
る構成。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下「ＴＦＴ」という）のゲートを走査電極線と接続しソ
ースを信号電極線に接続しドレインを液晶画素電極に接
続した複数の液晶表示画素から成るＴＦＴアクティブマ
トリクス型液晶表示装置に関する。
下「ＴＦＴ」という）のゲートを走査電極線と接続しソ
ースを信号電極線に接続しドレインを液晶画素電極に接
続した複数の液晶表示画素から成るＴＦＴアクティブマ
トリクス型液晶表示装置に関する。
【０００２】
【従来の技術】従来のＴＦＴアクティブマトリクス型液
晶表示装置の液晶表示画素の回路図を図４に示す。走査
電極線Ｌｇは、画面横方向に配されており各液晶表示画
素のＴＦＴ４のゲートＧに接続している。信号電極線Ｌ
ｓは、画面縦方向に配されており各液晶表示画素のＴＦ
Ｔ４のソースＳに接続されている。端子２には、ゲート
ドライバ（図示せず）からゲート電圧ＶG が与えられて
おりこれは、走査電極線Ｌｇを通してＴＦＴ４のゲート
Ｇに供給されている。
晶表示装置の液晶表示画素の回路図を図４に示す。走査
電極線Ｌｇは、画面横方向に配されており各液晶表示画
素のＴＦＴ４のゲートＧに接続している。信号電極線Ｌ
ｓは、画面縦方向に配されており各液晶表示画素のＴＦ
Ｔ４のソースＳに接続されている。端子２には、ゲート
ドライバ（図示せず）からゲート電圧ＶG が与えられて
おりこれは、走査電極線Ｌｇを通してＴＦＴ４のゲート
Ｇに供給されている。
【０００３】ＴＦＴ４は、ゲート電圧ＶG が”Ｈｉｇ
ｈ”レベルの電圧値ＶGHになるとソースＳとドレインＤ
が導通しアナログスイッチとしてオン状態になり、この
ときドレインＤにおけるドレイン電圧ＶD は、ソースド
ライバ（図示せず）から端子１に与えられているソース
電圧ＶS に等しくなり液晶５の電極８及び補助容量６の
電極１０に充電される。液晶５の電極９及び補助容量６
の電極１１には、端子３を介して補償電圧ＶCOM が印加
されている。尚、７はＴＦＴ４のゲートＧとドレインＤ
間に存在する結合容量であり、Ｃ１、Ｃ２、Ｃ３はそれ
ぞれ、液晶５、補助容量６、結合容量７の容量の値であ
る。
ｈ”レベルの電圧値ＶGHになるとソースＳとドレインＤ
が導通しアナログスイッチとしてオン状態になり、この
ときドレインＤにおけるドレイン電圧ＶD は、ソースド
ライバ（図示せず）から端子１に与えられているソース
電圧ＶS に等しくなり液晶５の電極８及び補助容量６の
電極１０に充電される。液晶５の電極９及び補助容量６
の電極１１には、端子３を介して補償電圧ＶCOM が印加
されている。尚、７はＴＦＴ４のゲートＧとドレインＤ
間に存在する結合容量であり、Ｃ１、Ｃ２、Ｃ３はそれ
ぞれ、液晶５、補助容量６、結合容量７の容量の値であ
る。
【０００４】逆にＴＦＴ４は、ゲート電圧ＶG が”Ｌｏ
ｗ”レベルの電圧値ＶGLになるとオフ状態になる。この
とき、ドレイン電圧ＶD として充電されたソース電圧Ｖ
S の値が結合容量７の影響で変動する現象が生じる。
ｗ”レベルの電圧値ＶGLになるとオフ状態になる。この
とき、ドレイン電圧ＶD として充電されたソース電圧Ｖ
S の値が結合容量７の影響で変動する現象が生じる。
【０００５】この現象について、液晶５、補助容量６、
結合容量７について図４の回路図と等価な回路図と電荷
Ｑ１、Ｑ２、Ｑ３を与える式を図５に示し説明する。図
５において、図４に示し説明したものには同じ符号を付
し説明を省略する。Ｑ１、Ｑ２、Ｑ３はそれぞれ、液晶
５、補助容量６、結合容量７に蓄えられている電荷であ
る。スイッチ４’は、ＴＦＴ４を意味する。
結合容量７について図４の回路図と等価な回路図と電荷
Ｑ１、Ｑ２、Ｑ３を与える式を図５に示し説明する。図
５において、図４に示し説明したものには同じ符号を付
し説明を省略する。Ｑ１、Ｑ２、Ｑ３はそれぞれ、液晶
５、補助容量６、結合容量７に蓄えられている電荷であ
る。スイッチ４’は、ＴＦＴ４を意味する。
【０００６】スイッチ４’がオン状態であるとき、ドレ
イン電圧ＶD はソース電圧ＶS の電圧値への収束を完了
している（ＶD ＝ＶS ）。また、端子２に印加されてい
るゲート電圧ＶG は、”Ｈｉｇｈ”レベルの電圧値ＶGH
になっている（ＶG ＝ＶGH）。このとき、電荷Ｑ１、Ｑ
２、Ｑ３は、図５（ｃ）の式のように表すことができ、
これらの和は次の（Ｃ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝（Ｃ１＋Ｃ２）（ＶS −ＶCOM ）＋Ｃ３（ＶS −ＶGH） …（Ｃ）
イン電圧ＶD はソース電圧ＶS の電圧値への収束を完了
している（ＶD ＝ＶS ）。また、端子２に印加されてい
るゲート電圧ＶG は、”Ｈｉｇｈ”レベルの電圧値ＶGH
になっている（ＶG ＝ＶGH）。このとき、電荷Ｑ１、Ｑ
２、Ｑ３は、図５（ｃ）の式のように表すことができ、
これらの和は次の（Ｃ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝（Ｃ１＋Ｃ２）（ＶS −ＶCOM ）＋Ｃ３（ＶS −ＶGH） …（Ｃ）
【０００７】スイッチ４’がオフ状態に切り換わるの
は、端子２に印加されているゲート電圧ＶG が、”Ｌｏ
ｗ”レベルの電圧値ＶGLになるためである（ＶG ＝ＶG
L）。この瞬間において、ソース電圧ＶS の値への収束
を完了したドレイン電圧ＶD の値が結合容量７の影響で
実際に変動しているので（ＶD ≠ＶS ）、電荷Ｑ１、Ｑ
２、Ｑ３は、図５（ｄ）の式のように表すことができ、
これらの和は次の（Ｄ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝（Ｃ１＋Ｃ２）（ＶD −ＶCOM ）＋Ｃ３（ＶD −ＶGL） …（Ｄ）
は、端子２に印加されているゲート電圧ＶG が、”Ｌｏ
ｗ”レベルの電圧値ＶGLになるためである（ＶG ＝ＶG
L）。この瞬間において、ソース電圧ＶS の値への収束
を完了したドレイン電圧ＶD の値が結合容量７の影響で
実際に変動しているので（ＶD ≠ＶS ）、電荷Ｑ１、Ｑ
２、Ｑ３は、図５（ｄ）の式のように表すことができ、
これらの和は次の（Ｄ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝（Ｃ１＋Ｃ２）（ＶD −ＶCOM ）＋Ｃ３（ＶD −ＶGL） …（Ｄ）
【０００８】スイッチ４’がオン状態からオフ状態に切
り換わっても、電荷Ｑ１、Ｑ２、Ｑ３の和は不変である
ので、図５の（Ｃ）式と（Ｄ）式を等しくおくと次式が
得られる。 （Ｃ１＋Ｃ２＋Ｃ３）ＶS −Ｃ３（ＶGH−ＶGL） ＝（Ｃ１＋Ｃ２＋Ｃ３）ＶD 従って、γ＝Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）、ΔＶG ＝Ｖ
GH−ＶGLと置くと、次式が成り立つ。 ＶD ＝ＶS −γ・ΔＶG …（１）
り換わっても、電荷Ｑ１、Ｑ２、Ｑ３の和は不変である
ので、図５の（Ｃ）式と（Ｄ）式を等しくおくと次式が
得られる。 （Ｃ１＋Ｃ２＋Ｃ３）ＶS −Ｃ３（ＶGH−ＶGL） ＝（Ｃ１＋Ｃ２＋Ｃ３）ＶD 従って、γ＝Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）、ΔＶG ＝Ｖ
GH−ＶGLと置くと、次式が成り立つ。 ＶD ＝ＶS −γ・ΔＶG …（１）
【０００９】次に、上述のように駆動する液晶表示装置
におけるタイミングチャートを図６に示す。図６
（ａ）、（ｂ）、（ｃ）にそれぞれ、ソース電圧ＶS 、
ゲート電圧ＶG 、ドレイン電圧ＶD の駆動波形を示す。
ソース電圧ＶS は本来アナログ信号であるか複数の階調
を有するデジタル信号であるが、以下簡単のため−ＶSS
又は＋ＶSSの２値しか有さないものとする。
におけるタイミングチャートを図６に示す。図６
（ａ）、（ｂ）、（ｃ）にそれぞれ、ソース電圧ＶS 、
ゲート電圧ＶG 、ドレイン電圧ＶD の駆動波形を示す。
ソース電圧ＶS は本来アナログ信号であるか複数の階調
を有するデジタル信号であるが、以下簡単のため−ＶSS
又は＋ＶSSの２値しか有さないものとする。
【００１０】時刻アにおいて、図６（ａ）のソース電圧
ＶS の値が、−ＶSSから＋ＶSSに立ち上がり、同時に図
６（ｂ）のゲート電圧ＶG がＶGLからＶGHに立ち上が
る。このとき、ＴＦＴ４はオン状態となり、容量Ｃ１、
Ｃ２、Ｃ３の充電が開始される。このため、ドレイン電
圧ＶD は充電初期では低く、充電に伴い上昇していく。
そして、時刻イまでには図６（ｃ）のようにドレイン電
圧ＶD はソース電圧ＶSの電圧値＋ＶSSに収束する。
ＶS の値が、−ＶSSから＋ＶSSに立ち上がり、同時に図
６（ｂ）のゲート電圧ＶG がＶGLからＶGHに立ち上が
る。このとき、ＴＦＴ４はオン状態となり、容量Ｃ１、
Ｃ２、Ｃ３の充電が開始される。このため、ドレイン電
圧ＶD は充電初期では低く、充電に伴い上昇していく。
そして、時刻イまでには図６（ｃ）のようにドレイン電
圧ＶD はソース電圧ＶSの電圧値＋ＶSSに収束する。
【００１１】時刻イにおいて、図６（ａ）のソース電圧
ＶS の値が、＋ＶSSから−ＶSSに立ち下がり、同時に図
６（ｂ）のゲート電圧ＶG がＶGHからＶGLに立ち下が
る。このときＴＦＴ４はオフ状態となり、容量Ｃ１、Ｃ
２、Ｃ３の充電が終了する。この瞬間図６（ｃ）のよう
にドレイン電圧ＶD の値は電圧値＋ＶSSからある電圧値
だけ減少する。実際にこの減少した電圧値は、（１）式
におけるγ・ΔＶG に等しくなることから、帰納的に考
えるとこの時刻イにおいて、結合容量７の影響を受け、
（１）式を満たすようにドレイン電圧ＶD の値は一旦収
束した電圧値＋ＶSSからγ・ΔＶG だけ下がり、その電
圧（ＶSS−γ・ΔＶG ）が電極８に保持されることが実
証される。
ＶS の値が、＋ＶSSから−ＶSSに立ち下がり、同時に図
６（ｂ）のゲート電圧ＶG がＶGHからＶGLに立ち下が
る。このときＴＦＴ４はオフ状態となり、容量Ｃ１、Ｃ
２、Ｃ３の充電が終了する。この瞬間図６（ｃ）のよう
にドレイン電圧ＶD の値は電圧値＋ＶSSからある電圧値
だけ減少する。実際にこの減少した電圧値は、（１）式
におけるγ・ΔＶG に等しくなることから、帰納的に考
えるとこの時刻イにおいて、結合容量７の影響を受け、
（１）式を満たすようにドレイン電圧ＶD の値は一旦収
束した電圧値＋ＶSSからγ・ΔＶG だけ下がり、その電
圧（ＶSS−γ・ΔＶG ）が電極８に保持されることが実
証される。
【００１２】時刻ウを経て時刻エにおける瞬間において
も、図６（ｃ）のようにドレイン電圧ＶD の値は一旦収
束した電圧値−ＶSSからある電圧値だけ減少する。実際
にこの減少した電圧値は、（１）式におけるγ・ΔＶG
に等しいことから同様に、この時刻エにおいて、結合容
量７の影響を受け、（１）式を満たすようにドレイン電
圧ＶD の値は一旦収束した電圧値−ＶSSからγ・ΔＶG
だけ下がり、その電圧（−ＶSS−γ・ΔＶG ）が電極８
に保持されることが実証される。すなわち、時刻イ、エ
のようにＴＦＴ４がオフ状態に切り換わる瞬間には、ド
レイン電圧ＶDの値は一旦収束したソース電圧ＶS の値
から（−γ・ΔＶG ）だけ変動し（１）式のとおり（Ｖ
S −γ・ΔＶG ）と成る。
も、図６（ｃ）のようにドレイン電圧ＶD の値は一旦収
束した電圧値−ＶSSからある電圧値だけ減少する。実際
にこの減少した電圧値は、（１）式におけるγ・ΔＶG
に等しいことから同様に、この時刻エにおいて、結合容
量７の影響を受け、（１）式を満たすようにドレイン電
圧ＶD の値は一旦収束した電圧値−ＶSSからγ・ΔＶG
だけ下がり、その電圧（−ＶSS−γ・ΔＶG ）が電極８
に保持されることが実証される。すなわち、時刻イ、エ
のようにＴＦＴ４がオフ状態に切り換わる瞬間には、ド
レイン電圧ＶDの値は一旦収束したソース電圧ＶS の値
から（−γ・ΔＶG ）だけ変動し（１）式のとおり（Ｖ
S −γ・ΔＶG ）と成る。
【００１３】結果的に、液晶５には一方の電極８にドレ
イン電圧ＶD ＝（ＶS −γ・ΔＶG）、他方の電極９に
補償電圧ＶCOM が印加されるので、その差（ＶD −ＶCO
M ）＝（ＶS −γ・ΔＶG −ＶCOM ）が液晶印加電圧Ｖ
LCD となり、これにより液晶５の液晶層の透過率が決定
される。
イン電圧ＶD ＝（ＶS −γ・ΔＶG）、他方の電極９に
補償電圧ＶCOM が印加されるので、その差（ＶD −ＶCO
M ）＝（ＶS −γ・ΔＶG −ＶCOM ）が液晶印加電圧Ｖ
LCD となり、これにより液晶５の液晶層の透過率が決定
される。
【００１４】容量Ｃ１の最大値を２ｐＦ、容量Ｃ２を７
ｐＦ、容量Ｃ３を１ｐＦと仮定する。このとき、液晶５
の容量Ｃ１、透過率Ｔと液晶印加電圧ＶLCD との関係を
表したグラフを図７に示す。図７に基づいて、容量比γ
と液晶印加電圧ＶLCD との関係についてグラフに表した
ものを図８に示す。
ｐＦ、容量Ｃ３を１ｐＦと仮定する。このとき、液晶５
の容量Ｃ１、透過率Ｔと液晶印加電圧ＶLCD との関係を
表したグラフを図７に示す。図７に基づいて、容量比γ
と液晶印加電圧ＶLCD との関係についてグラフに表した
ものを図８に示す。
【００１５】計算から容量Ｃ１が２ｐＦの場合容量比γ
はＣ３／（Ｃ１＋Ｃ２＋Ｃ３）であるので０．１とな
り、容量Ｃ１が０ｐＦの場合容量比γは０．１２５とな
り、他の場合も同様に計算すると図７を基に図８のグラ
フを描くことができる。ゲート電圧の最大値ＶGHを１０
Ｖとし最小値ＶGLを−１０Ｖとするとその差ΔＶG は２
０Ｖであるので、γ・ΔＶG の値は最大値が２．５Ｖ、
最小値が２Ｖとなる。
はＣ３／（Ｃ１＋Ｃ２＋Ｃ３）であるので０．１とな
り、容量Ｃ１が０ｐＦの場合容量比γは０．１２５とな
り、他の場合も同様に計算すると図７を基に図８のグラ
フを描くことができる。ゲート電圧の最大値ＶGHを１０
Ｖとし最小値ＶGLを−１０Ｖとするとその差ΔＶG は２
０Ｖであるので、γ・ΔＶG の値は最大値が２．５Ｖ、
最小値が２Ｖとなる。
【００１６】液晶印加電圧ＶLCD （＝ＶD −ＶCOM ）の
値は（ＶS −γ・ΔＶG −ＶCOM ）である。仮に補償電
圧ＶCOM を不用意に接地し０Ｖと設定すると、液晶印加
電圧ＶLCD のとりうる最大値は（ＶSS−γ・ΔＶG ）と
なり（図７の点Ｘ）、透過率Ｔの最大値が、本来の最大
値の９０％しか得られなくなりコントラストが低下す
る。
値は（ＶS −γ・ΔＶG −ＶCOM ）である。仮に補償電
圧ＶCOM を不用意に接地し０Ｖと設定すると、液晶印加
電圧ＶLCD のとりうる最大値は（ＶSS−γ・ΔＶG ）と
なり（図７の点Ｘ）、透過率Ｔの最大値が、本来の最大
値の９０％しか得られなくなりコントラストが低下す
る。
【００１７】従って、液晶５の液晶層の透過率Ｔの選択
幅を広く取るためには、液晶印加電圧ＶLCD を常にソー
ス電圧ＶS （最大値ＶSS、最小値−ＶSS）に等しくする
必要が生じる（図７の点Ｙ）。このため、補償電圧ＶCO
M の値を−γ・ΔＶG に等しい一定の電圧値（図８にお
いて−２．０Ｖ）として予め設定し、上記のドレイン電
圧ＶD の変動による画像への影響を押さえる工夫が成さ
れていた。
幅を広く取るためには、液晶印加電圧ＶLCD を常にソー
ス電圧ＶS （最大値ＶSS、最小値−ＶSS）に等しくする
必要が生じる（図７の点Ｙ）。このため、補償電圧ＶCO
M の値を−γ・ΔＶG に等しい一定の電圧値（図８にお
いて−２．０Ｖ）として予め設定し、上記のドレイン電
圧ＶD の変動による画像への影響を押さえる工夫が成さ
れていた。
【００１８】
【発明が解決しようとする課題】しかし、補償電圧ＶCO
M の値を一定の電圧値（−γ・ΔＶG ）に予め設定し、
（−γ・ΔＶG −ＶCOM ）の項が「０」に成るようにす
ることで液晶印加電圧ＶLCD の値をソース電圧ＶS に等
しくしても、動作途上液晶５の容量Ｃ１が図７に示すよ
うに変化するのと連鎖して、容量比γの値も図８のよう
に変動するため、恒常的に液晶印加電圧ＶLCD の値がソ
ース電圧ＶS に等しくはならないので、完全に補償する
ことは不可能となる。さらに、ドレイン電圧ＶD の変動
（−γ・ΔＶG ）が１フィールド期間残ったままである
ので、デジタル画像の場合には画像中に「焼付け残像」
の現像が生じ、上記の工夫だけでは各表示画素の映像の
信頼度は低いものとなる。
M の値を一定の電圧値（−γ・ΔＶG ）に予め設定し、
（−γ・ΔＶG −ＶCOM ）の項が「０」に成るようにす
ることで液晶印加電圧ＶLCD の値をソース電圧ＶS に等
しくしても、動作途上液晶５の容量Ｃ１が図７に示すよ
うに変化するのと連鎖して、容量比γの値も図８のよう
に変動するため、恒常的に液晶印加電圧ＶLCD の値がソ
ース電圧ＶS に等しくはならないので、完全に補償する
ことは不可能となる。さらに、ドレイン電圧ＶD の変動
（−γ・ΔＶG ）が１フィールド期間残ったままである
ので、デジタル画像の場合には画像中に「焼付け残像」
の現像が生じ、上記の工夫だけでは各表示画素の映像の
信頼度は低いものとなる。
【００１９】本発明は、このような問題点に鑑みて成さ
れたものであり、液晶印加電圧の変動を完全に補償でき
る液晶表示装置を提供することを目的とする。
れたものであり、液晶印加電圧の変動を完全に補償でき
る液晶表示装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置は、ゲート、ソースをそれぞ
れ走査電極線、信号電極線と接続し、ドレインを液晶及
び補助容量の一方の電極に接続した薄膜トランジスタを
有する複数の液晶表示画素をマトリクス状に配したもの
であって、走査電極線を順次選択し駆動するゲート電圧
と同期して調整電圧を生成し、該調整電圧を前記補助容
量の他方の電極に与えることを特徴とする。
め、本発明の液晶表示装置は、ゲート、ソースをそれぞ
れ走査電極線、信号電極線と接続し、ドレインを液晶及
び補助容量の一方の電極に接続した薄膜トランジスタを
有する複数の液晶表示画素をマトリクス状に配したもの
であって、走査電極線を順次選択し駆動するゲート電圧
と同期して調整電圧を生成し、該調整電圧を前記補助容
量の他方の電極に与えることを特徴とする。
【００２１】さらに、前記調整電圧は非選択時に比して
選択時には、ゲート−ドレイン間結合容量によるドレイ
ン電圧変動が補償されるように変動するものであること
を特徴とする。あるいは、前記液晶の他方の電極は接地
されており、前記調整電圧は非選択時に比して選択時に
は、補助容量に対するゲート−ドレイン間結合容量の割
合に前記ゲート電圧変動分と（−１）を乗じた値だけ変
動することを特徴とする。
選択時には、ゲート−ドレイン間結合容量によるドレイ
ン電圧変動が補償されるように変動するものであること
を特徴とする。あるいは、前記液晶の他方の電極は接地
されており、前記調整電圧は非選択時に比して選択時に
は、補助容量に対するゲート−ドレイン間結合容量の割
合に前記ゲート電圧変動分と（−１）を乗じた値だけ変
動することを特徴とする。
【００２２】
【作用】このようにすると、薄膜トランジスタのゲート
とドレイン間の結合容量の影響を受けて変動する液晶印
加電圧を完全に補償することができる。
とドレイン間の結合容量の影響を受けて変動する液晶印
加電圧を完全に補償することができる。
【００２３】
【実施例】本発明を実施したＴＦＴアクティブマトリク
ス型液晶表示装置の液晶表示画素の回路図を図１に示
す。図１において、図４に示し従来例で説明したものと
同じ箇所には同じ番号を付し説明を省略する。
ス型液晶表示装置の液晶表示画素の回路図を図１に示
す。図１において、図４に示し従来例で説明したものと
同じ箇所には同じ番号を付し説明を省略する。
【００２４】ＴＦＴ４は、ゲート電圧ＶG が電圧値ＶGH
になるとオン状態になる。このとき、ドレイン電圧ＶD
はソース電圧ＶS に等しくなり、液晶５の電極８及び補
助容量６の電極１０に充電される。また同時に、端子１
２を介して駆動回路（図示せず）から補助容量６の電極
１１に印加される調整電圧ＶCSは、”Ｌｏｗ”レベルの
電圧値ＶCSL に立ち下がる。尚、液晶５の電極９には、
端子３を介して補償電圧ＶCOM が印加されている。
になるとオン状態になる。このとき、ドレイン電圧ＶD
はソース電圧ＶS に等しくなり、液晶５の電極８及び補
助容量６の電極１０に充電される。また同時に、端子１
２を介して駆動回路（図示せず）から補助容量６の電極
１１に印加される調整電圧ＶCSは、”Ｌｏｗ”レベルの
電圧値ＶCSL に立ち下がる。尚、液晶５の電極９には、
端子３を介して補償電圧ＶCOM が印加されている。
【００２５】逆にＴＦＴ４は、ゲート電圧ＶG が電圧値
ＶGLになるとオフ状態になり、ソース電圧ＶS に収束し
ているドレイン電圧ＶD の値が結合容量７の影響を受け
ないように、調整電圧ＶCSを”Ｈｉｇｈ”レベルの電圧
値ＶCSH に立ち上げる。このときの調整電圧ＶCSの変動
ΔＶCSは（ＶCSH −ＶCSL ）である。
ＶGLになるとオフ状態になり、ソース電圧ＶS に収束し
ているドレイン電圧ＶD の値が結合容量７の影響を受け
ないように、調整電圧ＶCSを”Ｈｉｇｈ”レベルの電圧
値ＶCSH に立ち上げる。このときの調整電圧ＶCSの変動
ΔＶCSは（ＶCSH −ＶCSL ）である。
【００２６】上記の調整電圧ＶCSを変動させれば結合容
量７の影響を受けない理由について、液晶５、補助容量
６、結合容量７に関して図１の回路図と等価な回路図、
及び電荷Ｑ１、Ｑ２、Ｑ３を与える式を図２に示し説明
する。図２において、図１、図５に示し説明したものに
は同じ符号を付し説明を省略する。
量７の影響を受けない理由について、液晶５、補助容量
６、結合容量７に関して図１の回路図と等価な回路図、
及び電荷Ｑ１、Ｑ２、Ｑ３を与える式を図２に示し説明
する。図２において、図１、図５に示し説明したものに
は同じ符号を付し説明を省略する。
【００２７】スイッチ４’がオン状態であるとき、ドレ
イン電圧ＶD はソース電圧ＶS の値に収束する（ＶD ＝
ＶS ）。また、端子２に印加されているゲート電圧ＶG
は電圧値ＶGHになっている（ＶG ＝ＶGH）。端子１２に
印加されている調整電圧ＶCSは、”Ｌｏｗ”レベルの電
圧値ＶCSL になっている（ＶCS＝ＶCSL ）。このとき、
電荷Ｑ１、Ｑ２、Ｑ３は、図２（ａ）の式のように表す
ことができ、これらの和は次の（Ａ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝Ｃ１（ＶS −ＶCOM ）＋Ｃ２（ＶS −ＶCSL ）＋Ｃ３（ＶS −ＶGH） …（Ａ ）
イン電圧ＶD はソース電圧ＶS の値に収束する（ＶD ＝
ＶS ）。また、端子２に印加されているゲート電圧ＶG
は電圧値ＶGHになっている（ＶG ＝ＶGH）。端子１２に
印加されている調整電圧ＶCSは、”Ｌｏｗ”レベルの電
圧値ＶCSL になっている（ＶCS＝ＶCSL ）。このとき、
電荷Ｑ１、Ｑ２、Ｑ３は、図２（ａ）の式のように表す
ことができ、これらの和は次の（Ａ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝Ｃ１（ＶS −ＶCOM ）＋Ｃ２（ＶS −ＶCSL ）＋Ｃ３（ＶS −ＶGH） …（Ａ ）
【００２８】スイッチ４’がオフ状態に切り換わるの
は、端子２に印加されているゲート電圧ＶG が、”Ｈｉ
ｇｈ”レベルの電圧値ＶGLになる（ＶG ＝ＶGL）ためで
ある。また、端子１２に印加されている調整電圧ＶCS
は、”Ｈｉｇｈ”レベルの電圧値ＶCSH になっている
（ＶCS＝ＶCSH ）。この瞬間において、ソース電圧ＶS
の値への収束を完了したドレイン電圧ＶD の値が結合容
量７の影響で実際に変動しているので（ＶD ≠ＶS ）、
電荷Ｑ１、Ｑ２、Ｑ３は、図２（ｂ）の式のように表す
ことができ、これらの和は次の（Ｂ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝Ｃ１（ＶD −ＶCOM ）＋Ｃ２（ＶD −ＶCSH ）＋Ｃ３（ＶD −ＶGL） …（Ｂ ）
は、端子２に印加されているゲート電圧ＶG が、”Ｈｉ
ｇｈ”レベルの電圧値ＶGLになる（ＶG ＝ＶGL）ためで
ある。また、端子１２に印加されている調整電圧ＶCS
は、”Ｈｉｇｈ”レベルの電圧値ＶCSH になっている
（ＶCS＝ＶCSH ）。この瞬間において、ソース電圧ＶS
の値への収束を完了したドレイン電圧ＶD の値が結合容
量７の影響で実際に変動しているので（ＶD ≠ＶS ）、
電荷Ｑ１、Ｑ２、Ｑ３は、図２（ｂ）の式のように表す
ことができ、これらの和は次の（Ｂ）式で与えられる。 Ｑ１＋Ｑ２＋Ｑ３ ＝Ｃ１（ＶD −ＶCOM ）＋Ｃ２（ＶD −ＶCSH ）＋Ｃ３（ＶD −ＶGL） …（Ｂ ）
【００２９】スイッチ４’がオン状態からオフ状態に切
り換わる際、電荷Ｑ１、Ｑ２、Ｑ３の和は不変であるの
で、（Ａ）式と（Ｂ）式を等しくおくと次式が得られ
る。 （Ｃ１＋Ｃ２＋Ｃ３）ＶS −Ｃ３（ＶGH−ＶGL）＋Ｃ２
（ＶCSH −ＶCSL ）＝（Ｃ１＋Ｃ２＋Ｃ３）ＶD 従って、γ＝Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）、α＝Ｃ２／
（Ｃ１＋Ｃ２＋Ｃ３）、ΔＶG ＝ＶGH−ＶGL、ΔＶCS＝
ＶCSH −ＶCSL と置くと、次式が成り立つ。 ＶD ＝ＶS −γ・ΔＶG ＋α・ΔＶCS …（２ ）
り換わる際、電荷Ｑ１、Ｑ２、Ｑ３の和は不変であるの
で、（Ａ）式と（Ｂ）式を等しくおくと次式が得られ
る。 （Ｃ１＋Ｃ２＋Ｃ３）ＶS −Ｃ３（ＶGH−ＶGL）＋Ｃ２
（ＶCSH −ＶCSL ）＝（Ｃ１＋Ｃ２＋Ｃ３）ＶD 従って、γ＝Ｃ３／（Ｃ１＋Ｃ２＋Ｃ３）、α＝Ｃ２／
（Ｃ１＋Ｃ２＋Ｃ３）、ΔＶG ＝ＶGH−ＶGL、ΔＶCS＝
ＶCSH −ＶCSL と置くと、次式が成り立つ。 ＶD ＝ＶS −γ・ΔＶG ＋α・ΔＶCS …（２ ）
【００３０】次に、上述のように駆動する液晶表示装置
におけるタイミングチャートを図３に示す。図３
（ａ）、（ｂ）、（ｃ）、（ｄ）にそれぞれ、ソース電
圧ＶS 、ゲート電圧ＶG 、調整電圧ＶCS、ドレイン電圧
ＶD の駆動波形を示す。図３において、ソース電圧ＶS
は本来アナログ信号か複数の階調を有するデジタル信号
であるが以下簡単のため−ＶSS又は＋ＶSSの２値しか有
さないものとする。
におけるタイミングチャートを図３に示す。図３
（ａ）、（ｂ）、（ｃ）、（ｄ）にそれぞれ、ソース電
圧ＶS 、ゲート電圧ＶG 、調整電圧ＶCS、ドレイン電圧
ＶD の駆動波形を示す。図３において、ソース電圧ＶS
は本来アナログ信号か複数の階調を有するデジタル信号
であるが以下簡単のため−ＶSS又は＋ＶSSの２値しか有
さないものとする。
【００３１】時刻アにおいて、図３（ａ）のソース電圧
ＶS の値が−ＶSSから＋ＶSSに立ち上がり、図３（ｂ）
のゲート電圧ＶG もＶGLからＶGHに立ち上がり、同時に
図３（ｃ）の調整電圧ＶCSはＶCSH からＶCSL に立ち下
がる。このとき、ＴＦＴ４はオン状態となり、容量Ｃ
１、Ｃ２、Ｃ３は充電を開始しこの後しばらくして、図
３（ｄ）のようにドレイン電圧ＶD はソース電圧ＶS の
値＋ＶSSに収束する。
ＶS の値が−ＶSSから＋ＶSSに立ち上がり、図３（ｂ）
のゲート電圧ＶG もＶGLからＶGHに立ち上がり、同時に
図３（ｃ）の調整電圧ＶCSはＶCSH からＶCSL に立ち下
がる。このとき、ＴＦＴ４はオン状態となり、容量Ｃ
１、Ｃ２、Ｃ３は充電を開始しこの後しばらくして、図
３（ｄ）のようにドレイン電圧ＶD はソース電圧ＶS の
値＋ＶSSに収束する。
【００３２】時刻イにおいて、図３（ａ）のソース電圧
ＶS の値が＋ＶSSから−ＶSSに立ち下がり、図３（ｂ）
のゲート電圧ＶG がＶGHからＶGLに立ち下がり、同時に
図３（ｃ）の調整電圧ＶCSはＶCSL からＶCSH に立ち上
がる。このとき、ＴＦＴ４はオフ状態となり容量Ｃ１、
Ｃ２、Ｃ３は充電を終了する。
ＶS の値が＋ＶSSから−ＶSSに立ち下がり、図３（ｂ）
のゲート電圧ＶG がＶGHからＶGLに立ち下がり、同時に
図３（ｃ）の調整電圧ＶCSはＶCSL からＶCSH に立ち上
がる。このとき、ＴＦＴ４はオフ状態となり容量Ｃ１、
Ｃ２、Ｃ３は充電を終了する。
【００３３】この瞬間、結合容量７の影響を受け、電圧
値＋ＶSSに一旦収束したドレイン電圧ＶD の値は（２）
式を満たすように変動して（ＶSS−γ・ΔＶG ＋α・Δ
ＶCS）となる。ここで、予め（−γ・ΔＶG ＋α・ΔＶ
CS）の項が「０」となるようにΔＶCS（＝ＶCSH −ＶCS
L ）を設定しこれに基づいて調整電圧ＶCS（最大値ＶCS
H 、最小値ＶCSL ）を生々すれば、ドレイン電圧ＶD の
値が変動しても、変動後の（ＶSS−γ・ΔＶG ＋α・Δ
ＶCS）が図３（ｄ）のように＋ＶSSに等しいままとする
ことができる。
値＋ＶSSに一旦収束したドレイン電圧ＶD の値は（２）
式を満たすように変動して（ＶSS−γ・ΔＶG ＋α・Δ
ＶCS）となる。ここで、予め（−γ・ΔＶG ＋α・ΔＶ
CS）の項が「０」となるようにΔＶCS（＝ＶCSH −ＶCS
L ）を設定しこれに基づいて調整電圧ＶCS（最大値ＶCS
H 、最小値ＶCSL ）を生々すれば、ドレイン電圧ＶD の
値が変動しても、変動後の（ＶSS−γ・ΔＶG ＋α・Δ
ＶCS）が図３（ｄ）のように＋ＶSSに等しいままとする
ことができる。
【００３４】時刻ウを経て時刻エにおける瞬間において
も、、結合容量７の影響を受け、電圧値−ＶSSに一旦収
束したドレイン電圧ＶD の値は（２）式を満たすように
変動して（−ＶSS−γ・ΔＶG ＋α・ΔＶCS）となる。
ここで同様に調整電圧ＶCSを生々すれば、ドレイン電圧
ＶD の値が変動しても、変動後の（ＶSS−γ・ΔＶG＋
α・ΔＶCS）が図３（ｄ）のように−ＶSSに等しいまま
とすることができる。
も、、結合容量７の影響を受け、電圧値−ＶSSに一旦収
束したドレイン電圧ＶD の値は（２）式を満たすように
変動して（−ＶSS−γ・ΔＶG ＋α・ΔＶCS）となる。
ここで同様に調整電圧ＶCSを生々すれば、ドレイン電圧
ＶD の値が変動しても、変動後の（ＶSS−γ・ΔＶG＋
α・ΔＶCS）が図３（ｄ）のように−ＶSSに等しいまま
とすることができる。
【００３５】結果的に、液晶５の一方の電極８にドレイ
ン電圧ＶD （＝ＶS −γ・ΔＶG ＋α・ΔＶCS）が印加
され、他方の電極９に補償電圧ＶCOM が印加されるの
で、その差（ＶD −ＶCOM ）＝（ＶS −γ・ΔＶG ＋α
・ΔＶCS−ＶCOM ）が液晶印加電圧ＶLCD となり、これ
により液晶５の液晶層の透過率が決定される。
ン電圧ＶD （＝ＶS −γ・ΔＶG ＋α・ΔＶCS）が印加
され、他方の電極９に補償電圧ＶCOM が印加されるの
で、その差（ＶD −ＶCOM ）＝（ＶS −γ・ΔＶG ＋α
・ΔＶCS−ＶCOM ）が液晶印加電圧ＶLCD となり、これ
により液晶５の液晶層の透過率が決定される。
【００３６】仮に補償電圧ＶCOM の設定を０Ｖと想定す
ると、液晶印加電圧ＶLCD の値は（ＶS −γ・ΔＶG ＋
α・ΔＶCS）となる。また容量比γの値は、液晶５の容
量Ｃ１が変化すると連鎖して変動するが、（−γ・ΔＶ
G ＋α・ΔＶCS）の項を「０」と成す次の（３）式を満
たすΔＶCSに基づいて調整電圧ＶCS（最大値ＶCSH 、最
小値ＶCSL ）を容易に生成できる。 ΔＶCS＝（γ／α）・ΔＶG ＝（Ｃ３／Ｃ２）・ΔＶG …（３） この調整電圧ＶCSを図３（ｃ）のように図３（ｂ）のゲ
ート電圧ＶG に同期させて、補助容量６の電極１１に供
給すれば、液晶印加電圧ＶLCD を常時正確にソース電圧
ＶS と等しくすることができる。
ると、液晶印加電圧ＶLCD の値は（ＶS −γ・ΔＶG ＋
α・ΔＶCS）となる。また容量比γの値は、液晶５の容
量Ｃ１が変化すると連鎖して変動するが、（−γ・ΔＶ
G ＋α・ΔＶCS）の項を「０」と成す次の（３）式を満
たすΔＶCSに基づいて調整電圧ＶCS（最大値ＶCSH 、最
小値ＶCSL ）を容易に生成できる。 ΔＶCS＝（γ／α）・ΔＶG ＝（Ｃ３／Ｃ２）・ΔＶG …（３） この調整電圧ＶCSを図３（ｃ）のように図３（ｂ）のゲ
ート電圧ＶG に同期させて、補助容量６の電極１１に供
給すれば、液晶印加電圧ＶLCD を常時正確にソース電圧
ＶS と等しくすることができる。
【００３７】従って、図６（ｃ）に示した従来のドレイ
ン電圧ＶD のようにγ・ΔＶG の変動が１フィールド期
間ずっと残ることが無くなくなり、「焼付け残像」現象
が起こらなくなる。また、液晶印加電圧ＶLCD のとりう
る最大値、最小値はそれぞれＶSS、−ＶSSとなり（図７
の点Ｙ）、透過率Ｔを最大の１００％とすることができ
る。さらに、液晶５の液晶層の透過率Ｔの選択幅を広く
取るために、液晶５の電極９に印加するある電圧値の補
償電圧ＶCOM を生成してその値を一定に設定する等の他
の工夫も一切不要となる。
ン電圧ＶD のようにγ・ΔＶG の変動が１フィールド期
間ずっと残ることが無くなくなり、「焼付け残像」現象
が起こらなくなる。また、液晶印加電圧ＶLCD のとりう
る最大値、最小値はそれぞれＶSS、−ＶSSとなり（図７
の点Ｙ）、透過率Ｔを最大の１００％とすることができ
る。さらに、液晶５の液晶層の透過率Ｔの選択幅を広く
取るために、液晶５の電極９に印加するある電圧値の補
償電圧ＶCOM を生成してその値を一定に設定する等の他
の工夫も一切不要となる。
【００３８】次に、上述した複数の液晶表示画素をマト
リクス状に配したＴＦＴアクティブマトリクス型液晶表
示装置のブロック回路図を図９に示し、このときのタイ
ムチャートを図１０に示して、その駆動方法について説
明する。図９に示すように、複数の液晶表示画素が１本
の走査電極線Ｌｇ上に複数横方向に並び１走査線を形成
しさらにこの走査線が複数縦方向に並び１画面を形成し
ている。
リクス状に配したＴＦＴアクティブマトリクス型液晶表
示装置のブロック回路図を図９に示し、このときのタイ
ムチャートを図１０に示して、その駆動方法について説
明する。図９に示すように、複数の液晶表示画素が１本
の走査電極線Ｌｇ上に複数横方向に並び１走査線を形成
しさらにこの走査線が複数縦方向に並び１画面を形成し
ている。
【００３９】図９において、上から第ｉ番目の各走査線
上に並ぶ複数の液晶表示画素の補助容量６の電極１１は
すべて端子１２(i) に接続されている。また、上から第
（ｉ＋１）番目、第（ｉ＋２）番目の各走査線上に並ぶ
複数の液晶表示画素の補助容量６の全電極１１もまた１
２(i+1) 、１２(i+2) に接続されており他も同様であ
る。全液晶表示画素の液晶５の電極９はすべて端子３を
介して駆動回路（図示せず）から補償電圧ＶCOM が印加
される。補償電圧ＶCOM は簡単のため０Ｖに設定しても
差し支えない。ソースドライバ１３は、端子１を介して
図１０（ａ）に示すソース電圧ＶS を信号電極線Ｌｓに
印加する。
上に並ぶ複数の液晶表示画素の補助容量６の電極１１は
すべて端子１２(i) に接続されている。また、上から第
（ｉ＋１）番目、第（ｉ＋２）番目の各走査線上に並ぶ
複数の液晶表示画素の補助容量６の全電極１１もまた１
２(i+1) 、１２(i+2) に接続されており他も同様であ
る。全液晶表示画素の液晶５の電極９はすべて端子３を
介して駆動回路（図示せず）から補償電圧ＶCOM が印加
される。補償電圧ＶCOM は簡単のため０Ｖに設定しても
差し支えない。ソースドライバ１３は、端子１を介して
図１０（ａ）に示すソース電圧ＶS を信号電極線Ｌｓに
印加する。
【００４０】ゲートドライバ１４は、各走査電極線Ｌｇ
(i) 、Ｌｇ(i+1) 、Ｌｇ(i+2) にソース電圧ＶS に同期
するゲート電圧ＶG(i)、ＶG(i+1)、ＶG(i+2)をそれぞれ
与えている。図１０（ｂ）、（ｃ）、（ｄ）に示すよう
に、ゲート電圧ＶG(i)、ＶG(i+1)、ＶG(i+2)の各々は、
１水平走査期間（１Ｈ）ごとに順次パルス期間が切り換
わり、各走査電極線Ｌｇ(i) 、Ｌｇ(i+1) 、Ｌｇ(i+2)
は上から順次駆動状態となる。同様に他の走査電極線も
順次駆動状態となる。
(i) 、Ｌｇ(i+1) 、Ｌｇ(i+2) にソース電圧ＶS に同期
するゲート電圧ＶG(i)、ＶG(i+1)、ＶG(i+2)をそれぞれ
与えている。図１０（ｂ）、（ｃ）、（ｄ）に示すよう
に、ゲート電圧ＶG(i)、ＶG(i+1)、ＶG(i+2)の各々は、
１水平走査期間（１Ｈ）ごとに順次パルス期間が切り換
わり、各走査電極線Ｌｇ(i) 、Ｌｇ(i+1) 、Ｌｇ(i+2)
は上から順次駆動状態となる。同様に他の走査電極線も
順次駆動状態となる。
【００４１】駆動回路（図示せず）は、ゲート電圧ＶG
(i)に同期させて図１０（ｅ）に示すように（３）式を
満足する調整電圧ＶCS(i) を生成し、これを端子１２
(i) を介して、上から第ｉ番目の走査線上に並ぶ複数の
液晶表示画素にある補助容量６の電極１１に対して印加
する。引続いて、駆動回路（図示せず）は同様に、ゲー
ト電圧ＶG(i+1)、ＶG(i+2)の各々に同期させて図１０
（ｆ）、（ｇ）に示すように（３）式を満足する調整電
圧ＶCS(i+1) 、ＶCS(i+2) をそれぞれ生成し、これら各
々を端子１２(i+1) 、１２(i+2) を介して、上から第
（ｉ＋１）番目、第（ｉ＋２）番目の各走査線上に並ぶ
複数の液晶表示画素にある補助容量６の電極１１に対し
て印加する。その結果、図１０（ｈ）、（ｉ）、（ｊ）
に示すように、ドレイン電圧ＶD(i)、ＶD(i+1)、ＶD(i+
2)の各々は、１水平走査期間毎に順次ソース電圧ＶS に
収束する。同様にして、他の液晶表示画素においてもド
レイン電圧ＶD はソース電圧ＶS に収束する。
(i)に同期させて図１０（ｅ）に示すように（３）式を
満足する調整電圧ＶCS(i) を生成し、これを端子１２
(i) を介して、上から第ｉ番目の走査線上に並ぶ複数の
液晶表示画素にある補助容量６の電極１１に対して印加
する。引続いて、駆動回路（図示せず）は同様に、ゲー
ト電圧ＶG(i+1)、ＶG(i+2)の各々に同期させて図１０
（ｆ）、（ｇ）に示すように（３）式を満足する調整電
圧ＶCS(i+1) 、ＶCS(i+2) をそれぞれ生成し、これら各
々を端子１２(i+1) 、１２(i+2) を介して、上から第
（ｉ＋１）番目、第（ｉ＋２）番目の各走査線上に並ぶ
複数の液晶表示画素にある補助容量６の電極１１に対し
て印加する。その結果、図１０（ｈ）、（ｉ）、（ｊ）
に示すように、ドレイン電圧ＶD(i)、ＶD(i+1)、ＶD(i+
2)の各々は、１水平走査期間毎に順次ソース電圧ＶS に
収束する。同様にして、他の液晶表示画素においてもド
レイン電圧ＶD はソース電圧ＶS に収束する。
【００４２】
【発明の効果】以上説明したように本発明によれば、Ｔ
ＦＴオフ時にＴＦＴのゲートとドレイン間の結合容量の
影響を受けて、ソース電圧に収束したドレイン電圧が変
動することが無いので、焼付け残像現象が起こらず表示
品位が向上する。
ＦＴオフ時にＴＦＴのゲートとドレイン間の結合容量の
影響を受けて、ソース電圧に収束したドレイン電圧が変
動することが無いので、焼付け残像現象が起こらず表示
品位が向上する。
【図１】 本発明を実施したＴＦＴアクティブマトリク
ス型液晶表示装置の液晶表示画素の回路図。
ス型液晶表示装置の液晶表示画素の回路図。
【図２】 本発明を実施したＴＦＴアクティブマトリク
ス型液晶表示装置の液晶表示画素の回路図と電荷Ｑ１、
Ｑ２、Ｑ３を与える式を示す図。
ス型液晶表示装置の液晶表示画素の回路図と電荷Ｑ１、
Ｑ２、Ｑ３を与える式を示す図。
【図３】 本発明を実施したＴＦＴアクティブマトリク
ス型液晶表示装置の液晶表示画素におけるタイミングチ
ャートを示す図。
ス型液晶表示装置の液晶表示画素におけるタイミングチ
ャートを示す図。
【図４】 従来のＴＦＴアクティブマトリクス型液晶表
示装置の液晶表示画素の回路図。
示装置の液晶表示画素の回路図。
【図５】 従来のＴＦＴアクティブマトリクス型液晶表
示装置の液晶表示画素の回路図と電荷Ｑ１、Ｑ２、Ｑ３
を与える式を示す図。
示装置の液晶表示画素の回路図と電荷Ｑ１、Ｑ２、Ｑ３
を与える式を示す図。
【図６】 従来のＴＦＴアクティブマトリクス型液晶表
示装置の液晶表示画素におけるタイミングチャートを示
す図。
示装置の液晶表示画素におけるタイミングチャートを示
す図。
【図７】 容量Ｃ１、透過率Ｔと液晶印加電圧ＶLCD と
の関係を表したグラフを示す図。
の関係を表したグラフを示す図。
【図８】 容量比γと液晶印加電圧ＶLCD との関係を表
したグラフを示す図。
したグラフを示す図。
【図９】 本発明を実施したＴＦＴアクティブマトリク
ス型液晶表示装置のブロック回路図。
ス型液晶表示装置のブロック回路図。
【図１０】 本発明を実施したＴＦＴアクティブマトリ
クス型液晶表示装置におけるタイミングチャートを示す
図。
クス型液晶表示装置におけるタイミングチャートを示す
図。
１ 端子 ２ 端子 ３ 端子 ４ ＴＦＴ Ｇ ゲート Ｓ ソース Ｄ ドレイン ４’スイッチ ５ 液晶 ６ 補助容量 ７ 結合容量 ８ 電極 ９ 電極 １０ 電極 １１ 電極 １２ 端子 １３ ソースドライバ １４ ゲートドライバ ＶS ソース電圧（最大値ＶSS、最小値−ＶSS） ＶG ゲート電圧 ＶD ドレイン電圧 ＶCS 調整電圧 ＶCOM 補正電圧 ＶLCD 液晶印加電圧 ＶGH ゲート電圧（”Ｈｉｇｈ”レベル） ＶGL ゲート電圧（”Ｌｏｗ”レベル） ΔＶG ＝ＶGH−ＶGL ＶCSH 調整電圧（”Ｈｉｇｈ”レベル） ＶCSL 調整電圧（”Ｌｏｗ”レベル） ΔＶCS ＝ＶCSH−ＶCSL Ｃ１、Ｃ２、Ｃ３ 容量 ア、イ、ウ、エ 時刻 Ｔ 透過率 γ 容量比 γΔＶG ドレイン電圧変動分
Claims (3)
- 【請求項１】 ゲート、ソースをそれぞれ走査電極線、
信号電極線と接続し、ドレインを液晶及び補助容量の一
方の電極に接続した薄膜トランジスタを有する複数の液
晶表示画素をマトリクス状に配した液晶表示装置におい
て、 走査電極線を順次選択し駆動するゲート電圧と同期して
調整電圧を生成し、該調整電圧を前記補助容量の他方の
電極に与える回路を具備することを特徴とする液晶表示
装置。 - 【請求項２】 前記調整電圧は非選択時に比して選択時
には、ゲート−ドレイン間結合容量によるドレイン電圧
変動が補償されるように変動するものであることを特徴
とする請求項１の液晶表示装置。 - 【請求項３】 前記液晶の他方の電極は接地されてお
り、前記調整電圧は非選択時に比して選択時には、補助
容量に対するゲート−ドレイン間結合容量の割合に前記
ゲート電圧変動分と（−１）を乗じた値だけ変動するこ
とを特徴とする請求項１の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP553493A JPH07120720A (ja) | 1993-01-18 | 1993-01-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP553493A JPH07120720A (ja) | 1993-01-18 | 1993-01-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07120720A true JPH07120720A (ja) | 1995-05-12 |
Family
ID=11613860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP553493A Pending JPH07120720A (ja) | 1993-01-18 | 1993-01-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120720A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100289977B1 (ko) * | 1996-03-26 | 2001-05-15 | 니시무로 타이죠 | 액티브 매트릭스형 액정 표시 장치 |
| US6359607B1 (en) | 1998-03-27 | 2002-03-19 | Sharp Kabushiki Kaisha | Display device and display method |
| JP2007179045A (ja) * | 2005-12-27 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| CN107845364A (zh) * | 2016-09-19 | 2018-03-27 | 上海和辉光电有限公司 | 像素补偿电路以及显示装置 |
| JP2018092011A (ja) * | 2016-12-05 | 2018-06-14 | 三菱電機株式会社 | 液晶表示装置 |
| CN117496912A (zh) * | 2023-11-07 | 2024-02-02 | 华映科技（集团）股份有限公司 | 一种新型显示驱动方法 |
-
1993
- 1993-01-18 JP JP553493A patent/JPH07120720A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100289977B1 (ko) * | 1996-03-26 | 2001-05-15 | 니시무로 타이죠 | 액티브 매트릭스형 액정 표시 장치 |
| US6359607B1 (en) | 1998-03-27 | 2002-03-19 | Sharp Kabushiki Kaisha | Display device and display method |
| US6867760B2 (en) | 1998-03-27 | 2005-03-15 | Sharp Kabushiki Kaisha | Display device and display method |
| US7696969B2 (en) | 1998-03-27 | 2010-04-13 | Sharp Kabushiki Kaisha | Display device and display method |
| US8035597B2 (en) | 1998-03-27 | 2011-10-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| JP2007179045A (ja) * | 2005-12-27 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US7978163B2 (en) | 2005-12-27 | 2011-07-12 | Lg Display Co., Ltd. | Apparatus and method for driving a liquid crystal display |
| CN107845364A (zh) * | 2016-09-19 | 2018-03-27 | 上海和辉光电有限公司 | 像素补偿电路以及显示装置 |
| JP2018092011A (ja) * | 2016-12-05 | 2018-06-14 | 三菱電機株式会社 | 液晶表示装置 |
| CN117496912A (zh) * | 2023-11-07 | 2024-02-02 | 华映科技（集团）股份有限公司 | 一种新型显示驱动方法 |
| CN117496912B (zh) * | 2023-11-07 | 2025-10-03 | 华映科技（集团）股份有限公司 | 一种新型显示驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753835B1 (en) | Method for driving a liquid crystal display | |
| KR100239092B1 (ko) | 액정표시장치의 구동방법 | |
| KR100433064B1 (ko) | 액정표시장치 및 그 구동제어방법 | |
| JP2806098B2 (ja) | 表示装置の駆動方法 | |
| US5526012A (en) | Method for driving active matris liquid crystal display panel | |
| KR100289977B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| US7369108B2 (en) | Liquid crystal display | |
| US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
| US20130293526A1 (en) | Display device and method of operating the same | |
| EP0657864B1 (en) | Method of ac-driving liquid crystal display, and the same using the method | |
| JP2001202066A (ja) | 画像表示装置及びその駆動方法 | |
| US20020015017A1 (en) | Liquid crystal display and drive method thereof | |
| US20050024547A1 (en) | Liquid crystal display device and method of driving the same | |
| US6903715B2 (en) | Liquid crystal display and driving apparatus thereof | |
| JP4590390B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6864872B2 (en) | Driving method of bias compensation for TFT-LCD | |
| KR100496543B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2006078588A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US8179385B2 (en) | Liquid crystal display | |
| JP2001272959A (ja) | 液晶表示装置 | |
| JP3548811B2 (ja) | アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示素子の駆動方法 | |
| TWI275065B (en) | Method for resolving feed through effect | |
| CN111435208B (zh) | 液晶显示装置、液晶显示面板及其驱动方法 | |
| KR100631118B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 |