JPH07120886B2 - 電力分配器および電力合成器 - Google Patents
電力分配器および電力合成器Info
- Publication number
- JPH07120886B2 JPH07120886B2 JP1341053A JP34105389A JPH07120886B2 JP H07120886 B2 JPH07120886 B2 JP H07120886B2 JP 1341053 A JP1341053 A JP 1341053A JP 34105389 A JP34105389 A JP 34105389A JP H07120886 B2 JPH07120886 B2 JP H07120886B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- divided
- electrode
- field effect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、高周波電力を分配または合成する電力分配
器および電力合成器に関するものである。
器および電力合成器に関するものである。
［従来の技術］ 第４図は、例えば、「通信用マイクロ波回路」電子通信
学会編.1981.p.63に示された、従来の電力分配／合成回
路の構成説明図であり、図において、（１）〜（３）は
入出力端子、（20）〜（22）は任意の長さのマイクロス
トリップ線路、（23），（24）は1/4λ（λ：波長）の
長さのマイクロストリップ線路、（300）は、アイソレ
ーション抵抗である。
学会編.1981.p.63に示された、従来の電力分配／合成回
路の構成説明図であり、図において、（１）〜（３）は
入出力端子、（20）〜（22）は任意の長さのマイクロス
トリップ線路、（23），（24）は1/4λ（λ：波長）の
長さのマイクロストリップ線路、（300）は、アイソレ
ーション抵抗である。
次に、動作について説明する。
端子（１）に入力した入力信号は、マイクロストリップ
線路（20）を通り、1/4λの長さのマイクロストリップ
線路（23），（24）に２分配され、それぞれ、マイクロ
ストリップ線路（21）（22）を通して端子（２），
（３）に出力される。端子（２）に電力が入力した場
合、その一部が端子（１）に出力されるが、残りの電力
はアイソレーション抵抗（300）に吸収され、端子
（３）には出力されない。同様に、端子（３）に電力が
入力した場合、端子（２）には出力されない。したがっ
て、端子（２）と端子（３）のアイソレーションが取れ
ている。このことを利用して本回路は、電力分配器とし
てだけではなく、電力合成器としても用いることができ
る。
線路（20）を通り、1/4λの長さのマイクロストリップ
線路（23），（24）に２分配され、それぞれ、マイクロ
ストリップ線路（21）（22）を通して端子（２），
（３）に出力される。端子（２）に電力が入力した場
合、その一部が端子（１）に出力されるが、残りの電力
はアイソレーション抵抗（300）に吸収され、端子
（３）には出力されない。同様に、端子（３）に電力が
入力した場合、端子（２）には出力されない。したがっ
て、端子（２）と端子（３）のアイソレーションが取れ
ている。このことを利用して本回路は、電力分配器とし
てだけではなく、電力合成器としても用いることができ
る。
なお、この回路で、２等分配回路を実現する場合、マイ
クロストリップ線路（20）〜（22）の特性インピーダン
スをZoとすれば、マイクロストリップ線路（21）、（2
2）の特性インピーダンスは ・Zo、また、アイソレーション抵抗（300）は２・Zoと
なる。
クロストリップ線路（20）〜（22）の特性インピーダン
スをZoとすれば、マイクロストリップ線路（21）、（2
2）の特性インピーダンスは ・Zo、また、アイソレーション抵抗（300）は２・Zoと
なる。
［発明が解決しようとする課題］ 従来の電力分配／合成回路は以上のように構成されてい
るので、分配／合成する電力の周波数が準マイクロ波程
度に低い、即ち、波長λが長いとき時、1/4λの長さの
マイクロストリップ線路（23），（24）が長くなり、小
型化することが困難であるという問題点があった。
るので、分配／合成する電力の周波数が準マイクロ波程
度に低い、即ち、波長λが長いとき時、1/4λの長さの
マイクロストリップ線路（23），（24）が長くなり、小
型化することが困難であるという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、周波数が低い場合においても、回路を小型
にでき、かつ、各端子間のバランスの良好な電力分配器
および電力合成器を得ることを目的とする。
れたもので、周波数が低い場合においても、回路を小型
にでき、かつ、各端子間のバランスの良好な電力分配器
および電力合成器を得ることを目的とする。
［課題を解決するための手段］ この発明に係る電力分配器および電力合成器は、高周波
電力を分配する電力分配器において、分割されたドレイ
ン電極を有し、かつ、上記分割されたドレイン電極間を
接続する抵抗を有する電界効果トランジスタ（以下、FE
Tと略す）を備え、電界効果トランジスタへゲート電極
から入力された電力を上記分割されたドレイン電極のそ
れぞれへ分配して出力するものである。また、高周波電
力を合成する電力合成器において、分割されたゲート電
極を有し、かつ、上記分割されたゲート電極間を接続す
る抵抗を有する電界効果トランジスタを備え、電界効果
トランジスタへ上記分割されたゲート電極のそれぞれか
ら入力された電力を合成してドレイン電極へ出力するも
のである。
電力を分配する電力分配器において、分割されたドレイ
ン電極を有し、かつ、上記分割されたドレイン電極間を
接続する抵抗を有する電界効果トランジスタ（以下、FE
Tと略す）を備え、電界効果トランジスタへゲート電極
から入力された電力を上記分割されたドレイン電極のそ
れぞれへ分配して出力するものである。また、高周波電
力を合成する電力合成器において、分割されたゲート電
極を有し、かつ、上記分割されたゲート電極間を接続す
る抵抗を有する電界効果トランジスタを備え、電界効果
トランジスタへ上記分割されたゲート電極のそれぞれか
ら入力された電力を合成してドレイン電極へ出力するも
のである。
さらに、この発明に係る電力分配器および電力合成器
は、上記電界効果トランジスタに換えて分割されたドレ
イン電極に対応する分割されたコレクタ電極を有するバ
イポーラトランジスタを備えたものである。また、上記
電界効果トランジスタに換えて分割されたゲート電極に
対応する分割されたエミッタ電極を有するバイポーラト
ランジスタを備えたものである。
は、上記電界効果トランジスタに換えて分割されたドレ
イン電極に対応する分割されたコレクタ電極を有するバ
イポーラトランジスタを備えたものである。また、上記
電界効果トランジスタに換えて分割されたゲート電極に
対応する分割されたエミッタ電極を有するバイポーラト
ランジスタを備えたものである。
［作用］ この発明における電力分配器および電力合成器は、FET
から電力が出力する際に、分割されたドレイン電極で分
配、あるいは、FETに電力が入力する際に、分割された
ゲート電極で合成し、かつ、上記分割されたゲート電極
間を接続する抵抗により、良好な各端子間のバランスが
得られる。また、同様に、バイポーラトランジスタから
電力が出力する際に、分割されたコレクタ電極で分配、
あるいは、バイポーラトランジスタに電力が入力する際
に、分割されたエミッタ電極で合成し、かつ、上記分割
されたエミッタ電極間を接続する抵抗により、良好な各
端子間のバランスが得られる。
から電力が出力する際に、分割されたドレイン電極で分
配、あるいは、FETに電力が入力する際に、分割された
ゲート電極で合成し、かつ、上記分割されたゲート電極
間を接続する抵抗により、良好な各端子間のバランスが
得られる。また、同様に、バイポーラトランジスタから
電力が出力する際に、分割されたコレクタ電極で分配、
あるいは、バイポーラトランジスタに電力が入力する際
に、分割されたエミッタ電極で合成し、かつ、上記分割
されたエミッタ電極間を接続する抵抗により、良好な各
端子間のバランスが得られる。
［実施例］ 以下、この発明の一実施例を図について説明する。
第１図はこの発明の電力分配器の一実施例の構成図であ
り、図において、（１）〜（３）は入出力端子、（10）
はFET、（11a）はFET（10）のゲート電極、（12a）〜
（12b）はFET（10）のドレイン電極、（25a）はFETのゲ
ートのバイアス回路および整合回路、（26a），（26b）
はFETのドレインのバイアス回路および整合回路、（3
0）は、アンバランス吸収抵抗である。
り、図において、（１）〜（３）は入出力端子、（10）
はFET、（11a）はFET（10）のゲート電極、（12a）〜
（12b）はFET（10）のドレイン電極、（25a）はFETのゲ
ートのバイアス回路および整合回路、（26a），（26b）
はFETのドレインのバイアス回路および整合回路、（3
0）は、アンバランス吸収抵抗である。
次に、動作について説明する。
端子（１）に入力した電力は、FET（10）のゲートのバ
イアス回路および整合回路（25a）を介して、FET（10）
のゲート電極（11a）に入力し、FET（10）で増幅され
る。増幅された電力は、FETのドレイン電極（12a）、
（12b）に２分配され、それぞれ、バイアス回路および
整合回路（26a），（26b）を介して、端子（２）、
（３）に出力される。FETのドレイン電極（12a）、（12
b）の出力にアンバランスが生じても、ドレイン電極（1
2a）と（12b）との間に挿入されたアンバランス吸収抵
抗（30）にアンバランス分は吸収され、端子（２）、
（３）間にはアンバランスは生じない。
イアス回路および整合回路（25a）を介して、FET（10）
のゲート電極（11a）に入力し、FET（10）で増幅され
る。増幅された電力は、FETのドレイン電極（12a）、
（12b）に２分配され、それぞれ、バイアス回路および
整合回路（26a），（26b）を介して、端子（２）、
（３）に出力される。FETのドレイン電極（12a）、（12
b）の出力にアンバランスが生じても、ドレイン電極（1
2a）と（12b）との間に挿入されたアンバランス吸収抵
抗（30）にアンバランス分は吸収され、端子（２）、
（３）間にはアンバランスは生じない。
端子（２）に、電力が入力した場合、FETのドレイン−
ゲート間のアイソレーションにより、端子（１）には出
力されない。また、FETのドレイン電極（12a）と（12
b）は、直接、接続されていないので、端子（３）には
出力されない。したがって、端子（２）と、端子（１）
および（３）のアイソレーションが取れている。
ゲート間のアイソレーションにより、端子（１）には出
力されない。また、FETのドレイン電極（12a）と（12
b）は、直接、接続されていないので、端子（３）には
出力されない。したがって、端子（２）と、端子（１）
および（３）のアイソレーションが取れている。
このように分配部に、FETを用いているので、周波数が
低いときでも、回路の小形化ができ、また、利得を持つ
ことができる。
低いときでも、回路の小形化ができ、また、利得を持つ
ことができる。
第２図はこの発明の電力合成器の一実施例の構成図であ
り、図において、（11a），（11b）はゲート電極、（12
a）はドレイン電極、（25a），（25b）はFETのゲートの
バイアス回路および整合回路、（26a）はドレインのバ
イアス回路および整合回路である。
り、図において、（11a），（11b）はゲート電極、（12
a）はドレイン電極、（25a），（25b）はFETのゲートの
バイアス回路および整合回路、（26a）はドレインのバ
イアス回路および整合回路である。
端子（２）および（３）に入力した電力は、それぞれ、
ゲートのバイアス回路および整合回路（25a），（25b）
を介して、ゲート電極（11a）、（11b）に入力し、FET
（10）で増幅される。増幅された電力はFET内で合成さ
れ、ドレイン電極（12a）に出力され、ドレインのバイ
アス回路および整合回路（26a）を介して、端子（１）
に出力される。合成される際の２つの電力のアンバラン
ス分は、２つのゲート電極（11a）、（11b）間に挿入さ
れたアンバランス吸収抵抗（30）で吸収される。また、
２つのゲート電極（11a）、（11b）は直接接続されてい
ないので、端子（２）と（３）のアイソレーションが取
れており、それぞれの端子に入力した電力は、他の端子
へ出力されない。
ゲートのバイアス回路および整合回路（25a），（25b）
を介して、ゲート電極（11a）、（11b）に入力し、FET
（10）で増幅される。増幅された電力はFET内で合成さ
れ、ドレイン電極（12a）に出力され、ドレインのバイ
アス回路および整合回路（26a）を介して、端子（１）
に出力される。合成される際の２つの電力のアンバラン
ス分は、２つのゲート電極（11a）、（11b）間に挿入さ
れたアンバランス吸収抵抗（30）で吸収される。また、
２つのゲート電極（11a）、（11b）は直接接続されてい
ないので、端子（２）と（３）のアイソレーションが取
れており、それぞれの端子に入力した電力は、他の端子
へ出力されない。
上記実施例においては、等電力分配器または等電力合成
器について説明したが、不等電力分配器または不等電力
合成器であってもよく、上記実施例と同様の効果を奏す
る。第３図は、不等電力分配器の一実施例の構成図であ
り、分割されているFETのドレイン電極（12a）、（12
b）の大きさを変えることにより、不等分配比を得てい
る。なお、不等電力合成器ではゲート電極の大きさを変
えることにより、不等合成比が得られる。
器について説明したが、不等電力分配器または不等電力
合成器であってもよく、上記実施例と同様の効果を奏す
る。第３図は、不等電力分配器の一実施例の構成図であ
り、分割されているFETのドレイン電極（12a）、（12
b）の大きさを変えることにより、不等分配比を得てい
る。なお、不等電力合成器ではゲート電極の大きさを変
えることにより、不等合成比が得られる。
また、上記実施例においては電極の分割数が２つの場合
について示したが、電極の分割数を増やしても良く、上
記同様にして３つ以上の分配数または合成数の電力分配
器または電力合成器を実現することができる。
について示したが、電極の分割数を増やしても良く、上
記同様にして３つ以上の分配数または合成数の電力分配
器または電力合成器を実現することができる。
なお、FETは分割されたドレイン電極と分割されたゲー
ト電極の両方を有しても良い。
ト電極の両方を有しても良い。
さらに、上記実施例においては、半導体増幅器としてFE
Tを用いた場合について説明したが、FETに換え、分割さ
れたコレクタ電極または分割されたエミッタ電極を有す
るバイポーラトランジスタを、コレクタ電極は上記ドレ
イン電極に、また、エミッタ電極は上記ゲート電極に対
応させて用いても、上記同様の効果が得られる。
Tを用いた場合について説明したが、FETに換え、分割さ
れたコレクタ電極または分割されたエミッタ電極を有す
るバイポーラトランジスタを、コレクタ電極は上記ドレ
イン電極に、また、エミッタ電極は上記ゲート電極に対
応させて用いても、上記同様の効果が得られる。
［発明の効果］ 以上のように、この発明の電力分配器および電力合成器
は、分割されたドレイン電極、あるいは、分割されたゲ
ート電極を持つFET、または、分割されたコレクタ電
極、あるいは、分割されたエミッタ電極を持つバイポー
ラトランジスタにより構成し、分割された電極間にアン
バランス吸収抵抗を接続したので、周波数が低い場合に
も小形にして良好なアイソレーション特性が得られる効
果がある。
は、分割されたドレイン電極、あるいは、分割されたゲ
ート電極を持つFET、または、分割されたコレクタ電
極、あるいは、分割されたエミッタ電極を持つバイポー
ラトランジスタにより構成し、分割された電極間にアン
バランス吸収抵抗を接続したので、周波数が低い場合に
も小形にして良好なアイソレーション特性が得られる効
果がある。
第１図はこの発明の電力分配器の一実施例の構成図、第
２図はこの発明の電力合成器の一実施例の構成図、第３
図はこの発明の電力分配器の他の実施例を示す構成図、
第４図は従来の電力分配／合成器の構成説明図である。 図において、（１）〜（３）は入出力端子、（10）はFE
T、（11a）、（11b）はゲート電極、（12a）、（12b）
はドレイン電極、（25a）、（25b）はFETのゲートのバ
イアス回路および整合回路、（26a），（26b）はFETの
ドレインのバイアス回路および整合回路、（30）はアン
バランス吸収抵抗、（300）はアイソレーション抵抗で
ある。 なお、各図中同一符号は同一または相当部分を示す。
２図はこの発明の電力合成器の一実施例の構成図、第３
図はこの発明の電力分配器の他の実施例を示す構成図、
第４図は従来の電力分配／合成器の構成説明図である。 図において、（１）〜（３）は入出力端子、（10）はFE
T、（11a）、（11b）はゲート電極、（12a）、（12b）
はドレイン電極、（25a）、（25b）はFETのゲートのバ
イアス回路および整合回路、（26a），（26b）はFETの
ドレインのバイアス回路および整合回路、（30）はアン
バランス吸収抵抗、（300）はアイソレーション抵抗で
ある。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 礒田 陽次 神奈川県鎌倉市大船５丁目１番１号 三菱 電機株式会社情報電子研究所内 (72)発明者 池田 幸夫 神奈川県鎌倉市大船５丁目１番１号 三菱 電機株式会社情報電子研究所内 (72)発明者 豊嶋 元 神奈川県鎌倉市大船５丁目１番１号 三菱 電機株式会社情報電子研究所内 (56)参考文献 特開 昭63−309001（ＪＰ，Ａ) 特開 昭57−186347（ＪＰ，Ａ) 特開 昭57−160148（ＪＰ，Ａ) 実開 昭56−99867（ＪＰ，Ｕ) 実公 昭63−12566（ＪＰ，Ｙ２)
Claims (4)
- 【請求項１】高周波電力を分配する電力分配器におい
て、分割されたドレイン電極を有し、かつ、上記分割さ
れたドレイン電極間を接続する抵抗を有する電界効果ト
ランジスタを備え、電界効果トランジスタへゲート電極
から入力された電力を上記分割されたドレイン電極のそ
れぞれへ分配して出力することを特徴とする電力分配
器。 - 【請求項２】高周波電力を合成する電力合成器におい
て、分割されたゲート電極を有し、かつ、上記分割され
たゲート電極間を接続する抵抗を有する電界効果トラン
ジスタを備え、電界効果トランジスタへ上記分割された
ゲート電極から入力された電力を合成してドレイン電極
へ出力することを特徴とする電力合成器。 - 【請求項３】電界効果トランジスタに換えて分割された
ドレイン電極に対応する分割されたコレクタ電極を有す
るバイポーラトランジスタを備えた請求項１記載の電力
分配器。 - 【請求項４】電界効果トランジスタに換えて分割された
ゲート電極に対応する分割されたエミッタ電極を有する
バイポーラトランジスタを備えた請求項２記載の電力合
成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341053A JPH07120886B2 (ja) | 1989-12-27 | 1989-12-27 | 電力分配器および電力合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341053A JPH07120886B2 (ja) | 1989-12-27 | 1989-12-27 | 電力分配器および電力合成器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198502A JPH03198502A (ja) | 1991-08-29 |
| JPH07120886B2 true JPH07120886B2 (ja) | 1995-12-20 |
Family
ID=18342802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341053A Expired - Fee Related JPH07120886B2 (ja) | 1989-12-27 | 1989-12-27 | 電力分配器および電力合成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120886B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157548A (en) * | 1981-03-24 | 1982-09-29 | Toshiba Corp | Microwave integrated circuit |
| JPH0435758Y2 (ja) * | 1986-07-11 | 1992-08-24 | ||
| JPS63309001A (ja) * | 1987-06-10 | 1988-12-16 | A T R Koudenpa Tsushin Kenkyusho:Kk | マイクロ波集積回路装置 |
-
1989
- 1989-12-27 JP JP1341053A patent/JPH07120886B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03198502A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259312B1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| KR100257179B1 (ko) | 낮은 잡음과 높은 직선성의 hemt-hbt 결합 디바이스 | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| JPH11261351A (ja) | 電力増幅器ｍｍｉｃ | |
| JPH0680984B2 (ja) | 分布増幅ミキサ | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| JP2000509235A (ja) | 信号混合方法および装置 | |
| US4897615A (en) | High efficiency amplifier | |
| EP0853373A1 (en) | Double balanced mixer | |
| JPH03198502A (ja) | 電力分配器および電力合成器 | |
| JPS631768B2 (ja) | ||
| US12170508B2 (en) | Amplifier circuit for amplifying sinusoid signals | |
| JP2834168B2 (ja) | 分布型増幅器 | |
| US4831337A (en) | Wideband amplifier | |
| JPH0793547B2 (ja) | マイクロ波電力増幅器 | |
| JPH02113710A (ja) | ミキサ回路 | |
| JPH11112252A (ja) | 増幅器 | |
| JP2002111301A (ja) | マイクロ波回路 | |
| JP3027883B2 (ja) | マイクロ波半導体増幅器 | |
| JPS6311775Y2 (ja) | ||
| JPH032985Y2 (ja) | ||
| JPH0821820B2 (ja) | 平衡変換回路 | |
| JPH02104115A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |