JPH07121262A - クロック分配装置 - Google Patents
クロック分配装置Info
- Publication number
- JPH07121262A JPH07121262A JP5292630A JP29263093A JPH07121262A JP H07121262 A JPH07121262 A JP H07121262A JP 5292630 A JP5292630 A JP 5292630A JP 29263093 A JP29263093 A JP 29263093A JP H07121262 A JPH07121262 A JP H07121262A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- sine wave
- frequency
- circuit
- frequencies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 abstract 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ＥＭＩ対策を簡便にし、何種類もの周波数の
分配が必要な場合でも分配に必要なケーブル本数を最少
に抑える。 【構成】 クロック発生基板１の正弦波発生回路１０は
基本周波数の正弦波及びそれを分周した周波数の正弦波
を発生する。多重化回路１１は基本周波数の正弦波及び
それを分周した周波数の正弦波を多重化して１本の出力
にまとめる。クロックドライバ１２は多重化された正弦
波クロックを同軸ケーブル１０１〜１０３を介してドー
タ基板２〜４に分配する。ドータ基板２〜４では入力さ
れる正弦波クロックの中から必要とする周波数の正弦波
クロックをフィルタ回路２１，３１，３２，４１で選択
する。波形整形回路２２，３３，３４，４２は選択され
た周波数の正弦波クロックを方形波に波形整形し、集積
回路２３，２４，３５〜３７，４３，４４に分配する。
分配が必要な場合でも分配に必要なケーブル本数を最少
に抑える。 【構成】 クロック発生基板１の正弦波発生回路１０は
基本周波数の正弦波及びそれを分周した周波数の正弦波
を発生する。多重化回路１１は基本周波数の正弦波及び
それを分周した周波数の正弦波を多重化して１本の出力
にまとめる。クロックドライバ１２は多重化された正弦
波クロックを同軸ケーブル１０１〜１０３を介してドー
タ基板２〜４に分配する。ドータ基板２〜４では入力さ
れる正弦波クロックの中から必要とする周波数の正弦波
クロックをフィルタ回路２１，３１，３２，４１で選択
する。波形整形回路２２，３３，３４，４２は選択され
た周波数の正弦波クロックを方形波に波形整形し、集積
回路２３，２４，３５〜３７，４３，４４に分配する。
Description
【０００１】
【産業上の利用分野】本発明はクロック分配装置に関
し、特にクロックによって動作するシステムにおけるク
ロック分配方法に関する。
し、特にクロックによって動作するシステムにおけるク
ロック分配方法に関する。
【０００２】
【従来の技術】従来、この種のクロック分配方法におい
ては、クロック発生回路で方形波のクロック信号を作成
し、その波形をそのまま分配する方法をとっている。例
えば、クロックオシレータで正弦波の信号を発生させて
いても、その信号をディジタル集積回路で受けて方形波
に変換してから分配する方法をとっている。
ては、クロック発生回路で方形波のクロック信号を作成
し、その波形をそのまま分配する方法をとっている。例
えば、クロックオシレータで正弦波の信号を発生させて
いても、その信号をディジタル集積回路で受けて方形波
に変換してから分配する方法をとっている。
【０００３】上記のクロック分配方法については、実開
平２−４１５２２号公報に開示された技術等が提案され
ている。
平２−４１５２２号公報に開示された技術等が提案され
ている。
【０００４】また、クロックの分配に関しては１周波数
につき１本のケーブルを使用しているので、例えば５か
所に分配する場合には５本のケーブルを使用しなければ
ならず、また２種類の周波数を５か所に分配する場合に
は合計１０本のケーブルを使用しなければならない。
につき１本のケーブルを使用しているので、例えば５か
所に分配する場合には５本のケーブルを使用しなければ
ならず、また２種類の周波数を５か所に分配する場合に
は合計１０本のケーブルを使用しなければならない。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク分配方法では、方形波のクロック信号を作成して分配
しているので、高速な波形を伝送することができる。し
かしながら、そのために方形波のもつ高周波成分が発生
し、この高周波成分がＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎ
ｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害雑音）
対策上、非常に問題となる。よって、この高周波成分を
外部に出さないようにするための対策に非常に多くの労
力が必要となる。
ク分配方法では、方形波のクロック信号を作成して分配
しているので、高速な波形を伝送することができる。し
かしながら、そのために方形波のもつ高周波成分が発生
し、この高周波成分がＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎ
ｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害雑音）
対策上、非常に問題となる。よって、この高周波成分を
外部に出さないようにするための対策に非常に多くの労
力が必要となる。
【０００６】また、何種類もの周波数の分配が必要な場
合には、分配に必要なケーブル本数の増大を招いてい
る。
合には、分配に必要なケーブル本数の増大を招いてい
る。
【０００７】そこで、本発明の目的は上記問題点を解消
し、ＥＭＩ対策を簡便にすることができるクロック分配
装置を提供することにある。
し、ＥＭＩ対策を簡便にすることができるクロック分配
装置を提供することにある。
【０００８】また、本発明の他の目的は、何種類もの周
波数の分配が必要な場合でも分配に必要なケーブル本数
を最少に抑えることができるクロック分配装置を提供す
ることにある。
波数の分配が必要な場合でも分配に必要なケーブル本数
を最少に抑えることができるクロック分配装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明によるクロック分
配装置は、クロック発生回路からのクロック信号を集積
回路に分配するクロック分配装置であって、前記クロッ
ク発生回路に設けられかつ正弦波クロックを生成して前
記集積回路に供給する生成手段を備えている。
配装置は、クロック発生回路からのクロック信号を集積
回路に分配するクロック分配装置であって、前記クロッ
ク発生回路に設けられかつ正弦波クロックを生成して前
記集積回路に供給する生成手段を備えている。
【００１０】また、本発明による他のクロック分配装置
は、前記クロック発生回路が、前記正弦波クロックを分
周する分周手段と、前記生成手段の出力と前記分周手段
の出力とを多重化する多重化手段とを具備し、前記集積
回路が、前記多重化手段の出力信号の中から特定周波数
の信号を選別する選別手段を具備している。
は、前記クロック発生回路が、前記正弦波クロックを分
周する分周手段と、前記生成手段の出力と前記分周手段
の出力とを多重化する多重化手段とを具備し、前記集積
回路が、前記多重化手段の出力信号の中から特定周波数
の信号を選別する選別手段を具備している。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、クロック発生基板１で発生
された正弦波クロックは同軸ケーブル１０１〜１０３を
介して３枚のドータ基板２〜４に分配されている。
ック図である。図において、クロック発生基板１で発生
された正弦波クロックは同軸ケーブル１０１〜１０３を
介して３枚のドータ基板２〜４に分配されている。
【００１３】ここで、クロック発生基板１は分周回路を
含む正弦波発生回路１０と、正弦波発生回路１０の出力
を多重化する多重化回路１１と、多重化回路１１で多重
化された正弦波クロックを同軸ケーブル１０１〜１０３
上に出力するアナログのクロックドライバ１２とからな
っている。
含む正弦波発生回路１０と、正弦波発生回路１０の出力
を多重化する多重化回路１１と、多重化回路１１で多重
化された正弦波クロックを同軸ケーブル１０１〜１０３
上に出力するアナログのクロックドライバ１２とからな
っている。
【００１４】正弦波発生回路１０は基本周波数Ｔの正弦
波を発生して多重化回路１１に出力するとともに、この
基本周波数Ｔの正弦波を分周して周波数２Ｔ，４Ｔの正
弦波を発生して多重化回路１１に出力する。
波を発生して多重化回路１１に出力するとともに、この
基本周波数Ｔの正弦波を分周して周波数２Ｔ，４Ｔの正
弦波を発生して多重化回路１１に出力する。
【００１５】多重化回路１１は正弦波発生回路１０から
の基本周波数Ｔの正弦波及び周波数２Ｔ，４Ｔの正弦波
を多重化し、１本の出力にまとめてクロックドライバ１
２に出力する。
の基本周波数Ｔの正弦波及び周波数２Ｔ，４Ｔの正弦波
を多重化し、１本の出力にまとめてクロックドライバ１
２に出力する。
【００１６】クロックドライバ１２は多重化回路１１か
らの正弦波クロックをドータ基板２〜４に分配するため
に、この正弦波クロックを夫々コネクタ１３〜１５を介
して同軸ケーブル１０１〜１０３上に出力する。よっ
て、ドータ基板２〜４には夫々同軸ケーブル１０１〜１
０３を介してクロック発生基板１からの正弦波クロック
が供給される。
らの正弦波クロックをドータ基板２〜４に分配するため
に、この正弦波クロックを夫々コネクタ１３〜１５を介
して同軸ケーブル１０１〜１０３上に出力する。よっ
て、ドータ基板２〜４には夫々同軸ケーブル１０１〜１
０３を介してクロック発生基板１からの正弦波クロック
が供給される。
【００１７】ドータ基板２では同軸ケーブル１０１を介
して入力される正弦波クロックをコネクタ２０で受取る
と、フィルタ回路２１でその正弦波クロックの中から必
要とする基本周波数Ｔの正弦波クロックを選択する。
して入力される正弦波クロックをコネクタ２０で受取る
と、フィルタ回路２１でその正弦波クロックの中から必
要とする基本周波数Ｔの正弦波クロックを選択する。
【００１８】フィルタ回路２１で選択された基本周波数
Ｔの正弦波クロックは波形整形回路２２で方形波に波形
整形され、方形波のクロック信号として集積回路２３，
２４に分配される。この場合、集積回路２３，２４にお
ける動作で波形整形がなくても動作に支障がなければ、
波形整形回路２２は不要となる。
Ｔの正弦波クロックは波形整形回路２２で方形波に波形
整形され、方形波のクロック信号として集積回路２３，
２４に分配される。この場合、集積回路２３，２４にお
ける動作で波形整形がなくても動作に支障がなければ、
波形整形回路２２は不要となる。
【００１９】また、ドータ基板３では同軸ケーブル１０
２を介して入力される正弦波クロックをコネクタ３０で
受取ると、フィルタ回路３１，３２でその正弦波クロッ
クの中から夫々必要とする基本周波数Ｔの正弦波クロッ
ク及び周波数４Ｔの正弦波クロックを選択する。
２を介して入力される正弦波クロックをコネクタ３０で
受取ると、フィルタ回路３１，３２でその正弦波クロッ
クの中から夫々必要とする基本周波数Ｔの正弦波クロッ
ク及び周波数４Ｔの正弦波クロックを選択する。
【００２０】フィルタ回路３１，３２で夫々選択された
基本周波数Ｔの正弦波クロック及び周波数４Ｔの正弦波
クロックは波形整形回路３３，３４で方形波に波形整形
され、方形波のクロック信号として集積回路３５〜３７
に分配される。この場合、集積回路３５〜３７における
動作で波形整形がなくても動作に支障がなければ、波形
整形回路３３，３４は不要となる。
基本周波数Ｔの正弦波クロック及び周波数４Ｔの正弦波
クロックは波形整形回路３３，３４で方形波に波形整形
され、方形波のクロック信号として集積回路３５〜３７
に分配される。この場合、集積回路３５〜３７における
動作で波形整形がなくても動作に支障がなければ、波形
整形回路３３，３４は不要となる。
【００２１】さらに、ドータ基板４では同軸ケーブル１
０３を介して入力される正弦波クロックをコネクタ４０
で受取ると、フィルタ回路４１でその正弦波クロックの
中から必要とする周波数２Ｔの正弦波クロックを選択す
る。
０３を介して入力される正弦波クロックをコネクタ４０
で受取ると、フィルタ回路４１でその正弦波クロックの
中から必要とする周波数２Ｔの正弦波クロックを選択す
る。
【００２２】フィルタ回路４１で選択された周波数２Ｔ
の正弦波クロックは波形整形回路４２で方形波に波形整
形され、方形波のクロック信号として集積回路４３，４
４に分配される。この場合、集積回路４３，４４におけ
る動作で波形整形がなくても動作に支障がなければ、波
形整形回路４２は不要となる。
の正弦波クロックは波形整形回路４２で方形波に波形整
形され、方形波のクロック信号として集積回路４３，４
４に分配される。この場合、集積回路４３，４４におけ
る動作で波形整形がなくても動作に支障がなければ、波
形整形回路４２は不要となる。
【００２３】上述したような構成でクロックを分配した
場合、高周波成分を含む方形波に波形が変換されるのは
波形整形回路２２．３３，３４，４２以降の分配路とな
り、それまでは単一または複数の周波数での分配であ
る。
場合、高周波成分を含む方形波に波形が変換されるのは
波形整形回路２２．３３，３４，４２以降の分配路とな
り、それまでは単一または複数の周波数での分配であ
る。
【００２４】特に、長い線長を必要とする部分は正弦波
での分配となるので、ＥＭＩ対策上非常に有利となり、
周波数帯によっては対策が不要となる場合もあるし、ま
た対策が必要となっても特定の周波数に対する対策を行
えばよいので、ＥＭＩ対策を簡便にすることができる。
での分配となるので、ＥＭＩ対策上非常に有利となり、
周波数帯によっては対策が不要となる場合もあるし、ま
た対策が必要となっても特定の周波数に対する対策を行
えばよいので、ＥＭＩ対策を簡便にすることができる。
【００２５】さらに、集積回路２３，２４，３５〜３
７，４３，４４の入り口に波形整形機能を設けておけば
よいので、最終段の集積回路部分まで正弦波で分配する
ことができ、上記以外のメリットも大きくなる。
７，４３，４４の入り口に波形整形機能を設けておけば
よいので、最終段の集積回路部分まで正弦波で分配する
ことができ、上記以外のメリットも大きくなる。
【００２６】さらにまた、複数の周波数を送る場合に
は、分周された複数の周波数を多重化回路１１で多重化
してから夫々のドータ基板２〜４に分配するので、ケー
ブル本数は分配先の数だけあればよい。
は、分周された複数の周波数を多重化回路１１で多重化
してから夫々のドータ基板２〜４に分配するので、ケー
ブル本数は分配先の数だけあればよい。
【００２７】したがって、複数の周波数のクロックを送
るときに必要とするケーブルの本数を減少させることが
できる。これは大きなシステムにおいてケーブル本数が
多くなる場合には特に有効であり、分配に使用するケー
ブルが一般に径が太い同軸ケーブルを使用することを考
えると、ケーブル本数の減少はかなりの効果が見込まれ
る。
るときに必要とするケーブルの本数を減少させることが
できる。これは大きなシステムにおいてケーブル本数が
多くなる場合には特に有効であり、分配に使用するケー
ブルが一般に径が太い同軸ケーブルを使用することを考
えると、ケーブル本数の減少はかなりの効果が見込まれ
る。
【００２８】本発明の一実施例ではクロック発生基板１
とドータ基板２〜４との間が離れている場合のクロック
分配について説明したが、同一プリント配線板上のクロ
ック分配においても同様の効果が期待できる。
とドータ基板２〜４との間が離れている場合のクロック
分配について説明したが、同一プリント配線板上のクロ
ック分配においても同様の効果が期待できる。
【００２９】図２は本発明の他の実施例の構成を示すブ
ロック図である。図において、本発明の他の実施例は同
一プリント配線板５上でのクロック分配を示しており、
基本的には図１に示す本発明の一実施例と同じ機能を有
している。
ロック図である。図において、本発明の他の実施例は同
一プリント配線板５上でのクロック分配を示しており、
基本的には図１に示す本発明の一実施例と同じ機能を有
している。
【００３０】プリント配線板５では図示せぬクロック発
生回路からの正弦波クロックをコネクタ５０で受取る
と、その正弦波クロックをフィルタ回路５１〜５３に夫
々出力する。ここで、正弦波クロックには基本周波数Ｔ
の正弦波クロック及び周波数２Ｔ，４Ｔの正弦波クロッ
クが多重化されているものとする。
生回路からの正弦波クロックをコネクタ５０で受取る
と、その正弦波クロックをフィルタ回路５１〜５３に夫
々出力する。ここで、正弦波クロックには基本周波数Ｔ
の正弦波クロック及び周波数２Ｔ，４Ｔの正弦波クロッ
クが多重化されているものとする。
【００３１】フィルタ回路５１は正弦波クロックの中か
ら基本周波数Ｔの正弦波クロックを選択してアナログの
クロックドライバ５４に出力する。また、フィルタ回路
５２，５３は正弦波クロックの中から周波数２Ｔ，４Ｔ
の正弦波クロックを夫々選択してアナログのクロックド
ライバ５５，５６に出力する。
ら基本周波数Ｔの正弦波クロックを選択してアナログの
クロックドライバ５４に出力する。また、フィルタ回路
５２，５３は正弦波クロックの中から周波数２Ｔ，４Ｔ
の正弦波クロックを夫々選択してアナログのクロックド
ライバ５５，５６に出力する。
【００３２】クロックドライバ５４〜５６はフィルタ回
路５１〜５３からの単一周波数の正弦波クロックを複数
の集積回路５７〜６１に夫々分配する。尚、クロックド
ライバ５４〜５６は入力の波形をほとんど変えずに出力
に出す機能を有している。複数の集積回路５７〜６１各
々はクロックドライバ５４〜５６から受取った正弦波ク
ロックで動作する。
路５１〜５３からの単一周波数の正弦波クロックを複数
の集積回路５７〜６１に夫々分配する。尚、クロックド
ライバ５４〜５６は入力の波形をほとんど変えずに出力
に出す機能を有している。複数の集積回路５７〜６１各
々はクロックドライバ５４〜５６から受取った正弦波ク
ロックで動作する。
【００３３】上記の構成によって、本発明の他の実施例
では同一プリント配線板５内で、図１に示す本発明の一
実施例と同様にＥＭＩ対策上の効果を得ることができ
る。
では同一プリント配線板５内で、図１に示す本発明の一
実施例と同様にＥＭＩ対策上の効果を得ることができ
る。
【００３４】このように、ドータ基板２〜４または集積
回路５７〜６１に供給するクロック信号として正弦波を
用いることによって、ＥＭＩ対策が不要または特定の周
波数に対する対策のみを行えばよいので、ＥＭＩ対策を
簡便にすることができる。
回路５７〜６１に供給するクロック信号として正弦波を
用いることによって、ＥＭＩ対策が不要または特定の周
波数に対する対策のみを行えばよいので、ＥＭＩ対策を
簡便にすることができる。
【００３５】また、この正弦波を複数の周波数に分周し
てから多重化して同時に分配することによって、何種類
もの周波数の分配が必要な場合でも分配に必要なケーブ
ル本数を最少に抑えることができる。
てから多重化して同時に分配することによって、何種類
もの周波数の分配が必要な場合でも分配に必要なケーブ
ル本数を最少に抑えることができる。
【００３６】
【発明の効果】以上説明したように本発明のクロック分
配装置によれば、クロック発生回路で生成された正弦波
クロックを集積回路に供給することによって、ＥＭＩ対
策を簡便にすることができるという効果がある。
配装置によれば、クロック発生回路で生成された正弦波
クロックを集積回路に供給することによって、ＥＭＩ対
策を簡便にすることができるという効果がある。
【００３７】また、本発明の他のクロック分配装置によ
れば、クロック発生回路で発生した正弦波クロックを分
周した後に多重化して集積回路に供給し、多重化された
正弦波クロックの中から特定周波数の信号を集積回路で
選別することによって、何種類もの周波数の分配が必要
な場合でも分配に必要なケーブル本数を最少に抑えるこ
とができるという効果がある。
れば、クロック発生回路で発生した正弦波クロックを分
周した後に多重化して集積回路に供給し、多重化された
正弦波クロックの中から特定周波数の信号を集積回路で
選別することによって、何種類もの周波数の分配が必要
な場合でも分配に必要なケーブル本数を最少に抑えるこ
とができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
１ クロック発生基板 ２〜４ ドータ基板 ５ プリント配線板 １０ 正弦波発生回路 １１ 多重化回路 １２，５４〜５６ クロックドライバ ２１，３１，４１，５１〜５３ フィルタ回路 ２２，３３，３４，４２ 波形整形回路
【手続補正書】
【提出日】平成６年２月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (3)
- 【請求項１】 クロック発生回路からのクロック信号を
集積回路に分配するクロック分配装置であって、前記ク
ロック発生回路に設けられかつ正弦波クロックを生成し
て前記集積回路に供給する生成手段を有することを特徴
とするクロック分配装置。 - 【請求項２】 前記クロック発生回路は、前記正弦波ク
ロックを分周する分周手段と、前記生成手段の出力と前
記分周手段の出力とを多重化する多重化手段とを含み、 前記集積回路は、前記多重化手段の出力信号の中から特
定周波数の信号を選別する選別手段を含むことを特徴と
する請求項１記載のクロック分配装置。 - 【請求項３】 前記集積回路は、前記生成手段で生成さ
れた前記正弦波クロックを方形波クロックに整形する波
形整形手段を有することを特徴とする請求項１または請
求項２記載のクロック分配装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292630A JPH07121262A (ja) | 1993-10-27 | 1993-10-27 | クロック分配装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5292630A JPH07121262A (ja) | 1993-10-27 | 1993-10-27 | クロック分配装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07121262A true JPH07121262A (ja) | 1995-05-12 |
Family
ID=17784289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5292630A Pending JPH07121262A (ja) | 1993-10-27 | 1993-10-27 | クロック分配装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121262A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
| JP2005512439A (ja) * | 2001-12-11 | 2005-04-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックドインターフェイスを有するシステム |
| CN114730553A (zh) * | 2019-11-20 | 2022-07-08 | 雅马哈株式会社 | 检测系统、演奏操作装置、电子键盘乐器及检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384515A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Multiplex communication system |
| JPH03129416A (ja) * | 1989-10-14 | 1991-06-03 | Hitachi Ltd | パルス供給方式、集積回路および情報処理装置 |
-
1993
- 1993-10-27 JP JP5292630A patent/JPH07121262A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384515A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Multiplex communication system |
| JPH03129416A (ja) * | 1989-10-14 | 1991-06-03 | Hitachi Ltd | パルス供給方式、集積回路および情報処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282043A (ja) * | 1996-04-18 | 1997-10-31 | Nec Off Syst Ltd | 光学的クロック装置 |
| JP2005512439A (ja) * | 2001-12-11 | 2005-04-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックドインターフェイスを有するシステム |
| CN114730553A (zh) * | 2019-11-20 | 2022-07-08 | 雅马哈株式会社 | 检测系统、演奏操作装置、电子键盘乐器及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847516A (en) | System for feeding clock signals | |
| MY118263A (en) | Ea modulator-controlled phase-locked-loop circuit | |
| WO2004015439A3 (en) | Improved mixers with a plurality of local oscillators and systems based thereon | |
| US5130717A (en) | Antenna having elements with programmable digitally generated time delays | |
| US5530390A (en) | Random clock generating circuit and method for control of electrical systems thereof | |
| US5182415A (en) | Musical tone synthesizing device | |
| MY120762A (en) | Arrangement and method for radio communication | |
| US4412335A (en) | Digital signal distribution system | |
| US6647615B2 (en) | Parts mounting system | |
| JPH07121262A (ja) | クロック分配装置 | |
| JP2691138B2 (ja) | データ伝送システム及び方法 | |
| US5120989A (en) | Simplified clock distribution in electronic systems | |
| KR20030028563A (ko) | 전기 신호 지연을 위한 제어가능한 지연 회로 | |
| JP2725692B2 (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| US5384845A (en) | Command modulation system having command generator unit for commanding a plurality of different types of controlled units | |
| EP0923048A3 (en) | Apparatus for tetrahedral and pruned tetrahedral interpolation | |
| JPH03253130A (ja) | クロック分配装置 | |
| JPH04142832A (ja) | タイミング信号分配装置 | |
| JP2884853B2 (ja) | 振幅変調送信機 | |
| KR20040038599A (ko) | 트랜시버 모듈 | |
| JP3384846B2 (ja) | 交換可能なプロセッサの取り付け機構を持つ計算機装置 | |
| JP2998690B2 (ja) | 半導体集積回路装置及びクロック信号供給方法 | |
| JPH0764804A (ja) | 割込み制御回路 | |
| JPS62112434A (ja) | クロツク分配装置 | |
| EP0545311B1 (en) | Electronic circuit readily capable of controlling extent of a radio communication zone |