JPH07122948A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH07122948A JPH07122948A JP5289857A JP28985793A JPH07122948A JP H07122948 A JPH07122948 A JP H07122948A JP 5289857 A JP5289857 A JP 5289857A JP 28985793 A JP28985793 A JP 28985793A JP H07122948 A JPH07122948 A JP H07122948A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- collector
- resistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力端子３４に現れる歪み及び直流ドリフト
を改善する。 【構成】 トランジスタ１０及び１２を差動接続し、こ
れらトランジスタのコレクタに電流ミラーを接続する。
この電流ミラーは、トランジスタ２４と、トランジスタ
２８及び４０の並列接続とする。トランジスタ２８及び
４０が並列接続のため、各トランジスタのコレクタ電流
が小さくなり、入力信号の変動による動作点の変動も小
さくなる。よって、歪み及び直流ドリフトが改善され
る。
を改善する。 【構成】 トランジスタ１０及び１２を差動接続し、こ
れらトランジスタのコレクタに電流ミラーを接続する。
この電流ミラーは、トランジスタ２４と、トランジスタ
２８及び４０の並列接続とする。トランジスタ２８及び
４０が並列接続のため、各トランジスタのコレクタ電流
が小さくなり、入力信号の変動による動作点の変動も小
さくなる。よって、歪み及び直流ドリフトが改善され
る。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器、特に、歪
み及び直流ドリフトを改善した差動増幅器に関する。
み及び直流ドリフトを改善した差動増幅器に関する。
【０００２】
【従来の技術】差動増幅器は、１対の入力信号の差に対
応する出力信号を発生する増幅器であり、種々の電子回
路に利用されている。図４は、従来の代表的な差動増幅
器の回路図である。第１（ＮＰＮ型）トランジスタ１０
のエミッタ及び第２（ＮＰＮ型）トランジスタ１２のエ
ミッタは、夫々第１抵抗器１４及び第２抵抗器１６を介
して共通結合されると共に、定電流源１８を介して第１
電圧源Ｖeeに結合される。第１及び第２トランジスタ１
０及び１２のベースは、夫々入力端子２０及び２２に結
合される。第１トランジスタ１０のコレクタは、ダイオ
ード接合２４及び第３抵抗器２６を介して第２電圧源Ｖ
ccに結合される。なお、このダイオード接合２４は、Ｐ
ＮＰ型トランジスタのコレクタ及びベースを直結したも
のである。第２トランジスタ１２のコレクタは、第３
（ＰＮＰ型）トランジスタ２８のコレクタに結合する。
第３トランジスタ２８のベースは、第１トランジスタ１
０のコレクタに結合し、第３トランジスタのエミッタ
は、第３抵抗器３０を介して電圧源Ｖccに結合する。ト
ランジスタ１２のコレクタは、更に負荷抵抗器３２に結
合され、この負荷抵抗器３２に発生した出力電圧を出力
端子３４から得る。なお、抵抗器１４及び１６の値が等
しく、抵抗器２６及び３０の値が等しいとする。
応する出力信号を発生する増幅器であり、種々の電子回
路に利用されている。図４は、従来の代表的な差動増幅
器の回路図である。第１（ＮＰＮ型）トランジスタ１０
のエミッタ及び第２（ＮＰＮ型）トランジスタ１２のエ
ミッタは、夫々第１抵抗器１４及び第２抵抗器１６を介
して共通結合されると共に、定電流源１８を介して第１
電圧源Ｖeeに結合される。第１及び第２トランジスタ１
０及び１２のベースは、夫々入力端子２０及び２２に結
合される。第１トランジスタ１０のコレクタは、ダイオ
ード接合２４及び第３抵抗器２６を介して第２電圧源Ｖ
ccに結合される。なお、このダイオード接合２４は、Ｐ
ＮＰ型トランジスタのコレクタ及びベースを直結したも
のである。第２トランジスタ１２のコレクタは、第３
（ＰＮＰ型）トランジスタ２８のコレクタに結合する。
第３トランジスタ２８のベースは、第１トランジスタ１
０のコレクタに結合し、第３トランジスタのエミッタ
は、第３抵抗器３０を介して電圧源Ｖccに結合する。ト
ランジスタ１２のコレクタは、更に負荷抵抗器３２に結
合され、この負荷抵抗器３２に発生した出力電圧を出力
端子３４から得る。なお、抵抗器１４及び１６の値が等
しく、抵抗器２６及び３０の値が等しいとする。
【０００３】トランジスタ１０及び１２は差動接続のた
め、１対の入力信号が入力端子２０及び２２に供給され
ると、トランジスタ１０及び１２のコレクタ・エミッタ
間にに差動出力電流が流れる。一方、トランジスタ２４
及び２８並びに抵抗器２６及び３０が電流ミラーを構成
するため、トランジスタ２４及び２８のコレクタ電流は
等しい。よって、トランジスタ１２及び２８のコレクタ
電流の差が抵抗器３２に流れ、出力端子３４から差動出
力電圧が得られる。なお、電流ミラーを用いているた
め、出力端子３４の出力電圧は、電流ミラーがない場合
の２倍になる。抵抗器１４及び１６の値をＲi とし、抵
抗器３２の値をＲo とすると、利得は、ほぼ２×（Ｒo
／Ｒi ）となる。
め、１対の入力信号が入力端子２０及び２２に供給され
ると、トランジスタ１０及び１２のコレクタ・エミッタ
間にに差動出力電流が流れる。一方、トランジスタ２４
及び２８並びに抵抗器２６及び３０が電流ミラーを構成
するため、トランジスタ２４及び２８のコレクタ電流は
等しい。よって、トランジスタ１２及び２８のコレクタ
電流の差が抵抗器３２に流れ、出力端子３４から差動出
力電圧が得られる。なお、電流ミラーを用いているた
め、出力端子３４の出力電圧は、電流ミラーがない場合
の２倍になる。抵抗器１４及び１６の値をＲi とし、抵
抗器３２の値をＲo とすると、利得は、ほぼ２×（Ｒo
／Ｒi ）となる。
【０００４】
【発明が解決しようとする課題】トランジスタの特性曲
線から判る如く、コレクタ電流が小さければ、動作点が
変化しても、電流増幅率（β）の変動はほとんどない。
しかし、コレクタ電流が大きいと、動作点の変化に応じ
て電流増幅率の変動も大きくなる。このことにより、図
４に示す従来の差動増幅器でも、入力端子２０及び２２
の入力信号の変化に伴ってトランジスタの動作点が変化
するため、トランジスタ２８のベース電流が変化し、こ
のベース電流のコレクタ電流に占める割合が変化する。
よって、この影響により、出力端子３４に歪みが現れ
る。もし、トランジスタ２８のベース電流の変化分がΔ
Ｉb とすれば、ΔＩb ×Ｒo が出力端子３４の誤差分と
なる。特に、入力信号が直流電圧であれば、直流電圧ド
リフトが出力端子３４に現れる。
線から判る如く、コレクタ電流が小さければ、動作点が
変化しても、電流増幅率（β）の変動はほとんどない。
しかし、コレクタ電流が大きいと、動作点の変化に応じ
て電流増幅率の変動も大きくなる。このことにより、図
４に示す従来の差動増幅器でも、入力端子２０及び２２
の入力信号の変化に伴ってトランジスタの動作点が変化
するため、トランジスタ２８のベース電流が変化し、こ
のベース電流のコレクタ電流に占める割合が変化する。
よって、この影響により、出力端子３４に歪みが現れ
る。もし、トランジスタ２８のベース電流の変化分がΔ
Ｉb とすれば、ΔＩb ×Ｒo が出力端子３４の誤差分と
なる。特に、入力信号が直流電圧であれば、直流電圧ド
リフトが出力端子３４に現れる。
【０００５】したがって、本発明の目的は、出力端子に
現れる歪み及び直流ドリフトを改善した差動増幅器の提
供にある。
現れる歪み及び直流ドリフトを改善した差動増幅器の提
供にある。
【０００６】
【課題を解決するための手段】本発明の差動増幅器で
は、第１トランジスタ１０及び第２トランジスタ１２の
ベースに夫々１対の入力信号を受け、エミッタが夫々第
１抵抗器１４及び第２抵抗器１６を介して電流源１８に
結合される。ダイオード接続されたトランジスタ（ダイ
オード接合）２４の一端は、第１トランジスタ１０のコ
レクタに結合され、他端は、第３抵抗器２６を介して電
源Ｖccに結合される。第３トランジスタ２８のベース
は、ダイオード接合２４の一端に結合し、コレクタが第
２トランジスタ１２のコレクタに結合し、エミッタが第
４抵抗器３０を介して電源Ｖccに結合される。ここまで
は、図４の従来技術と同様であるが、本発明では、更
に、第４トランジスタ４０のベース及びコレクタが、第
３トランジスタ２８のベース及びコレクタに夫々結合
し、エミッタが第５抵抗器４２を介して電源Ｖccに結合
している。
は、第１トランジスタ１０及び第２トランジスタ１２の
ベースに夫々１対の入力信号を受け、エミッタが夫々第
１抵抗器１４及び第２抵抗器１６を介して電流源１８に
結合される。ダイオード接続されたトランジスタ（ダイ
オード接合）２４の一端は、第１トランジスタ１０のコ
レクタに結合され、他端は、第３抵抗器２６を介して電
源Ｖccに結合される。第３トランジスタ２８のベース
は、ダイオード接合２４の一端に結合し、コレクタが第
２トランジスタ１２のコレクタに結合し、エミッタが第
４抵抗器３０を介して電源Ｖccに結合される。ここまで
は、図４の従来技術と同様であるが、本発明では、更
に、第４トランジスタ４０のベース及びコレクタが、第
３トランジスタ２８のベース及びコレクタに夫々結合
し、エミッタが第５抵抗器４２を介して電源Ｖccに結合
している。
【０００７】また、本発明では、更に、第１演算増幅器
４２及び第２演算増幅器４４の非反転入力端に夫々１対
の入力信号を受け、出力端が夫々第１及び第２トランジ
スタ１０及び１２のベースに接続され、反転入力端が夫
々第１及び第２トランジスタのエミッタに接続される。
また、ダイオード接合の代わりに、コレクタが第１トラ
ンジスタ１０のコレクタに結合され、エミッタが第３抵
抗器２６を介して電源Ｖccに結合した第５トランジスタ
２４と、ベースが第５トランジスタのコレクタに結合さ
れ、エミッタが第５トランジスタのベースに結合した第
６トランジスタ４６と、この第６トランジスタのエミッ
タ及び電源Ｖcc間に結合された第６抵抗器４８とを用い
ている。
４２及び第２演算増幅器４４の非反転入力端に夫々１対
の入力信号を受け、出力端が夫々第１及び第２トランジ
スタ１０及び１２のベースに接続され、反転入力端が夫
々第１及び第２トランジスタのエミッタに接続される。
また、ダイオード接合の代わりに、コレクタが第１トラ
ンジスタ１０のコレクタに結合され、エミッタが第３抵
抗器２６を介して電源Ｖccに結合した第５トランジスタ
２４と、ベースが第５トランジスタのコレクタに結合さ
れ、エミッタが第５トランジスタのベースに結合した第
６トランジスタ４６と、この第６トランジスタのエミッ
タ及び電源Ｖcc間に結合された第６抵抗器４８とを用い
ている。
【０００８】
【実施例】図１は、本発明の好適な第１実施例の回路図
である。素子１０〜３４は、図４の従来技術と同じであ
る。ただし、抵抗器３６がトランジスタ２４及び２８の
ベース間に挿入されている。また、トランジスタ２８の
接続と同様に、ＰＮＰ型トランジスタ４０のベースは、
抵抗器３８を介してトランジスタ２４のベースに結合
し、コレクタはトランジスタ１２のコレクタに結合し、
エミッタは、抵抗器４２を介して電圧源Ｖccに結合して
いる。すなわち、トランジスタ４０がトランジスタ２８
に並列接続した構成となる。なお、抵抗器３０及び４２
の値は、抵抗器２６の値の半分である。また、この実施
例では、抵抗器３６及び３８の値は、小さく（例えば１
０オーム）、トランジスタ２８及び４０のバラツキを吸
収する。よって、トランジスタ２８及び４０の特性が完
全に同じならば、これら抵抗器３６及び３８は不要であ
る。
である。素子１０〜３４は、図４の従来技術と同じであ
る。ただし、抵抗器３６がトランジスタ２４及び２８の
ベース間に挿入されている。また、トランジスタ２８の
接続と同様に、ＰＮＰ型トランジスタ４０のベースは、
抵抗器３８を介してトランジスタ２４のベースに結合
し、コレクタはトランジスタ１２のコレクタに結合し、
エミッタは、抵抗器４２を介して電圧源Ｖccに結合して
いる。すなわち、トランジスタ４０がトランジスタ２８
に並列接続した構成となる。なお、抵抗器３０及び４２
の値は、抵抗器２６の値の半分である。また、この実施
例では、抵抗器３６及び３８の値は、小さく（例えば１
０オーム）、トランジスタ２８及び４０のバラツキを吸
収する。よって、トランジスタ２８及び４０の特性が完
全に同じならば、これら抵抗器３６及び３８は不要であ
る。
【０００９】トランジスタ２４、２８及び４０は、電流
ミラーを構成し、トランジスタ２８及び４０の組み合わ
せが、図４のトランジスタ２８の機能を果たす。よっ
て、図１では、トランジスタ１０のコレクタ電流と同じ
値の電流が、トランジスタ２８及び４０に半分ずつ流れ
る。したがって、入力信号の変化に応じたトランジスタ
２８及び４０の動作点の変化は、図４の場合よりも大幅
に小さくなるため、歪み及び直流電圧ドリフトも小さく
なる。例えば、出力端子３４で、±１．５ボルト程度の
信号を扱う場合、直流電圧ドリフトは、１〜３％が０．
１〜０．３％以下まで改善される。しかし、トランジス
タ２８及び４０のコレクタ電流の合流点での電流は、ト
ランジスタ２４のコレクタ電流と同じなので、出力端子
３４からは、電流ミラーを用いない場合の２倍の出力信
号を取り出せる。
ミラーを構成し、トランジスタ２８及び４０の組み合わ
せが、図４のトランジスタ２８の機能を果たす。よっ
て、図１では、トランジスタ１０のコレクタ電流と同じ
値の電流が、トランジスタ２８及び４０に半分ずつ流れ
る。したがって、入力信号の変化に応じたトランジスタ
２８及び４０の動作点の変化は、図４の場合よりも大幅
に小さくなるため、歪み及び直流電圧ドリフトも小さく
なる。例えば、出力端子３４で、±１．５ボルト程度の
信号を扱う場合、直流電圧ドリフトは、１〜３％が０．
１〜０．３％以下まで改善される。しかし、トランジス
タ２８及び４０のコレクタ電流の合流点での電流は、ト
ランジスタ２４のコレクタ電流と同じなので、出力端子
３４からは、電流ミラーを用いない場合の２倍の出力信
号を取り出せる。
【００１０】図２は、本発明の他の実施例の部分的回路
図であり、図１のトランジスタ１０及び１２のコレクタ
よりも上の部分を示している。図１の実施例との相違点
は、図１ではトランジスタ２８と並列に１個のトランジ
スタ４０を接続したが、図２では、トランジスタ２８と
並列にＮ個のトランジスタ４０−１〜４０−Ｎ及び関連
抵抗器を接続した点である。なお、抵抗器３０、４２−
１〜４２−Ｎの値は、抵抗器２６の値の１／（Ｎ＋１）
である。よって、図１では、２個のトランジスタで分流
していた電流を、図２では、Ｎ＋１個のトランジスタで
分流する事になり、１個のトランジスタに流れる電流が
大幅に減少する。したがって、入力信号の変化に伴った
トランジスタ２８、４０−１〜４０−Ｎの各々の動作点
の変動が大幅に小さくなる。このことにより、出力端子
３４での信号歪み及び直流電圧ドリフトも大幅に小さく
なる。しかし、トランジスタ２８、４０−１〜４０−Ｎ
の各々のスタンバイ状態におけるコレクタ電流が減少す
るために、高周波特性が劣化するという問題が生じる。
よって、直流を含む広帯域の信号を増幅する場合は、Ｎ
が１〜３が適当である。（Ｎ＝１が図１に相当する。）
図であり、図１のトランジスタ１０及び１２のコレクタ
よりも上の部分を示している。図１の実施例との相違点
は、図１ではトランジスタ２８と並列に１個のトランジ
スタ４０を接続したが、図２では、トランジスタ２８と
並列にＮ個のトランジスタ４０−１〜４０−Ｎ及び関連
抵抗器を接続した点である。なお、抵抗器３０、４２−
１〜４２−Ｎの値は、抵抗器２６の値の１／（Ｎ＋１）
である。よって、図１では、２個のトランジスタで分流
していた電流を、図２では、Ｎ＋１個のトランジスタで
分流する事になり、１個のトランジスタに流れる電流が
大幅に減少する。したがって、入力信号の変化に伴った
トランジスタ２８、４０−１〜４０−Ｎの各々の動作点
の変動が大幅に小さくなる。このことにより、出力端子
３４での信号歪み及び直流電圧ドリフトも大幅に小さく
なる。しかし、トランジスタ２８、４０−１〜４０−Ｎ
の各々のスタンバイ状態におけるコレクタ電流が減少す
るために、高周波特性が劣化するという問題が生じる。
よって、直流を含む広帯域の信号を増幅する場合は、Ｎ
が１〜３が適当である。（Ｎ＝１が図１に相当する。）
【００１１】ところで、図１及び図２の実施例では、ト
ランジスタ１２のコレクタに接続する部品が増加するた
めに、浮遊容量が増加して、高周波の伝達特性が悪化す
る。この問題を解決するために、図３に示す第３実施例
では、トランジスタ２４のコレクタ及びベース間に、エ
ミッタ・フォロア回路（トランジスタ４６、抵抗器４８
及び５０）を接続して、トランジスタ２４のベースにお
けるインピーダンスを下げている。よって、高周波信号
における歪みの増加を抑圧できる。なお、抵抗器５０
は、エミッタ・フォロワ回路としてはなくてもよいが、
抵抗器５０を付加した方が、高周波特性が改善された。
ランジスタ１２のコレクタに接続する部品が増加するた
めに、浮遊容量が増加して、高周波の伝達特性が悪化す
る。この問題を解決するために、図３に示す第３実施例
では、トランジスタ２４のコレクタ及びベース間に、エ
ミッタ・フォロア回路（トランジスタ４６、抵抗器４８
及び５０）を接続して、トランジスタ２４のベースにお
けるインピーダンスを下げている。よって、高周波信号
における歪みの増加を抑圧できる。なお、抵抗器５０
は、エミッタ・フォロワ回路としてはなくてもよいが、
抵抗器５０を付加した方が、高周波特性が改善された。
【００１２】また、入力信号に応じてトランジスタの動
作点が変動することにより、トランジスタ１０及び１２
のエミッタ抵抗値が変動してしまう。その結果、差動増
幅器全体の利得が変動し、その影響で出力端子３４に歪
みや直流電圧ドリフトが現れる。これらトランジスタ１
０及び１２のエミッタ抵抗値の変動を防止するために、
図３の実施例では、図示の如く演算増幅器４２及び４４
を追加している。すなわち、演算増幅器４２の非反転入
力端を入力端子２０に接続し、反転入力端をトランジス
タ１０のエミッタに接続し、出力端をトランジスタ１０
のベースに接続している。同様に、演算増幅器４４の非
反転入力端を入力端子２２に接続し、反転入力端をトラ
ンジスタ１２のエミッタに接続し、出力端をトランジス
タ１２のベースに接続している。よって、トランジスタ
１０及び１２のエミッタ抵抗が、演算増幅器４２及び４
４の帰還路に入るため、これらトランジスタのエミッタ
電圧が、エミッタ抵抗の変動の影響を受けない。したが
って、エミッタ抵抗が変動しても、差動増幅器の利得は
影響されない。なお、図３の回路に、図２の回路を適用
して、トランジスタ４０をトランジスタ４０−１〜４０
−Ｎ及びその関連抵抗器に置換してもよい。
作点が変動することにより、トランジスタ１０及び１２
のエミッタ抵抗値が変動してしまう。その結果、差動増
幅器全体の利得が変動し、その影響で出力端子３４に歪
みや直流電圧ドリフトが現れる。これらトランジスタ１
０及び１２のエミッタ抵抗値の変動を防止するために、
図３の実施例では、図示の如く演算増幅器４２及び４４
を追加している。すなわち、演算増幅器４２の非反転入
力端を入力端子２０に接続し、反転入力端をトランジス
タ１０のエミッタに接続し、出力端をトランジスタ１０
のベースに接続している。同様に、演算増幅器４４の非
反転入力端を入力端子２２に接続し、反転入力端をトラ
ンジスタ１２のエミッタに接続し、出力端をトランジス
タ１２のベースに接続している。よって、トランジスタ
１０及び１２のエミッタ抵抗が、演算増幅器４２及び４
４の帰還路に入るため、これらトランジスタのエミッタ
電圧が、エミッタ抵抗の変動の影響を受けない。したが
って、エミッタ抵抗が変動しても、差動増幅器の利得は
影響されない。なお、図３の回路に、図２の回路を適用
して、トランジスタ４０をトランジスタ４０−１〜４０
−Ｎ及びその関連抵抗器に置換してもよい。
【００１３】
【発明の効果】上述の如く、本発明によれば、トランジ
スタ２８に並列にトランジスタ４０を接続することによ
り、トランジスタ２８及び４０の各々のコレクタ電流を
減らし、動作点の変動による歪み及び直流電圧ドリフト
の影響を改善できる。また、エミッタ・フォロワ・トラ
ンジスタ４６を付加して、トランジスタ４０の追加によ
る浮遊容量の影響を低減して、高周波特性を改善でき
る。さらに、演算増幅器４２及び４４の追加により、ト
ランジスタ１０及び１２のエミッタ抵抗の変動による利
得変動を改善できる。
スタ２８に並列にトランジスタ４０を接続することによ
り、トランジスタ２８及び４０の各々のコレクタ電流を
減らし、動作点の変動による歪み及び直流電圧ドリフト
の影響を改善できる。また、エミッタ・フォロワ・トラ
ンジスタ４６を付加して、トランジスタ４０の追加によ
る浮遊容量の影響を低減して、高周波特性を改善でき
る。さらに、演算増幅器４２及び４４の追加により、ト
ランジスタ１０及び１２のエミッタ抵抗の変動による利
得変動を改善できる。
【図１】本発明による差動増幅器の第１実施例の回路図
である。
である。
【図２】本発明による差動増幅器の第２実施例の部分的
回路図である。
回路図である。
【図３】本発明による差動増幅器の第３実施例の回路図
である。
である。
【図４】従来の差動増幅器の回路図である。
１０ 第１トランジスタ １２ 第２トランジスタ １４ 第１抵抗器 １６ 第２抵抗器 ２４ ダイオード接合（第５トランジスタ） ２６ 第３抵抗器 ２８ 第３トランジスタ ３０ 第４抵抗器 ４０ 第４トランジスタ ４２ 第５抵抗器 ４６ 第６トランジスタ ４８ 第６抵抗器
Claims (2)
- 【請求項１】 ベースに夫々１対の入力信号を受け、エ
ミッタが夫々第１及び第２抵抗器を介して電流源に結合
された第１及び第２トランジスタと、 一端が上記第１トランジスタのコレクタに結合されたダ
イオード接合と、 該ダイオード接合の他端及び電源間に結合された第３抵
抗器と、 ベースが上記ダイオード接合の一端に結合し、コレクタ
が上記第２トランジスタのコレクタに結合し、エミッタ
が第４抵抗器を介して電源に結合された第３トランジス
タとを具え、 上記第２トランジスタのコレクタから出力信号を得る差
動増幅器において、 ベース及びコレクタが上記第３トランジスタのベース及
びコレクタに夫々結合し、エミッタが第５抵抗器を介し
て上記電源に結合した第４トランジスタを更に具えたこ
とを特徴とする差動増幅器。 - 【請求項２】 エミッタが夫々第１及び第２抵抗器を介
して電流源に結合された第１及び第２トランジスタと、 一端が上記第１トランジスタのコレクタに結合されたダ
イオード接合と、 該ダイオード接合の他端及び電源間に結合された第３抵
抗器と、 ベースが上記ダイオード接合の一端に結合し、コレクタ
が上記第２トランジスタのコレクタに結合し、エミッタ
が第４抵抗器を介して電源に結合された第３トランジス
タとを具え、 上記第２トランジスタのコレクタから出力信号を得る差
動増幅器において、 ベース及びコレクタが上記第３トランジスタのベース及
びコレクタに夫々結合し、エミッタが第５抵抗器を介し
て上記電源に結合した第４トランジスタと、 非反転入力端に夫々１対の入力信号を受け、出力端が夫
々上記第１及び第２トランジスタのベースに接続され、
反転入力端が夫々上記第１及び第２トランジスタのエミ
ッタに接続された第１及び第２演算増幅器と、 上記ダイオード接合の代わりに、コレクタが上記第１ト
ランジスタのコレクタに結合され、エミッタが上記第３
抵抗器を介して上記電源に結合した第５トランジスタ、
ベースが上記第５トランジスタのコレクタに結合され、
エミッタが上記第５トランジスタのベースに結合した第
６トランジスタ、及び該第６トランジスタのエミッタ及
び上記電源間に結合された第６抵抗器とを更に具えたこ
とを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289857A JPH07122948A (ja) | 1993-10-27 | 1993-10-27 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5289857A JPH07122948A (ja) | 1993-10-27 | 1993-10-27 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122948A true JPH07122948A (ja) | 1995-05-12 |
Family
ID=17748664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5289857A Pending JPH07122948A (ja) | 1993-10-27 | 1993-10-27 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122948A (ja) |
-
1993
- 1993-10-27 JP JP5289857A patent/JPH07122948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724978B2 (ja) | 差動入力および出力を有する増幅器 | |
| US4970470A (en) | DC-coupled transimpedance amplifier | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| CA1165829A (en) | Integrated amplifier arrangement | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US20030107429A1 (en) | Current source circuit | |
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| US6801090B1 (en) | High performance differential amplifier | |
| RU2053592C1 (ru) | Усилитель | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| JPH07122948A (ja) | 差動増幅器 | |
| US7019590B1 (en) | Self-stabilizing differential load circuit with well controlled impedance | |
| JPH0133046B2 (ja) | ||
| JP4516177B2 (ja) | 可変利得増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3688478B2 (ja) | 光受信回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH01213008A (ja) | 増幅回路 |