JPH07122972A - 電力可変減衰装置 - Google Patents
電力可変減衰装置Info
- Publication number
- JPH07122972A JPH07122972A JP27016593A JP27016593A JPH07122972A JP H07122972 A JPH07122972 A JP H07122972A JP 27016593 A JP27016593 A JP 27016593A JP 27016593 A JP27016593 A JP 27016593A JP H07122972 A JPH07122972 A JP H07122972A
- Authority
- JP
- Japan
- Prior art keywords
- power
- attenuator
- level
- input
- variable attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ素子のオン抵抗を外部から制御
して入力信号の電力レベルを減衰させる電力減衰装置で
あって、電力レベルが高い場合でも、歪の少ない減衰出
力を得る。 【構成】 可変減衰器５の前段に、入力電力を減衰させ
る固定減衰器４を設ける。入力信号のレベルを電力検出
器で検出し、この検出結果に応じてスイッチ１と２及び
３とを切替制御し、固定減衰器４の出力と入力信号とを
択一的に可変減衰器５に入力せしめる。 【効果】 電力レベルが低い場合は本線系Ａ側、高い場
合は支線系Ｂ側を選択することにより、可変減衰器５へ
の入力レベルは常に低くなるので、トランジスタ素子１
０及び１１の特性にかかわらず、歪の少ない減衰出力が
得られる。
して入力信号の電力レベルを減衰させる電力減衰装置で
あって、電力レベルが高い場合でも、歪の少ない減衰出
力を得る。 【構成】 可変減衰器５の前段に、入力電力を減衰させ
る固定減衰器４を設ける。入力信号のレベルを電力検出
器で検出し、この検出結果に応じてスイッチ１と２及び
３とを切替制御し、固定減衰器４の出力と入力信号とを
択一的に可変減衰器５に入力せしめる。 【効果】 電力レベルが低い場合は本線系Ａ側、高い場
合は支線系Ｂ側を選択することにより、可変減衰器５へ
の入力レベルは常に低くなるので、トランジスタ素子１
０及び１１の特性にかかわらず、歪の少ない減衰出力が
得られる。
Description
【０００１】
【産業上の利用分野】本発明は電力可変減衰装置に関
し、特に高周波信号の電力可変減衰装置に関する。
し、特に高周波信号の電力可変減衰装置に関する。
【０００２】
【従来の技術】従来の電力可変減衰器について図４及び
図５を参照して説明する。
図５を参照して説明する。
【０００３】図４において、電力可変減衰器５は、入力
端子６と出力端子７との間に直列に設けられた電界効果
トランジスタ（以下、ＦＥＴと略す）１１と、入力端子
６とグランドとの間に設けられたＦＥＴ１０と、これら
のゲートにバイアスを与えるゲートバイアス回路１２及
び１３とを含んで構成されている。かかる構成からなる
従来の可変減衰器５は、ＦＥＴ１０及び１１のオン抵抗
を制御することにより入力端子６への高周波入力信号の
電力レベルを減衰させるものである。
端子６と出力端子７との間に直列に設けられた電界効果
トランジスタ（以下、ＦＥＴと略す）１１と、入力端子
６とグランドとの間に設けられたＦＥＴ１０と、これら
のゲートにバイアスを与えるゲートバイアス回路１２及
び１３とを含んで構成されている。かかる構成からなる
従来の可変減衰器５は、ＦＥＴ１０及び１１のオン抵抗
を制御することにより入力端子６への高周波入力信号の
電力レベルを減衰させるものである。
【０００４】すなわち、ＦＥＴのドレイン電圧Ｖd ―ド
レイン電流Ｉd 特性における非飽和部分の直線の傾き
（抵抗）がゲートバイアス電圧によって変化することを
利用しているのである。そして、減衰量を高くする場合
は、ＦＥＴ１１のバイアスを深くすると共にＦＥＴ１０
へのバイアスを浅くすれば、ＦＥＴ１０のオン抵抗が小
さくなり、減衰量が大となる。逆に減衰量を低くする場
合は、ＦＥＴ１１のバイアスを浅くすると共にＦＥＴ１
０へのバイアスを深くすれば、ＦＥＴ１１のオン抵抗が
小さくなり、減衰量が小となる。
レイン電流Ｉd 特性における非飽和部分の直線の傾き
（抵抗）がゲートバイアス電圧によって変化することを
利用しているのである。そして、減衰量を高くする場合
は、ＦＥＴ１１のバイアスを深くすると共にＦＥＴ１０
へのバイアスを浅くすれば、ＦＥＴ１０のオン抵抗が小
さくなり、減衰量が大となる。逆に減衰量を低くする場
合は、ＦＥＴ１１のバイアスを浅くすると共にＦＥＴ１
０へのバイアスを深くすれば、ＦＥＴ１１のオン抵抗が
小さくなり、減衰量が小となる。
【０００５】一方、図４の減衰器５の変形例として図５
の減衰器９がある。これは、減衰用のＦＥＴの前後に抵
抗器１４及び１５を設けており、入力側からみた反射波
が入力側に帰ることを防ぐ構成となっている。各ＦＥＴ
のゲートバイアスの制御は図５の場合と同様であり、か
かる構成によっても入力端子６への入力信号のレベルを
減衰させることができる。
の減衰器９がある。これは、減衰用のＦＥＴの前後に抵
抗器１４及び１５を設けており、入力側からみた反射波
が入力側に帰ることを防ぐ構成となっている。各ＦＥＴ
のゲートバイアスの制御は図５の場合と同様であり、か
かる構成によっても入力端子６への入力信号のレベルを
減衰させることができる。
【０００６】
【発明が解決しようとする課題】上述した従来の電力可
変減衰器は、いずれもＦＥＴを用いて減衰量を変化させ
る構成である。したがって、入力信号の電力レベルが高
く、減衰量を多く得ようとするとＦＥＴが、その特性の
飽和部分で動作することとなり、歪が多く、信号が劣化
するという欠点がある。
変減衰器は、いずれもＦＥＴを用いて減衰量を変化させ
る構成である。したがって、入力信号の電力レベルが高
く、減衰量を多く得ようとするとＦＥＴが、その特性の
飽和部分で動作することとなり、歪が多く、信号が劣化
するという欠点がある。
【０００７】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は入力信号の電力レ
ベルが高い場合であっても、歪がなく信号を減衰させる
ことのできる電力可変減衰装置を提供することである。
めになされたものであり、その目的は入力信号の電力レ
ベルが高い場合であっても、歪がなく信号を減衰させる
ことのできる電力可変減衰装置を提供することである。
【０００８】
【課題を解決するための手段】本発明による電力可変減
衰装置は、トランジスタ素子のオン抵抗を外部から制御
することにより入力電力を減衰させる第１の減衰器を有
する電力可変減衰装置であって、前記入力電力を減衰さ
せる第２の減衰器と、前記入力電力のレベルに応じて前
記第２の減衰器の出力と前記入力電力とを択一的に前記
第１の減衰器に入力せしめる選択手段とを有することを
特徴とする。
衰装置は、トランジスタ素子のオン抵抗を外部から制御
することにより入力電力を減衰させる第１の減衰器を有
する電力可変減衰装置であって、前記入力電力を減衰さ
せる第２の減衰器と、前記入力電力のレベルに応じて前
記第２の減衰器の出力と前記入力電力とを択一的に前記
第１の減衰器に入力せしめる選択手段とを有することを
特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の第１の実施例による電力可
変減衰装置の構成を示すブロック図であり、図４及び図
５と同等部分は同一符号により示されている。図におい
て、本発明の第１の実施例による電力可変減衰装置は、
可変減衰器５の入力側に設けられた固定減衰器４と、こ
の固定減衰器４と可変減衰器５とを接続又は未接続の状
態にするためのスイッチ１〜３とを含んで構成されてい
る。スイッチ１〜３は図示せぬ電力検出器によって制御
されるものであるが、電力検出器の構成については後述
する。
変減衰装置の構成を示すブロック図であり、図４及び図
５と同等部分は同一符号により示されている。図におい
て、本発明の第１の実施例による電力可変減衰装置は、
可変減衰器５の入力側に設けられた固定減衰器４と、こ
の固定減衰器４と可変減衰器５とを接続又は未接続の状
態にするためのスイッチ１〜３とを含んで構成されてい
る。スイッチ１〜３は図示せぬ電力検出器によって制御
されるものであるが、電力検出器の構成については後述
する。
【００１１】スイッチ１は入力信号の電力レベルが所定
の基準値より低いときに閉状態となり、高いときに開状
態となる。また、スイッチ２及び３は入力信号の電力レ
ベルが所定の基準値より高いときに共に閉状態となり、
低いときに共に開状態となる。固定減衰器４には、周知
のπ型減衰器等を用いることができる。なお、可変減衰
器５は、先述したものと同様の構成である。
の基準値より低いときに閉状態となり、高いときに開状
態となる。また、スイッチ２及び３は入力信号の電力レ
ベルが所定の基準値より高いときに共に閉状態となり、
低いときに共に開状態となる。固定減衰器４には、周知
のπ型減衰器等を用いることができる。なお、可変減衰
器５は、先述したものと同様の構成である。
【００１２】かかる構成において、入力信号の電力レベ
ルが所定の基準値より低い場合には、スイッチ１が閉状
態になると共に、スイッチ２及び３が開状態となる。こ
れにより、本線系Ａが選択され、入力端子６への入力信
号が可変減衰器５で減衰された後、出力端子７に導出さ
れる。この場合、電力レベルが低いので、歪の少ない信
号が得られる。
ルが所定の基準値より低い場合には、スイッチ１が閉状
態になると共に、スイッチ２及び３が開状態となる。こ
れにより、本線系Ａが選択され、入力端子６への入力信
号が可変減衰器５で減衰された後、出力端子７に導出さ
れる。この場合、電力レベルが低いので、歪の少ない信
号が得られる。
【００１３】一方、入力信号の電力レベルが所定の基準
値より高い場合には、スイッチ２及び３が閉状態になる
と共に、スイッチ１が開状態になる。これにより、支線
系Ｂが選択される。よって、入力端子６への入力信号は
固定減衰器４で電力レベルが十分抑えられた後、可変減
衰器５で減衰され出力端子７に導出される。この場合に
おいても固定減衰器４に入力される電力レベルは低いの
で、歪の少ない信号が得られる。
値より高い場合には、スイッチ２及び３が閉状態になる
と共に、スイッチ１が開状態になる。これにより、支線
系Ｂが選択される。よって、入力端子６への入力信号は
固定減衰器４で電力レベルが十分抑えられた後、可変減
衰器５で減衰され出力端子７に導出される。この場合に
おいても固定減衰器４に入力される電力レベルは低いの
で、歪の少ない信号が得られる。
【００１４】次に、図２を参照して本発明の第２の実施
例について説明する。図２は、本線系Ａと支線系Ｂとを
１つのスイッチ８によって切替選択する構成であり、他
は図１の構成と同様である。図１における３つのスイッ
チ１〜３の機能を１つのスイッチ８により実現したもの
である。
例について説明する。図２は、本線系Ａと支線系Ｂとを
１つのスイッチ８によって切替選択する構成であり、他
は図１の構成と同様である。図１における３つのスイッ
チ１〜３の機能を１つのスイッチ８により実現したもの
である。
【００１５】かかる構成において、スイッチ８は入力信
号のレベルが所定の基準値より低いときに本線系Ａ側、
高いときに支線系Ｂ側を選択するように切替制御され
る。これにより、上述した第１の実施例の場合と同様の
効果が得られる。
号のレベルが所定の基準値より低いときに本線系Ａ側、
高いときに支線系Ｂ側を選択するように切替制御され
る。これにより、上述した第１の実施例の場合と同様の
効果が得られる。
【００１６】次に、各スイッチを切替制御するための電
力検出器について説明する。図３は、図１におけるスイ
ッチ１〜３を切替制御する電力検出器の構成例を示すブ
ロック図であり、図１と同等部分は同一符号により示さ
れている。図において、本例の電力検出器１００は、入
力信号を分波する方向性結合器１０１と、この分波され
た信号の直流電圧レベルを検出する検波器１０２と、こ
の検波出力レベルを基準電圧Ｖref と比較する電圧比較
器１０３と、この比較結果を反転させる反転回路１０４
とから構成されている。
力検出器について説明する。図３は、図１におけるスイ
ッチ１〜３を切替制御する電力検出器の構成例を示すブ
ロック図であり、図１と同等部分は同一符号により示さ
れている。図において、本例の電力検出器１００は、入
力信号を分波する方向性結合器１０１と、この分波され
た信号の直流電圧レベルを検出する検波器１０２と、こ
の検波出力レベルを基準電圧Ｖref と比較する電圧比較
器１０３と、この比較結果を反転させる反転回路１０４
とから構成されている。
【００１７】かかる構成によれば、入力信号の電力レベ
ルが基準値より高いか低いかによってスイッチ１とスイ
ッチ２及び３とを切替制御することができる。図２にお
けるスイッチ８についても同様の電力検出器により切替
制御することができる。
ルが基準値より高いか低いかによってスイッチ１とスイ
ッチ２及び３とを切替制御することができる。図２にお
けるスイッチ８についても同様の電力検出器により切替
制御することができる。
【００１８】なお、検波器１０２は、ダイオード等を用
いて当業者が容易に構成することができる。
いて当業者が容易に構成することができる。
【００１９】基準電圧Ｖref の値については、可変減衰
器５内のＦＥＴの特性を考慮し、歪の生じない入力電力
レベルのとき本線系Ａ側、歪の生じるレベルのとき支線
系Ｂ側を選択するような値に設定すれば良い。
器５内のＦＥＴの特性を考慮し、歪の生じない入力電力
レベルのとき本線系Ａ側、歪の生じるレベルのとき支線
系Ｂ側を選択するような値に設定すれば良い。
【００２０】
【発明の効果】以上説明したように本発明は、可変減衰
器へ入力される高周波信号の電力レベルを調整するため
の固定減衰器を設けてスイッチにより切替制御すること
により、入力信号の電力レベルの高低にかかわらず常に
歪を抑えながら、減衰量を変化させることができるとい
う効果がある。
器へ入力される高周波信号の電力レベルを調整するため
の固定減衰器を設けてスイッチにより切替制御すること
により、入力信号の電力レベルの高低にかかわらず常に
歪を抑えながら、減衰量を変化させることができるとい
う効果がある。
【図１】本発明の第１の実施例による電力可変減衰装置
の主要部の構成を示すブロック図である。
の主要部の構成を示すブロック図である。
【図２】本発明の第２の実施例による電力可変減衰装置
の主要部の構成を示すブロック図である。
の主要部の構成を示すブロック図である。
【図３】図１の電力可変減衰装置に用いる電力検出器の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図４】一般的な電力可変減衰器の構成例を示すブロッ
ク図である。
ク図である。
【図５】一般的な電力可変減衰器の他の構成例を示すブ
ロック図である。
ロック図である。
１〜３，８ スイッチ ４ 固定減衰器 ５，９ 可変減衰器 ６ 入力端子 ７ 出力端子 １０，１１ ＦＥＴ １２，１３ ゲートバイアス回路 １００ 電力検出器
Claims (2)
- 【請求項１】 トランジスタ素子のオン抵抗を外部から
制御することにより入力電力を減衰させる第１の減衰器
を有する電力可変減衰装置であって、前記入力電力を減
衰させる第２の減衰器と、前記入力電力のレベルに応じ
て前記第２の減衰器の出力と前記入力電力とを択一的に
前記第１の減衰器に入力せしめる選択手段とを有するこ
とを特徴とする電力可変減衰装置。 - 【請求項２】 前記選択手段は、前記入力電力のレベル
を検出する電力検出器と、この検出結果に応じて前記第
２の減衰器の出力と前記入力電力とを択一的に前記第１
の減衰器に入力せしめるスイッチとを有することを特徴
とする請求項１記載の電力可変減衰装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27016593A JPH07122972A (ja) | 1993-10-28 | 1993-10-28 | 電力可変減衰装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27016593A JPH07122972A (ja) | 1993-10-28 | 1993-10-28 | 電力可変減衰装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122972A true JPH07122972A (ja) | 1995-05-12 |
Family
ID=17482446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27016593A Pending JPH07122972A (ja) | 1993-10-28 | 1993-10-28 | 電力可変減衰装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122972A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177897A (ja) * | 2007-01-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 |
-
1993
- 1993-10-28 JP JP27016593A patent/JPH07122972A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177897A (ja) * | 2007-01-19 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675380B2 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| JPH1041774A (ja) | 減衰器 | |
| JP2002314373A (ja) | 可変減衰器 | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| US7030515B2 (en) | Individually biased transistor high frequency switch | |
| JPH11145777A (ja) | ステップアテネータ | |
| US7253700B1 (en) | Circuit for controlling a linear-in-decibels attenuator circuit using an analog control signal | |
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| KR950013044A (ko) | 양방향 핀을 구비한 집적회로 | |
| US5644262A (en) | Digitally controlled capacitive load | |
| JPH0758563A (ja) | ステップ減衰器 | |
| US6218875B1 (en) | High speed lock-up phase locked loop circuit | |
| US7274760B2 (en) | Circuit and method for dynamically modifiable signal processor | |
| US5798959A (en) | Method and device for soft-driving an array of logic gates and suppression of switching distortion | |
| JP2993449B2 (ja) | ステップアッテネータ | |
| JP2004242240A (ja) | 出力ｄｃ電圧調整高周波用バッファアンプ回路 | |
| JP3011061B2 (ja) | 高周波スイッチ回路 | |
| KR100263527B1 (ko) | 디지털 제어 가변 감쇠기 | |
| EP0753937B1 (en) | Method and circuit for the suppression of switching distortion in digitally controlled attenuators | |
| KR0146815B1 (ko) | 아날로그 신호 전송을 위한 스위치 | |
| JP2003037478A (ja) | 帯域可変型ｒｃフィルタ | |
| JP2004200953A (ja) | 減衰装置 | |
| JPH06311007A (ja) | 半導体スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010220 |