JPH07128696A - プログラマブル焦点面信号プロセッサ及びシステム - Google Patents
プログラマブル焦点面信号プロセッサ及びシステムInfo
- Publication number
- JPH07128696A JPH07128696A JP6183789A JP18378994A JPH07128696A JP H07128696 A JPH07128696 A JP H07128696A JP 6183789 A JP6183789 A JP 6183789A JP 18378994 A JP18378994 A JP 18378994A JP H07128696 A JPH07128696 A JP H07128696A
- Authority
- JP
- Japan
- Prior art keywords
- focal plane
- plane array
- signal
- processor
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【構成】 プログラマブル焦点面信号プロセッサが、ア
ナログデジタル変換、不均一性補正、ガンマ線スパイク
補償をデュワびん内の単一のシリコン基板上で全てデジ
タル的に実行する。アーキテクチャは、時間遅延積分及
び空間フィルタリングをサポートすることにより焦点面
アレイ・データの信号対雑音比を向上させる。プロセッ
サは、動作中でも変更又は削除可能なプログラム可能な
係数を有する。 【効果】 このアーキテクチャは赤外データに対する信
号対雑音比を向上させかつ赤外焦点面アレイからの出力
データ帯域幅を２桁低減させることができる。
ナログデジタル変換、不均一性補正、ガンマ線スパイク
補償をデュワびん内の単一のシリコン基板上で全てデジ
タル的に実行する。アーキテクチャは、時間遅延積分及
び空間フィルタリングをサポートすることにより焦点面
アレイ・データの信号対雑音比を向上させる。プロセッ
サは、動作中でも変更又は削除可能なプログラム可能な
係数を有する。 【効果】 このアーキテクチャは赤外データに対する信
号対雑音比を向上させかつ赤外焦点面アレイからの出力
データ帯域幅を２桁低減させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、広くは信号処理に関
し、特に、低温及び放射線環境において使用する宇宙空
間での信号処理に関する。
し、特に、低温及び放射線環境において使用する宇宙空
間での信号処理に関する。
【０００２】
【従来の技術】宇宙空間ベースの脅威警告システムは、
ミサイルの脅威の可能性を感知するために赤外焦点面ア
レイを使用する。しかしながら、宇宙空間で動作する赤
外焦点面アレイ（infrared focal plane array：ＦＰ
Ａ）には２つの本質的な制限がある。これらのＦＰＡ
は、極低温に冷却された環境において（すなわち、デュ
ワびん内で）機能しなければならず、かつ、これらの出
力は、入射するガンマ線によるエラーを補償するために
補正される必要がある。現状では、ガンマ・スパイクと
して知られるガンマ線照射に起因するエラーは、デュワ
びん内でのアナログ処理を用いて、又はデュワびん外で
のデジタルもしくはアナログ処理により補正されてい
る。デュワびん内でのアナログ処理又はデュワびん外で
のデジタル処理を用いると、ＦＰＡのデータ中に誘導さ
れるノイズの量が増加してしまう。典型的な焦点面信号
プロセッサが、図１３に示されている。図１３は、監視
センサをもつ典型的な赤外ミサイル警告システムを表し
ている。レンズ１２は、空域又は地上域の一部からくる
赤外エネルギーの焦点を、光学フィルタ１４を通して焦
点面アレイ１６上に合わせるために用いられる。このレ
ンズは、通常６０°×６０°の視野（field of view：
ＦＯＶ）を有しており、それによってセンサは、空域又
は地上域の一部からの赤外エネルギーを集めることがで
き、あるいはこれらの空間域の一部「監視する」ことが
できる。このタイプのシステムは、監視システムとして
知られている。別の種類の赤外ミサイル警告システム
は、走査型センサを用いる。走査型システムにおけるセ
ンサは、（監視システムにおけるＦＰＡが長方形である
のに対し）線形アレイであり、そして光学系が線形アレ
イを介して上記空間域を走査する。
ミサイルの脅威の可能性を感知するために赤外焦点面ア
レイを使用する。しかしながら、宇宙空間で動作する赤
外焦点面アレイ（infrared focal plane array：ＦＰ
Ａ）には２つの本質的な制限がある。これらのＦＰＡ
は、極低温に冷却された環境において（すなわち、デュ
ワびん内で）機能しなければならず、かつ、これらの出
力は、入射するガンマ線によるエラーを補償するために
補正される必要がある。現状では、ガンマ・スパイクと
して知られるガンマ線照射に起因するエラーは、デュワ
びん内でのアナログ処理を用いて、又はデュワびん外で
のデジタルもしくはアナログ処理により補正されてい
る。デュワびん内でのアナログ処理又はデュワびん外で
のデジタル処理を用いると、ＦＰＡのデータ中に誘導さ
れるノイズの量が増加してしまう。典型的な焦点面信号
プロセッサが、図１３に示されている。図１３は、監視
センサをもつ典型的な赤外ミサイル警告システムを表し
ている。レンズ１２は、空域又は地上域の一部からくる
赤外エネルギーの焦点を、光学フィルタ１４を通して焦
点面アレイ１６上に合わせるために用いられる。このレ
ンズは、通常６０°×６０°の視野（field of view：
ＦＯＶ）を有しており、それによってセンサは、空域又
は地上域の一部からの赤外エネルギーを集めることがで
き、あるいはこれらの空間域の一部「監視する」ことが
できる。このタイプのシステムは、監視システムとして
知られている。別の種類の赤外ミサイル警告システム
は、走査型センサを用いる。走査型システムにおけるセ
ンサは、（監視システムにおけるＦＰＡが長方形である
のに対し）線形アレイであり、そして光学系が線形アレ
イを介して上記空間域を走査する。
【０００３】光学フィルタ１４は、色付円板でよい。あ
るいは、この色付円板を音響光学同調フィルタ（acoust
o-optic tunable filter：ＡＯＴＦ）で置換えることも
できる。光学フィルタの目的は、ＦＰＡへ通り抜ける熱
エネルギーを制限することである。目標となるものは、
極めて特殊な周波数帯において大量の熱エネルギーをも
つ特徴を有している。光学フィルタは、その目標物の特
殊周波数帯のエネルギーのみが通過できるように同調し
ている。従って、ＦＰＡにより画像化された目標物は、
フィルタ通過後の方が信号対雑音比（Ｓ／Ｎ比）が大き
くなる。
るいは、この色付円板を音響光学同調フィルタ（acoust
o-optic tunable filter：ＡＯＴＦ）で置換えることも
できる。光学フィルタの目的は、ＦＰＡへ通り抜ける熱
エネルギーを制限することである。目標となるものは、
極めて特殊な周波数帯において大量の熱エネルギーをも
つ特徴を有している。光学フィルタは、その目標物の特
殊周波数帯のエネルギーのみが通過できるように同調し
ている。従って、ＦＰＡにより画像化された目標物は、
フィルタ通過後の方が信号対雑音比（Ｓ／Ｎ比）が大き
くなる。
【０００４】焦点面アレイ（ＦＰＡ）１６は、個々の検
知素子又はピクセル（pixel：画素）のマトリクスであ
り、入射フォトンがあたることにより電子を放出する。
「ピクセル」という用語は「ピクチャ・エレメント」
（picture element）の略語であって、情景の中で最小
単位の独自に規定できる素子である。各ピクセルの値
は、検知器上に入射する赤外エネルギーの量を表してい
る。検知器により放出される電子は、各ピクセル下にお
いて捕獲され、そして捕獲された電子の量は、そのピク
セルの直視視野（immediate field of view：ＩＦＯ
Ｖ）内の物体の強度に直接的に比例する。典型的な焦点
面アレイは、１２８×１２８の素子のマトリクスとして
配置された１６３８４個のピクセルからなる。アレイ内
の全てのピクセルからのデータは、その情景のスナップ
ショットとして読取ることができる。このスナップショ
ットは、赤外データのフレームと呼ばれる。
知素子又はピクセル（pixel：画素）のマトリクスであ
り、入射フォトンがあたることにより電子を放出する。
「ピクセル」という用語は「ピクチャ・エレメント」
（picture element）の略語であって、情景の中で最小
単位の独自に規定できる素子である。各ピクセルの値
は、検知器上に入射する赤外エネルギーの量を表してい
る。検知器により放出される電子は、各ピクセル下にお
いて捕獲され、そして捕獲された電子の量は、そのピク
セルの直視視野（immediate field of view：ＩＦＯ
Ｖ）内の物体の強度に直接的に比例する。典型的な焦点
面アレイは、１２８×１２８の素子のマトリクスとして
配置された１６３８４個のピクセルからなる。アレイ内
の全てのピクセルからのデータは、その情景のスナップ
ショットとして読取ることができる。このスナップショ
ットは、赤外データのフレームと呼ばれる。
【０００５】ＦＰＡ１６のピクセルからの信号は、増幅
器１８により増幅されてからＡ／Ｄ変換器２０によりデ
ジタル形式に変換される。その後、このデータは、ＦＰ
Ａが製造されたときに生じたＦＰＡ内の不均一性を補償
するために処理される。補償されたデータは、そのデー
タの中の可能性のある目標物の信号対雑音レベルを増す
ために空間フィルタに通される。空間フィルタリングの
後、データをスペクトル的にフィルタ処理し検知しても
よい。これら全ては信号プロセッサ２２において行われ
る。検知された目標物は、さらなる処理のためにいずれ
もデータプロセッサへ送られる。慣性飛行システム（Ｉ
ＮＳ）２６は、脅威として検知されたもの全ての追跡を
支援するためにデータ・プロセッサ２４へデータを出力
する。
器１８により増幅されてからＡ／Ｄ変換器２０によりデ
ジタル形式に変換される。その後、このデータは、ＦＰ
Ａが製造されたときに生じたＦＰＡ内の不均一性を補償
するために処理される。補償されたデータは、そのデー
タの中の可能性のある目標物の信号対雑音レベルを増す
ために空間フィルタに通される。空間フィルタリングの
後、データをスペクトル的にフィルタ処理し検知しても
よい。これら全ては信号プロセッサ２２において行われ
る。検知された目標物は、さらなる処理のためにいずれ
もデータプロセッサへ送られる。慣性飛行システム（Ｉ
ＮＳ）２６は、脅威として検知されたもの全ての追跡を
支援するためにデータ・プロセッサ２４へデータを出力
する。
【０００６】
【発明が解決しようとする課題】焦点面プロセッサに必
要とされる点は、ガンマ線エラーが補正され低雑音であ
ること、液体窒素温度又はそれ以下において動作可能で
あること、及び放射線に耐えうることである。このこと
は、雑音を除去しかつ解像度を上げるために、デュワび
ん内部でＦＰＡデータをデジタル的に処理することによ
り実施することができる。解像度の向上により、極めて
良好な目標物検知及び追跡性能が実現される。
要とされる点は、ガンマ線エラーが補正され低雑音であ
ること、液体窒素温度又はそれ以下において動作可能で
あること、及び放射線に耐えうることである。このこと
は、雑音を除去しかつ解像度を上げるために、デュワび
ん内部でＦＰＡデータをデジタル的に処理することによ
り実施することができる。解像度の向上により、極めて
良好な目標物検知及び追跡性能が実現される。
【０００７】
【課題を解決するための手段】本発明の信号プロセッサ
は、アナログからデジタルへの変換、不均一性補正及び
ガンマ線スパイク補償を、デュワびん内部の単一のシリ
コン基板上で全てデジタル的に行う。信号プロセッサ
は、ＦＰＡデータの信号対雑音比を向上させるための時
間遅延の積分や空間フィルタリング等の付加的なアルゴ
リズムをサポートする。このプロセッサはプログラム可
能であって、システム稼働中は信号プロセッサのアルゴ
リズムにより用いられる係数を変更することができ、も
し不要であれば除くこともできる。このプロセッサは、
赤外データ中の目標物の信号対ノイズ比を向上させ、赤
外ＦＰＡからの出力データの帯域幅を２桁程低減させ
る。
は、アナログからデジタルへの変換、不均一性補正及び
ガンマ線スパイク補償を、デュワびん内部の単一のシリ
コン基板上で全てデジタル的に行う。信号プロセッサ
は、ＦＰＡデータの信号対雑音比を向上させるための時
間遅延の積分や空間フィルタリング等の付加的なアルゴ
リズムをサポートする。このプロセッサはプログラム可
能であって、システム稼働中は信号プロセッサのアルゴ
リズムにより用いられる係数を変更することができ、も
し不要であれば除くこともできる。このプロセッサは、
赤外データ中の目標物の信号対ノイズ比を向上させ、赤
外ＦＰＡからの出力データの帯域幅を２桁程低減させ
る。
【０００８】
信号プロセッサ概要 本発明による信号プロセッサは、赤外脅威警告データの
処理に対してフレキシブルで耐放射線性のある高性能な
手段を提供する。全てのデータをデュワびん内でデジタ
ル的に処理することによりアナログ雑音源の寄与が除去
されるため、このプロセッサは現存のシステムよりも本
質的に良好な性能を呈する。付随する利点としては、プ
ロセッサが、室温におけるＣＭＯＳシステムの２倍のク
ロック周波数で動作することがある。よって、これらの
有用性は、赤外脅威警告データをリアルタイムで処理す
るコンパクトでコスト的に有利なアーキテクチャを製造
できることにつながる。
処理に対してフレキシブルで耐放射線性のある高性能な
手段を提供する。全てのデータをデュワびん内でデジタ
ル的に処理することによりアナログ雑音源の寄与が除去
されるため、このプロセッサは現存のシステムよりも本
質的に良好な性能を呈する。付随する利点としては、プ
ロセッサが、室温におけるＣＭＯＳシステムの２倍のク
ロック周波数で動作することがある。よって、これらの
有用性は、赤外脅威警告データをリアルタイムで処理す
るコンパクトでコスト的に有利なアーキテクチャを製造
できることにつながる。
【０００９】放射線の影響に対処するために、全ての論
理素子及びメモリ素子は、耐放射線性のＣＭＯＳを用い
て作られている。さらに、標準的な耐放射線プロセス
は、液体窒素ＣＭＯＳ（ＬＮＣＭＯＳ）処理の技術と組
合わされることにより、低温と耐放射線性の双方の利点
を与えることができる。
理素子及びメモリ素子は、耐放射線性のＣＭＯＳを用い
て作られている。さらに、標準的な耐放射線プロセス
は、液体窒素ＣＭＯＳ（ＬＮＣＭＯＳ）処理の技術と組
合わされることにより、低温と耐放射線性の双方の利点
を与えることができる。
【００１０】ＬＮＣＭＯＳプロセスにおいて本質的な耐
放射線性に加えて、いくつかの標準的なフォールト・ト
レランス（故障対策）技術がこのプロセッサに組込まれ
ている。パリティ・ビットは、全てのアドレス・バス及
びデータ・バス上でパリティ・エラーを検知するために
用いられる。エラーが検知された場合、各装置はそのエ
ラーを修正するための設定可能な再試行機能を備えてい
る。全ての素子は、検査し易い電圧感応型回路設計手法
（level sensitive scan design：ＬＳＳＤ）を用いて
作製されている。各素子に組込み検査（built-in-tes
t：ＢＩＴ）機能が具備され、チップ上モニタ（on-chip
monitor：ＯＣＭ）が検査インターフェースとして用い
られる。全てのメモリ部品が組込みのエラー修正コード
（errorcorrecting code：ＥＣＣ）とカラムとを有する
ことにより、多重ビット・エラーの修正を低減する。以
下の開示の最初の段においては、信号プロセッサに対す
るシステム要求を議論する。次の段ではそのアーキテク
チャ設計を詳述する。
放射線性に加えて、いくつかの標準的なフォールト・ト
レランス（故障対策）技術がこのプロセッサに組込まれ
ている。パリティ・ビットは、全てのアドレス・バス及
びデータ・バス上でパリティ・エラーを検知するために
用いられる。エラーが検知された場合、各装置はそのエ
ラーを修正するための設定可能な再試行機能を備えてい
る。全ての素子は、検査し易い電圧感応型回路設計手法
（level sensitive scan design：ＬＳＳＤ）を用いて
作製されている。各素子に組込み検査（built-in-tes
t：ＢＩＴ）機能が具備され、チップ上モニタ（on-chip
monitor：ＯＣＭ）が検査インターフェースとして用い
られる。全てのメモリ部品が組込みのエラー修正コード
（errorcorrecting code：ＥＣＣ）とカラムとを有する
ことにより、多重ビット・エラーの修正を低減する。以
下の開示の最初の段においては、信号プロセッサに対す
るシステム要求を議論する。次の段ではそのアーキテク
チャ設計を詳述する。
【００１１】プログラム可能焦点面上信号プロセッサ このタスクには、２段階のデュワびん又は冷却器が必要
である。Ａ／Ｄ変換器は４°Ｋにおいて動作しなければ
ならず、かつシリコン上のＣＭＯＳ ＶＬＳＩチップ
（ＶＣＯＳ）は７７°Ｋにおいて動作しなければならな
い。図１は、第１段目のデュワびんに取付けられた冷却
片突起上の１つのシリコン基板（１９）にある焦点面ア
レイ（１）とそのマルチプレクサ回路（２）を示してい
る。ＦＰＡは、最大フレーム速度が４００フレーム／秒
（ｆｐｓ）である２５６×２５６のピクセルと同じ大き
さとする。
である。Ａ／Ｄ変換器は４°Ｋにおいて動作しなければ
ならず、かつシリコン上のＣＭＯＳ ＶＬＳＩチップ
（ＶＣＯＳ）は７７°Ｋにおいて動作しなければならな
い。図１は、第１段目のデュワびんに取付けられた冷却
片突起上の１つのシリコン基板（１９）にある焦点面ア
レイ（１）とそのマルチプレクサ回路（２）を示してい
る。ＦＰＡは、最大フレーム速度が４００フレーム／秒
（ｆｐｓ）である２５６×２５６のピクセルと同じ大き
さとする。
【００１２】ＦＰＡからのアナログ出力は、アナログ・
マルチプレクサ（２）により多重化され、単一の直列ワ
イヤを介してアナログ・デジタル（Ａ／Ｄ）変換器
（３）へ転送される。Ａ／Ｄ変換器は、別のシリコン基
板（２０）へ接続されているが、ＦＰＡ基板（１９）と
同じ冷却片上に設置されるか又はそのデュワびん内部に
設置することもできる。Ａ／Ｄ変換器は、アナログ・マ
ルチプレクサの出力に対し毎秒２６２０万回の変換を行
ないかつ１６ビットの精度がなければならない。いくつ
かのＡ／Ｄ変換器は、これらの特徴を備えている。例え
ば、Ｈｙｐｒｅｓｓ（商標）のＡ／Ｄ変換器は、フラッ
クス定量化技術を用いており、窒化ニオブによる超伝導
量子干渉素子（ＳＱＵＩＤ）から製造される。現在、Ｈ
ｙｐｒｅｓｓは、２００ＭＨｚにおいて動作する１６ビ
ットのビット分解能をもつＡ／Ｄ変換器を製造してい
る。データのフォーマットは交互配置されたフレームと
なる。すなわち、４個の連続するフレームにより最初の
ピクセルに対する４個のサンプルが出力され、続いて第
２のピクセルの４個のサンプルが出力される、等々であ
る。これらのデータは、並列のビットとして第２段目の
デュワびんに渡される。
マルチプレクサ（２）により多重化され、単一の直列ワ
イヤを介してアナログ・デジタル（Ａ／Ｄ）変換器
（３）へ転送される。Ａ／Ｄ変換器は、別のシリコン基
板（２０）へ接続されているが、ＦＰＡ基板（１９）と
同じ冷却片上に設置されるか又はそのデュワびん内部に
設置することもできる。Ａ／Ｄ変換器は、アナログ・マ
ルチプレクサの出力に対し毎秒２６２０万回の変換を行
ないかつ１６ビットの精度がなければならない。いくつ
かのＡ／Ｄ変換器は、これらの特徴を備えている。例え
ば、Ｈｙｐｒｅｓｓ（商標）のＡ／Ｄ変換器は、フラッ
クス定量化技術を用いており、窒化ニオブによる超伝導
量子干渉素子（ＳＱＵＩＤ）から製造される。現在、Ｈ
ｙｐｒｅｓｓは、２００ＭＨｚにおいて動作する１６ビ
ットのビット分解能をもつＡ／Ｄ変換器を製造してい
る。データのフォーマットは交互配置されたフレームと
なる。すなわち、４個の連続するフレームにより最初の
ピクセルに対する４個のサンプルが出力され、続いて第
２のピクセルの４個のサンプルが出力される、等々であ
る。これらのデータは、並列のビットとして第２段目の
デュワびんに渡される。
【００１３】第２段目のデュワびんは、時間に依存する
処理を行うために必要な素子を含む１つのマルチチップ
モジュール（multi-chip-module）（２１）を格納して
いる。これらの素子は、入力データを処理し、目標物を
検知し、そしてデュワびん外部のプロセッサによりさら
に処理するために、可能性のある目標物のリスト、それ
らの強度及び位置を出力する。プロセス・コントローラ
（１７）と出力変換（１６）用の素子を除く全ての処理
素子及びメモリ素子は、チップ１２個用のＶＬＳＩチッ
プオンシリコン（chip-on-silicon：ＶＣＯＳ）基板
（１８）上に装着されている。プロセス・コントローラ
用素子は、ＶＣＯＳに装着された素子と同様に４°Ｋの
段のデュワびん内の各素子にもタイミング信号及び制御
信号を与える。出力変換素子は、マルチチップモジュー
ルからのＣＭＯＳ出力をファイバ・オプティクのフォー
マットに変換する。この出力変換素子は、ＶＣＯＳから
離しておかなければならない。なぜなら、光ファイバ・
ケーブルと接続する必要があるためと、この素子がＶＣ
ＯＳのカバーと不適合であるためである。
処理を行うために必要な素子を含む１つのマルチチップ
モジュール（multi-chip-module）（２１）を格納して
いる。これらの素子は、入力データを処理し、目標物を
検知し、そしてデュワびん外部のプロセッサによりさら
に処理するために、可能性のある目標物のリスト、それ
らの強度及び位置を出力する。プロセス・コントローラ
（１７）と出力変換（１６）用の素子を除く全ての処理
素子及びメモリ素子は、チップ１２個用のＶＬＳＩチッ
プオンシリコン（chip-on-silicon：ＶＣＯＳ）基板
（１８）上に装着されている。プロセス・コントローラ
用素子は、ＶＣＯＳに装着された素子と同様に４°Ｋの
段のデュワびん内の各素子にもタイミング信号及び制御
信号を与える。出力変換素子は、マルチチップモジュー
ルからのＣＭＯＳ出力をファイバ・オプティクのフォー
マットに変換する。この出力変換素子は、ＶＣＯＳから
離しておかなければならない。なぜなら、光ファイバ・
ケーブルと接続する必要があるためと、この素子がＶＣ
ＯＳのカバーと不適合であるためである。
【００１４】このアーキテクチャに使用される全てのメ
モリ・バッファ及びデータの帯域幅は、４００Ｈｚでサ
ンプリングされる２５６×２５６のピクセルをもつＦＰ
Ａに適合する大きさとなっている。しかしながら、もし
メモリ密度を高めれば、さらに大きいＦＰＡ及びフレー
ム速度も使用可能である。より大きなアレイとより速い
フレーム速度に適応するために、ＶＣＯＳ及び素子の境
界に十分な帯域幅が設けられる。
モリ・バッファ及びデータの帯域幅は、４００Ｈｚでサ
ンプリングされる２５６×２５６のピクセルをもつＦＰ
Ａに適合する大きさとなっている。しかしながら、もし
メモリ密度を高めれば、さらに大きいＦＰＡ及びフレー
ム速度も使用可能である。より大きなアレイとより速い
フレーム速度に適応するために、ＶＣＯＳ及び素子の境
界に十分な帯域幅が設けられる。
【００１５】できるだけ大きなエクステントを確保する
ため、フレキシビリティを増すように制御スイッチとプ
ログラム可能な変数が含められている。精度とデバッグ
の目的で、各処理ステージをバイパスできかつ中間結果
を解析することができる。各機能は論理的方法で各チッ
プ上に区分されているため、別の機能を追加することが
可能であり、またシステムを再設計することなく必要に
応じて現在の機能と交換することが可能である。
ため、フレキシビリティを増すように制御スイッチとプ
ログラム可能な変数が含められている。精度とデバッグ
の目的で、各処理ステージをバイパスできかつ中間結果
を解析することができる。各機能は論理的方法で各チッ
プ上に区分されているため、別の機能を追加することが
可能であり、またシステムを再設計することなく必要に
応じて現在の機能と交換することが可能である。
【００１６】さらに、このアーキテクチャは、高度な並
列性をも実現する。マルチプル・センサ及びマルチプル
・カラーの双方とも、チャネル化処理により扱うことが
可能である。マルチプル・センサの融合又はマルチ・ス
ペクトル処理は、外部プロセッサのしきい値データを組
合わせることにより実現される。
列性をも実現する。マルチプル・センサ及びマルチプル
・カラーの双方とも、チャネル化処理により扱うことが
可能である。マルチプル・センサの融合又はマルチ・ス
ペクトル処理は、外部プロセッサのしきい値データを組
合わせることにより実現される。
【００１７】全ての論理素子はＬＮＣＭＯＳプロセスを
用いて製造され、Ｃ4プロセスを用いてシリコン基板へ
結合される。出力変換及びプロセス・コントローラ用の
素子もまたＬＮＣＭＯＳプロセスを用いて作られるが、
シリコン基板へは結合されない。
用いて製造され、Ｃ4プロセスを用いてシリコン基板へ
結合される。出力変換及びプロセス・コントローラ用の
素子もまたＬＮＣＭＯＳプロセスを用いて作られるが、
シリコン基板へは結合されない。
【００１８】図１は、ＶＣＯＳパッケージ内の１２個の
論理チップの配置を示している。ＶＣＯＳ内の補正回路
素子（８）へのデータ入力は、１６ビット幅である。図
１の補正回路素子は、ガンマ線の回避、不良ピクセルの
検知、不良ピクセルの補正、不均一性の補正並びに時間
遅延及び積分を実行する。この素子は、いくつかのメモ
リ素子（４、５、１２、１３）とのインターフェースを
行い、そしてその結果を空間フィルタ素子（９、１０）
へ送る。空間フィルタ素子は、補正回路素子からの整数
データをフローティング・ポイントへ変換し、データに
対して別々のフィルタ処理を行い、空間フィルタリング
されたデータをしきい値素子、平均素子及び標準偏差素
子（１１、１４、１５、６、７）へ渡す。空間フィルタ
リング及びしきい値処理は、ＩＥＥＥ３２ビット・フロ
ーティング・ポイント・フォーマットを用いて行われ
る。ＶＣＯＳ内の全ての論理チップは、０．５μの外形
サイズをもち、１００Ｍｚで動作する。
論理チップの配置を示している。ＶＣＯＳ内の補正回路
素子（８）へのデータ入力は、１６ビット幅である。図
１の補正回路素子は、ガンマ線の回避、不良ピクセルの
検知、不良ピクセルの補正、不均一性の補正並びに時間
遅延及び積分を実行する。この素子は、いくつかのメモ
リ素子（４、５、１２、１３）とのインターフェースを
行い、そしてその結果を空間フィルタ素子（９、１０）
へ送る。空間フィルタ素子は、補正回路素子からの整数
データをフローティング・ポイントへ変換し、データに
対して別々のフィルタ処理を行い、空間フィルタリング
されたデータをしきい値素子、平均素子及び標準偏差素
子（１１、１４、１５、６、７）へ渡す。空間フィルタ
リング及びしきい値処理は、ＩＥＥＥ３２ビット・フロ
ーティング・ポイント・フォーマットを用いて行われ
る。ＶＣＯＳ内の全ての論理チップは、０．５μの外形
サイズをもち、１００Ｍｚで動作する。
【００１９】出力変換素子（１６）は、しきい値素子か
らの３２ビットの並列出力を、フィルタ・オプティク・
インターフェースのためにエラー制御コード化した直列
ストリームに変換する。しきい値データを伝送するため
に、出力変換素子は、エンコーダ、並列／直列変換器及
びレーザ・トランスミッタ用の駆動回路を含む。出力変
換素子はまた、外部指令データ・プロセッサからの命令
を受信し、これらの命令をプロセス・コントローラ（１
７）の素子へ送る。これらの直列データを受信するため
に、出力変換素子は、レーザ受信器、直並列変換器及び
デコーダを含む。出力変換素子に用いられるレーザは、
冷却器の熱容量への衝撃を軽減するために、発生する熱
量を最小限とするべく選択される。
らの３２ビットの並列出力を、フィルタ・オプティク・
インターフェースのためにエラー制御コード化した直列
ストリームに変換する。しきい値データを伝送するため
に、出力変換素子は、エンコーダ、並列／直列変換器及
びレーザ・トランスミッタ用の駆動回路を含む。出力変
換素子はまた、外部指令データ・プロセッサからの命令
を受信し、これらの命令をプロセス・コントローラ（１
７）の素子へ送る。これらの直列データを受信するため
に、出力変換素子は、レーザ受信器、直並列変換器及び
デコーダを含む。出力変換素子に用いられるレーザは、
冷却器の熱容量への衝撃を軽減するために、発生する熱
量を最小限とするべく選択される。
【００２０】プロセス・コントローラ素子（１６）は、
ＦＰＡ部品（１９）、Ａ／Ｄ変換器（３）、ＶＣＯＳパ
ッケージ構成部品及び出力変換素子に対してシステム・
クロックを発生する。さらにプロセス・コントローラ素
子（１６）は、制御信号を発生し、かつＶＣＯＳパッケ
ージ内の素子に必要な係数及び処理変数を与える。プロ
セス・コントローラ素子は、動作状態及びエラー情報を
集める。この情報は、プロセス・コントローラ素子に記
憶され、ファイバ・オプティク・リンクを介して外部プ
ロセッサへ伝送されることになる。
ＦＰＡ部品（１９）、Ａ／Ｄ変換器（３）、ＶＣＯＳパ
ッケージ構成部品及び出力変換素子に対してシステム・
クロックを発生する。さらにプロセス・コントローラ素
子（１６）は、制御信号を発生し、かつＶＣＯＳパッケ
ージ内の素子に必要な係数及び処理変数を与える。プロ
セス・コントローラ素子は、動作状態及びエラー情報を
集める。この情報は、プロセス・コントローラ素子に記
憶され、ファイバ・オプティク・リンクを介して外部プ
ロセッサへ伝送されることになる。
【００２１】ＶＣＯＳモジュール、出力変換素子及びプ
ロセス・コントローラ素子は、ケブラー（Kevlar）又は
エポキシ・ガラスの通常のモジュール上に装着される。
モジュール全体はパリレン（Parylene）のカプセルに収
納され、そしてこのモジュールがデュワびん内部に設置
される。
ロセス・コントローラ素子は、ケブラー（Kevlar）又は
エポキシ・ガラスの通常のモジュール上に装着される。
モジュール全体はパリレン（Parylene）のカプセルに収
納され、そしてこのモジュールがデュワびん内部に設置
される。
【００２２】ファイバ・オプティク・インターフェース
は、出力データ及び状態情報を外部の指令データ・プロ
セッサへ伝達し、指令データ・プロセッサからの制御情
報をプロセス・コントローラ素子へ入力するために伝え
る。光ファイバの一端は、図１の出力変換チップへ直接
接続される。この光ファイバの他方の端は、冷却器ハウ
ジング上のコネクタに接続される。いくつかのクランプ
が、たわみを最小限とするためにデュワびん内部の光フ
ァイバを支持する。受動カプラにより、ファイバが冷却
器ハウジングを通される。これによって、コネクタの数
を少なくし、衝撃や振動によるシステムの機械的不安定
さを低減する。受動カプラは、冷却器の密閉性を維持し
ながら接続機構をフレキシブルにつなぐ必要がある。提
示されたアーキテクチャは、ファイバ・オプティク・リ
ンクを必要としない。しきい値アルゴリズムからのデー
タ速度は帯域幅が制限されているが、その代りに直列ワ
イヤ・インターフェースを用いることができる。
は、出力データ及び状態情報を外部の指令データ・プロ
セッサへ伝達し、指令データ・プロセッサからの制御情
報をプロセス・コントローラ素子へ入力するために伝え
る。光ファイバの一端は、図１の出力変換チップへ直接
接続される。この光ファイバの他方の端は、冷却器ハウ
ジング上のコネクタに接続される。いくつかのクランプ
が、たわみを最小限とするためにデュワびん内部の光フ
ァイバを支持する。受動カプラにより、ファイバが冷却
器ハウジングを通される。これによって、コネクタの数
を少なくし、衝撃や振動によるシステムの機械的不安定
さを低減する。受動カプラは、冷却器の密閉性を維持し
ながら接続機構をフレキシブルにつなぐ必要がある。提
示されたアーキテクチャは、ファイバ・オプティク・リ
ンクを必要としない。しきい値アルゴリズムからのデー
タ速度は帯域幅が制限されているが、その代りに直列ワ
イヤ・インターフェースを用いることができる。
【００２３】アルゴリズムのインプリメンテーション 次に、後述の時間依存処理アルゴリズムのインプリメン
テーション（実動化）を詳述する。各アルゴリズムのイ
ンプリメンテーションを、処理が発生する順に説明す
る。図２は、この信号プロセッサについてのハイレベル
のアルゴリズムの流れを示している。
テーション（実動化）を詳述する。各アルゴリズムのイ
ンプリメンテーションを、処理が発生する順に説明す
る。図２は、この信号プロセッサについてのハイレベル
のアルゴリズムの流れを示している。
【００２４】ガンマ線の回避 ガンマ線回避のための処理は、各ピクセルについて４個
の余分にサンプリングしたデータ値を入力し、最も小さ
い２つの入力データ値の平均を表す１つの値を出力す
る。この方法により、ランダム性をもつ高い強度値のガ
ンマ線スパイクがピクセル・データから取除かれる。
の余分にサンプリングしたデータ値を入力し、最も小さ
い２つの入力データ値の平均を表す１つの値を出力す
る。この方法により、ランダム性をもつ高い強度値のガ
ンマ線スパイクがピクセル・データから取除かれる。
【００２５】図３は、３つのステージをもつパイプライ
ンである、ガンマ線回避のためのハードウェアの実施例
を示す。最初の２つのステージは、各ピクセルについて
余分にサンプリングされた４つの点の中で最も小さい２
つの入力データ・サンプルを見出すための１６ビットの
比較器３２、３４である。最後のステージは、２つの最
も小さい値同士を加算する１６ビット加算器３６であ
る。この加算器の出力は、加算結果である１７ビットの
数値を２で割るために右へ１つだけ桁送りされる。この
最も小さい２つの値の平均値が、この回路から出力され
る。データからのガンマ線スパイクのフィルタ処理に加
えて、この回路は、センサのデータ帯域幅を１００Ｈｚ
へ低下させる。
ンである、ガンマ線回避のためのハードウェアの実施例
を示す。最初の２つのステージは、各ピクセルについて
余分にサンプリングされた４つの点の中で最も小さい２
つの入力データ・サンプルを見出すための１６ビットの
比較器３２、３４である。最後のステージは、２つの最
も小さい値同士を加算する１６ビット加算器３６であ
る。この加算器の出力は、加算結果である１７ビットの
数値を２で割るために右へ１つだけ桁送りされる。この
最も小さい２つの値の平均値が、この回路から出力され
る。データからのガンマ線スパイクのフィルタ処理に加
えて、この回路は、センサのデータ帯域幅を１００Ｈｚ
へ低下させる。
【００２６】４個のデータ・サンプルが比較器を通ると
き、それぞれの新しいサンプル値が、以前に記憶された
値と比較される。初期におけるこの値は、６５５３５
（１６ビットＡ／Ｄ変換器の最も大きな値）である。２
つの値のうち小さい方が最小値レジスタにＭＩＮとして
記憶され、大きい方の値はｍｉｎとして次の比較器へ渡
される。第２の比較器はこのプロセスを繰返し、より小
さい方の値をＭＩＮとしてその最小値レジスタに記憶す
る。第２のステージの最小値レジスタもまた、全て１に
初期化される。２つの値のうち大きい方、ｍｉｎ’は用
いられない。４個のサンプルの全てが２つの比較器を通
過すると、２つの最小値レジスタに含まれる値は、４個
の値のシーケンス中で最も小さい２つの値となる。その
後、これら２つの値が平均化されて、フィルタ処理され
たデータ・サンプルとして出力される。各比較器ステー
ジにおける最小値レジスタは、リセット信号３８を介し
て全て１となるようにリセットされ、次のデータ・セッ
トに備える。プロセス・コントローラ素子は、このリセ
ット信号を制御しかつピクセル・クロック信号を与え
る。
き、それぞれの新しいサンプル値が、以前に記憶された
値と比較される。初期におけるこの値は、６５５３５
（１６ビットＡ／Ｄ変換器の最も大きな値）である。２
つの値のうち小さい方が最小値レジスタにＭＩＮとして
記憶され、大きい方の値はｍｉｎとして次の比較器へ渡
される。第２の比較器はこのプロセスを繰返し、より小
さい方の値をＭＩＮとしてその最小値レジスタに記憶す
る。第２のステージの最小値レジスタもまた、全て１に
初期化される。２つの値のうち大きい方、ｍｉｎ’は用
いられない。４個のサンプルの全てが２つの比較器を通
過すると、２つの最小値レジスタに含まれる値は、４個
の値のシーケンス中で最も小さい２つの値となる。その
後、これら２つの値が平均化されて、フィルタ処理され
たデータ・サンプルとして出力される。各比較器ステー
ジにおける最小値レジスタは、リセット信号３８を介し
て全て１となるようにリセットされ、次のデータ・セッ
トに備える。プロセス・コントローラ素子は、このリセ
ット信号を制御しかつピクセル・クロック信号を与え
る。
【００２７】応答性の補正 応答性の補正は、２つのステージで実行される。すなわ
ち、不良ピクセル処理及び不均一性補正である。
ち、不良ピクセル処理及び不均一性補正である。
【００２８】不良ピクセルの処理 不良ピクセル処理の２つの要素は、不良ピクセルの検知
と不良ピクセルの補正である。これらについては次に詳
述する。
と不良ピクセルの補正である。これらについては次に詳
述する。
【００２９】不良ピクセルの検知 不良ピクセルの検知は、ゼロ又は６５５３５に対する各
ピクセルからのデータを検査する。これらの条件のいず
れかが当てはまれば、そのピクセルは不良ピクセルとし
てリストに挙げられ、このピクセルの位置が不良ピクセ
ル・リストに送られる。
ピクセルからのデータを検査する。これらの条件のいず
れかが当てはまれば、そのピクセルは不良ピクセルとし
てリストに挙げられ、このピクセルの位置が不良ピクセ
ル・リストに送られる。
【００３０】図４は、不良ピクセル検知回路を示してい
る。各ピクセル値についての１６ビット全てが、１６個
の入力をもつＮＡＮＤゲート４０とＯＲゲート４２へ同
時に入力する。もし、ＮＡＮＤゲート又はＯＲゲートの
いずれかの出力がゼロであれば、それぞれ、そのピクセ
ルの値が６５５３６又はゼロのいずれかであること意味
しており、そのピクセルは不良であるとされる。ＮＡＮ
Ｄゲート及びＯＲゲートからの出力は、２個の入力をも
つＡＮＤゲート４４へ入力される。ＡＮＤゲート４４
は、もしピクセルが不良であればゼロを出力し、そして
この値によりラッチ４６は１６ビット・バイナリ・カウ
ンタの値を保持する。さらにこの信号は、不良ピクセル
補正回路において不良ピクセル・インジケータとして用
いられる。このカウンタは、データのフレーム内のピク
セルの位置を含む。
る。各ピクセル値についての１６ビット全てが、１６個
の入力をもつＮＡＮＤゲート４０とＯＲゲート４２へ同
時に入力する。もし、ＮＡＮＤゲート又はＯＲゲートの
いずれかの出力がゼロであれば、それぞれ、そのピクセ
ルの値が６５５３６又はゼロのいずれかであること意味
しており、そのピクセルは不良であるとされる。ＮＡＮ
Ｄゲート及びＯＲゲートからの出力は、２個の入力をも
つＡＮＤゲート４４へ入力される。ＡＮＤゲート４４
は、もしピクセルが不良であればゼロを出力し、そして
この値によりラッチ４６は１６ビット・バイナリ・カウ
ンタの値を保持する。さらにこの信号は、不良ピクセル
補正回路において不良ピクセル・インジケータとして用
いられる。このカウンタは、データのフレーム内のピク
セルの位置を含む。
【００３１】カウンタは、各フレームの初期にリセット
され、ピクセル・クロック信号によりクロックを与えら
れる。ピクセル・クロックは、新しいピクセル値が不良
ピクセル検知回路へ入力される毎に、カウンタを増分さ
せる。カウンタの出力は、１６ビット・ラッチへ入力さ
れる。ラッチがＡＮＤゲート出力によりストローブされ
るとき、フレーム内の最初のピクセルに対して相対的な
ピクセルの位置がラッチに記憶され、不良ピクセルリス
トに含めるべくプロセス・コントローラ素子へ送る。
され、ピクセル・クロック信号によりクロックを与えら
れる。ピクセル・クロックは、新しいピクセル値が不良
ピクセル検知回路へ入力される毎に、カウンタを増分さ
せる。カウンタの出力は、１６ビット・ラッチへ入力さ
れる。ラッチがＡＮＤゲート出力によりストローブされ
るとき、フレーム内の最初のピクセルに対して相対的な
ピクセルの位置がラッチに記憶され、不良ピクセルリス
トに含めるべくプロセス・コントローラ素子へ送る。
【００３２】不良ピクセルの補正 不良ピクセルの補正アルゴリズムは、不良ピクセルをそ
の左隣り（前のピクセル）と右隣り（次のピクセル）の
平均で置換えることである。図５に、不良ピクセル補正
回路を示す。この回路への入力は、入力データと、不良
ピクセル検知回路からの不良ピクセル・インジケータ信
号である。不良ピクセル・インジケータ信号がロー（lo
w）になる（すなわち、現ピクセルが不良であることを
示す）とき、図５のレジスタ５０、５２、５４の内容
は、現ピクセルと前の２つのピクセルの値を含んでい
る。アルゴリズムを実行するためには、直前のピクセル
と現ピクセルと次のピクセルが３つのレジスタ内に捕捉
される必要がある。しかしながら、左隣りと右隣りの値
を第１及び第３のレジスタに捕捉するためには、不良ピ
クセル・インジケータ信号を１クロック周期分だけ遅延
する必要がある。不良ピクセル・インジケータ信号は１
ビットのフリップ・フロップ５６にラッチされ、そして
次のクロック周期がアクティブとなるとき、左隣りと右
隣りの値同士が加算され、平均化されて不良ピクセルの
代りに出力される。もし現ピクセルが不良でなければ、
この回路はそのピクセル値を変えることなく通過させ
る。
の左隣り（前のピクセル）と右隣り（次のピクセル）の
平均で置換えることである。図５に、不良ピクセル補正
回路を示す。この回路への入力は、入力データと、不良
ピクセル検知回路からの不良ピクセル・インジケータ信
号である。不良ピクセル・インジケータ信号がロー（lo
w）になる（すなわち、現ピクセルが不良であることを
示す）とき、図５のレジスタ５０、５２、５４の内容
は、現ピクセルと前の２つのピクセルの値を含んでい
る。アルゴリズムを実行するためには、直前のピクセル
と現ピクセルと次のピクセルが３つのレジスタ内に捕捉
される必要がある。しかしながら、左隣りと右隣りの値
を第１及び第３のレジスタに捕捉するためには、不良ピ
クセル・インジケータ信号を１クロック周期分だけ遅延
する必要がある。不良ピクセル・インジケータ信号は１
ビットのフリップ・フロップ５６にラッチされ、そして
次のクロック周期がアクティブとなるとき、左隣りと右
隣りの値同士が加算され、平均化されて不良ピクセルの
代りに出力される。もし現ピクセルが不良でなければ、
この回路はそのピクセル値を変えることなく通過させ
る。
【００３４】不均一性の補正 不均一性の補正は、各ピクセルについて、１つのポール
で、時間的な、無限インパルス応答（ＩＩＲ）フィルタ
を用いる。図６は、不均一性補正のための設計を示す。
入力データは、２つのパスに分けられる。図６には、上
方の利得補正パス６０と下方のＩＩＲフィルタ・パス６
２が示されている。ＩＩＲフィルタ・パスの出力は、図
６の下の方にある反転ブロック６４と加算ブロック６６
を用いて利得補正パスから差引かれる。その結果は、フ
レーム減算処理ステージへ入力される。
で、時間的な、無限インパルス応答（ＩＩＲ）フィルタ
を用いる。図６は、不均一性補正のための設計を示す。
入力データは、２つのパスに分けられる。図６には、上
方の利得補正パス６０と下方のＩＩＲフィルタ・パス６
２が示されている。ＩＩＲフィルタ・パスの出力は、図
６の下の方にある反転ブロック６４と加算ブロック６６
を用いて利得補正パスから差引かれる。その結果は、フ
レーム減算処理ステージへ入力される。
【００３５】この入力データは、利得補正パスの利得不
均一性について補正される。各ピクセル値は、１６ビッ
トの利得定数を掛けられる。利得定数は、図６の上の方
に示される利得ＲＡＭ６８内に記憶されている。利得補
正された入力データは、加算器の一端へ入力され、ＩＩ
Ｒフィルタ出力は反転されてから加算器の他端へ入力さ
れる。それから、これら２つの入力を加算することによ
りピクセルについてのＮＵＣ値が計算される。
均一性について補正される。各ピクセル値は、１６ビッ
トの利得定数を掛けられる。利得定数は、図６の上の方
に示される利得ＲＡＭ６８内に記憶されている。利得補
正された入力データは、加算器の一端へ入力され、ＩＩ
Ｒフィルタ出力は反転されてから加算器の他端へ入力さ
れる。それから、これら２つの入力を加算することによ
りピクセルについてのＮＵＣ値が計算される。
【００３６】ＩＩＲフィルタ・パスにおいては、先ず、
入力データが、０から１５の間の値を設定できるフィル
タ重みにより桁送りされる。この値は、フレーム内の全
てのピクセルについてのピクセル・データに適用され、
図６に示すように４ビットのスケーリング定数βとして
表される。スケーリング定数は、プロセス・コントロー
ラ素子により保持され、その値は、キャリブレーション
の際にセットされるが、動作中に変更することもでき
る。
入力データが、０から１５の間の値を設定できるフィル
タ重みにより桁送りされる。この値は、フレーム内の全
てのピクセルについてのピクセル・データに適用され、
図６に示すように４ビットのスケーリング定数βとして
表される。スケーリング定数は、プロセス・コントロー
ラ素子により保持され、その値は、キャリブレーション
の際にセットされるが、動作中に変更することもでき
る。
【００３７】その後、各ピクセルについての先の値に関
連するファクタが、スケーリングされた入力データへ加
算される。このファクタは、現ピクセルについての先の
出力値とフィルタ重みαを掛けることにより計算され
る。このフィルタ重みは、稼動に先立って決定され、プ
ロセス・コントローラ素子により補正回路素子の中へロ
ードされる。図６は、現ピクセルについての先の出力値
が、２ポート・メモリであるフィルタ履歴ＲＡＭ６９内
に１６ビット値として記憶されていることを示す。
連するファクタが、スケーリングされた入力データへ加
算される。このファクタは、現ピクセルについての先の
出力値とフィルタ重みαを掛けることにより計算され
る。このフィルタ重みは、稼動に先立って決定され、プ
ロセス・コントローラ素子により補正回路素子の中へロ
ードされる。図６は、現ピクセルについての先の出力値
が、２ポート・メモリであるフィルタ履歴ＲＡＭ６９内
に１６ビット値として記憶されていることを示す。
【００３８】加算動作の結果は、反転されて加算器へ渡
され、さらにフィルタ履歴ＲＡＭへも書込まれる。フィ
ルタ履歴ＲＡＭもまた、乗算器への２つの入力のうちの
１つとして読取られる。従って、このＲＡＭは、各ピク
セルについて２回アクセスされねばならない。２６．２
メガピクセル／秒のピクセル速度に対して、フィルタ履
歴ＲＡＭは５２．４ＭＨｚでアクセスされなければなら
ない。これは、現在利用可能なＬＮＣＭＯＳプロセスを
用いて製造される素子により容易に実現される。
され、さらにフィルタ履歴ＲＡＭへも書込まれる。フィ
ルタ履歴ＲＡＭもまた、乗算器への２つの入力のうちの
１つとして読取られる。従って、このＲＡＭは、各ピク
セルについて２回アクセスされねばならない。２６．２
メガピクセル／秒のピクセル速度に対して、フィルタ履
歴ＲＡＭは５２．４ＭＨｚでアクセスされなければなら
ない。これは、現在利用可能なＬＮＣＭＯＳプロセスを
用いて製造される素子により容易に実現される。
【００３９】フレームの減算 フレームの減算は、現フレームのピクセルの値から先の
フレームのピクセルの値を引くことである。図７は、フ
レームの減算の実施例である。先のフレームのデータ
は、２ポート・メモリであるフレーム記憶ＲＡＭ７０に
記憶されている。現ピクセル値から先のピクセル値を引
くために、先のフレームからのデータがフレーム記憶Ｒ
ＡＭから取出され、２の補数とされてからピクセルの現
在値へ加算される。その結果は、時間遅延及び積分アル
ゴリズムのステージへ渡される。
フレームのピクセルの値を引くことである。図７は、フ
レームの減算の実施例である。先のフレームのデータ
は、２ポート・メモリであるフレーム記憶ＲＡＭ７０に
記憶されている。現ピクセル値から先のピクセル値を引
くために、先のフレームからのデータがフレーム記憶Ｒ
ＡＭから取出され、２の補数とされてからピクセルの現
在値へ加算される。その結果は、時間遅延及び積分アル
ゴリズムのステージへ渡される。
【００４０】先のピクセル値を現ピクセル値で重ね書き
することを避けるために、フレーム記憶ＲＡＭは、先の
データ値が読取られるまで現入力データ値を保持してい
るレジスタによって書込まれる。
することを避けるために、フレーム記憶ＲＡＭは、先の
データ値が読取られるまで現入力データ値を保持してい
るレジスタによって書込まれる。
【００４１】時間遅延及び積分 図８は、時間遅延及び積分（ＴＤＩ）ステージは、和演
算及びダンプ積分器として実行される。多数の連続する
フレーム、Ｎ個が平均化され、その結果が空間フィルタ
素子へ出力される。集積されたフレーム数Ｎはまた、ス
ケーリング定数でもあり、プロセス・コントローラ素子
により与えられる。この設計では、Ｎとして０、２、
４、又は８の値をとることができる。
算及びダンプ積分器として実行される。多数の連続する
フレーム、Ｎ個が平均化され、その結果が空間フィルタ
素子へ出力される。集積されたフレーム数Ｎはまた、ス
ケーリング定数でもあり、プロセス・コントローラ素子
により与えられる。この設計では、Ｎとして０、２、
４、又は８の値をとることができる。
【００４２】フレーム履歴ＲＡＭ８０は、２ポートＲＡ
Ｍであり、加算の結果が書込まれる。フレーム履歴ＲＡ
Ｍは、加算器の２つの入力のうちの１つとして読取られ
る。特定のピクセルに対応するフレーム履歴ＲＡＭの場
所は、現在の和が書込まれる前に読取られなければなら
ない。Ｎ個のフレームの和が計算された後、フレーム履
歴ＲＡＭは、次のフレームに備えるためゼロに再初期化
される。
Ｍであり、加算の結果が書込まれる。フレーム履歴ＲＡ
Ｍは、加算器の２つの入力のうちの１つとして読取られ
る。特定のピクセルに対応するフレーム履歴ＲＡＭの場
所は、現在の和が書込まれる前に読取られなければなら
ない。Ｎ個のフレームの和が計算された後、フレーム履
歴ＲＡＭは、次のフレームに備えるためゼロに再初期化
される。
【００４３】２次元コンボリューション演算（空間フィ
ルタリング） ２次元コンボリューションは、対称的で、別個の、空間
フィルタとして実行される。別個のフィルタが、２つの
パスでデータを処理する。最初は、フレームの行に沿っ
たデータで、次にコーナー・ターンの後の中間データで
フレームの列に沿っている。全てのフィルタ重みは設定
可能であり、プロセス・コントローラ素子により空間フ
ィルタ素子へロードされる。この重みは、３つのレジス
タのバンクに記憶され、動作中に変更することができ
る。２つの異なるフィルタ・サイズ、すなわち３×３及
び５×５のピクセルが利用可能である。このフィルタ・
サイズは、予想される目標物の大きさに適合すべきであ
る。フィルタ・サイズの選択は、プロセス・コントロー
ラ素子により制御される。
ルタリング） ２次元コンボリューションは、対称的で、別個の、空間
フィルタとして実行される。別個のフィルタが、２つの
パスでデータを処理する。最初は、フレームの行に沿っ
たデータで、次にコーナー・ターンの後の中間データで
フレームの列に沿っている。全てのフィルタ重みは設定
可能であり、プロセス・コントローラ素子により空間フ
ィルタ素子へロードされる。この重みは、３つのレジス
タのバンクに記憶され、動作中に変更することができ
る。２つの異なるフィルタ・サイズ、すなわち３×３及
び５×５のピクセルが利用可能である。このフィルタ・
サイズは、予想される目標物の大きさに適合すべきであ
る。フィルタ・サイズの選択は、プロセス・コントロー
ラ素子により制御される。
【００４４】図９は、空間フィルタを実現するために必
要な２つの素子を示している。第１の素子９０は、コン
ボリューションの第１のパス及びコーナー・ターン・プ
ロセスの一部を実行する。第２の素子９２は、コーナー
・ターン・プロセス及びフィルタの第２のパスを実行す
る。
要な２つの素子を示している。第１の素子９０は、コン
ボリューションの第１のパス及びコーナー・ターン・プ
ロセスの一部を実行する。第２の素子９２は、コーナー
・ターン・プロセス及びフィルタの第２のパスを実行す
る。
【００４５】図９は、先ず入力データが、１６ビットの
整数から３２ビットのフローティング・ポイントへ変換
されることを示す。５×５のピクセル・フィルタについ
ては、入力データが、レジスタ９４のバンクへ順次ロー
ドされる。新しいデータ値がこのレジスタ・バンクへ入
ると、最も古いデータ値が捨てられる。もし３×３のフ
ィルタが選択されると、２つの最新データ値のみがレジ
スタ・バンクを通して順送りされる。以下の記述は、５
×５のピクセル・フィルタの実施例を対象としている。
整数から３２ビットのフローティング・ポイントへ変換
されることを示す。５×５のピクセル・フィルタについ
ては、入力データが、レジスタ９４のバンクへ順次ロー
ドされる。新しいデータ値がこのレジスタ・バンクへ入
ると、最も古いデータ値が捨てられる。もし３×３のフ
ィルタが選択されると、２つの最新データ値のみがレジ
スタ・バンクを通して順送りされる。以下の記述は、５
×５のピクセル・フィルタの実施例を対象としている。
【００４６】フィルタは対称的であるので、第１番目と
第５番目のデータ値及び第２番目と第４番目のデータ値
は、同じフィルタ係数を掛けられる。対称性の利点を生
かすために、また３２ビット乗算器の数を低減するため
に、第１番目と第５番目の値が加算した後、フィルタ係
数を掛ける。同様に、第２番目と第４番目の値も加算し
た後、その和に第２のフィルタ係数を掛ける。第３番目
の「中央の」ピクセルには第３の係数を掛けて、他の乗
算器の出力に加算する。この加算器の出力は、第１のパ
スの有限インパルス応答（ＦＩＲ）フィルタの出力であ
る。この結果データは、コーナー・ターンを実行する４
個の２５６×３２ビットＦＩＦＯへ順次入力される。最
初の２つのＦＩＦＯは、第１の空間フィルタ素子上に配
置され、後の２つのＦＩＦＯは第２の空間フィルタ素子
上に配置される。
第５番目のデータ値及び第２番目と第４番目のデータ値
は、同じフィルタ係数を掛けられる。対称性の利点を生
かすために、また３２ビット乗算器の数を低減するため
に、第１番目と第５番目の値が加算した後、フィルタ係
数を掛ける。同様に、第２番目と第４番目の値も加算し
た後、その和に第２のフィルタ係数を掛ける。第３番目
の「中央の」ピクセルには第３の係数を掛けて、他の乗
算器の出力に加算する。この加算器の出力は、第１のパ
スの有限インパルス応答（ＦＩＲ）フィルタの出力であ
る。この結果データは、コーナー・ターンを実行する４
個の２５６×３２ビットＦＩＦＯへ順次入力される。最
初の２つのＦＩＦＯは、第１の空間フィルタ素子上に配
置され、後の２つのＦＩＦＯは第２の空間フィルタ素子
上に配置される。
【００４７】第２の空間フィルタ素子は、第２のパスの
フィルタ係数をコーナー・ターン後のデータに適用す
る。第１の空間フィルタ素子上で用いられるのと同様の
方法で、この係数は入力データと掛合わされ、その結果
が２つの加算器を用いて足し合わされる。その結果デー
タは、空間フィルタリングされた画像であり、そしてし
きい値超過処理ステージへ出力される。
フィルタ係数をコーナー・ターン後のデータに適用す
る。第１の空間フィルタ素子上で用いられるのと同様の
方法で、この係数は入力データと掛合わされ、その結果
が２つの加算器を用いて足し合わされる。その結果デー
タは、空間フィルタリングされた画像であり、そしてし
きい値超過処理ステージへ出力される。
【００４８】しきい値超過 コントラスト・ボックス・アルゴリズムは、しきい値超
過を計算するために用いられる。このアルゴリズムは、
２つのステージで実行される。すなわち、統計発生とし
きい値処理である。統計量算出は、目標ボックスとバッ
クグラウンド・ボックスの統計量を計算する。しきい値
処理は、目標ボックスとバックグラウンド・ボックスの
統計量を比較し、これらのボックスが統計的に差がある
かを決定する。この差の測度は、コントラスト計量のＣ
である。もしＣがしきい値Ｋよりも大きければ、検知さ
れたとされ、その検知場所及び統計量がクランプ処理ア
ルゴリズムのステージへ送られる。
過を計算するために用いられる。このアルゴリズムは、
２つのステージで実行される。すなわち、統計発生とし
きい値処理である。統計量算出は、目標ボックスとバッ
クグラウンド・ボックスの統計量を計算する。しきい値
処理は、目標ボックスとバックグラウンド・ボックスの
統計量を比較し、これらのボックスが統計的に差がある
かを決定する。この差の測度は、コントラスト計量のＣ
である。もしＣがしきい値Ｋよりも大きければ、検知さ
れたとされ、その検知場所及び統計量がクランプ処理ア
ルゴリズムのステージへ送られる。
【００４９】統計量算出 コントラスト・ボックス・アルゴリズムは、目標ボック
スとバックグラウンド・ボックスの平均と分散、すなわ
ち、μt、μb、σt 2及びσb 2をそれぞれ計算することが
必要である。これらを計算するために、ここで提示され
た実施例では、２つの並行するデータ・パスを用いる。
第１のパスは、目標ボックスとバックグラウンド・ボッ
クスの平均値を計算し、第２のパスは、それぞれの分散
を計算する。目標ボックスは、３×３のピクセルであ
り、バックグラウンド・ボックスのサイズは５×５又は
７×７のピクセルのいずれかが用いられる。
スとバックグラウンド・ボックスの平均と分散、すなわ
ち、μt、μb、σt 2及びσb 2をそれぞれ計算することが
必要である。これらを計算するために、ここで提示され
た実施例では、２つの並行するデータ・パスを用いる。
第１のパスは、目標ボックスとバックグラウンド・ボッ
クスの平均値を計算し、第２のパスは、それぞれの分散
を計算する。目標ボックスは、３×３のピクセルであ
り、バックグラウンド・ボックスのサイズは５×５又は
７×７のピクセルのいずれかが用いられる。
【００５０】双方のパスは、それぞれの目標ボックス及
びバックグラウンド・ボックスについての統計量を同時
に計算し、かつ双方のパスは別々の方法を用いる。空間
フィルタリングの実行の場合と同様に、別々のフィルタ
が先ず行列の行を処理し、そして列により処理される中
間値を出力する。
びバックグラウンド・ボックスについての統計量を同時
に計算し、かつ双方のパスは別々の方法を用いる。空間
フィルタリングの実行の場合と同様に、別々のフィルタ
が先ず行列の行を処理し、そして列により処理される中
間値を出力する。
【００５１】平均値パスについては、ピクセル値の和
は、先ず入力行列の列に沿って計算される。この方法
は、各目標ボックス・ピクセルについての値、すなわち
中央のピクセルとその左隣り及び右隣りのピクセルとの
和を出力する。同時に、平均値パスは、中央のピクセル
とその同じ行の４個又は６個の近隣のピクセルとの和
を、それぞれ５×５又は７×７の大きさのバックグラウ
ンド・ボックスについて出力する。
は、先ず入力行列の列に沿って計算される。この方法
は、各目標ボックス・ピクセルについての値、すなわち
中央のピクセルとその左隣り及び右隣りのピクセルとの
和を出力する。同時に、平均値パスは、中央のピクセル
とその同じ行の４個又は６個の近隣のピクセルとの和
を、それぞれ５×５又は７×７の大きさのバックグラウ
ンド・ボックスについて出力する。
【００５２】第２のパスは、第２の素子により実行され
る。第２の素子からの出力は、出力データの最初のパス
の列に沿ったエネルギーの和である。これは、目標ボッ
クス及びバック・グラウンド・ボックス内の中央のピク
セル周囲のエネルギーの和である。平均値パスからの出
力は、しきい値素子へ入力される。
る。第２の素子からの出力は、出力データの最初のパス
の列に沿ったエネルギーの和である。これは、目標ボッ
クス及びバック・グラウンド・ボックス内の中央のピク
セル周囲のエネルギーの和である。平均値パスからの出
力は、しきい値素子へ入力される。
【００５３】図１０は、平均値パスのデータ・フローを
示している。２つの素子により別々の和が算出される。
すなわち、１００の平均計算素子＃１及び１０２の平均
計算素子＃２である。平均計算素子＃１は、プロセス・
コントローラ素子からピクセル・クロック信号を受信
し、空間フィルタ素子＃２からデータを受信する。デー
タは、先ず６ステージのＦＩＦＯへ入力される。ＦＩＦ
Ｏ内の中央の３つのピクセル値は、足し合わされて目標
ボックスについての第１のパス（行）出力を算出する。
ＦＩＦＯ内の他の４つのピクセルの値もまた足し合わさ
れ、中央の３つのピクセルの和に加算される。これによ
り、バックグラウンド・ボックスについての第１のパス
の和が算出される。その後、この第１のパスの結果は、
２つの別々のＦＩＦＯステージへ入力される。第１のス
テージは目標ボックスのためのものであり、第２のステ
ージはバックグラウンド・ボックスのためのものであ
る。目標ボックス用のＦＩＦＯステージは、２ステージ
のＦＩＦＯであり第１のパスの目標ボックス出力をコー
ナー・ターンさせる。バックグラウンド・ボックス用の
ＦＩＦＯは、６ステージのＦＩＦＯであり第１のパスの
バックグラウンド・ボックス出力をコーナー・ターンさ
せる。ＦＩＦＯステージからの出力を足し合わせること
により、中央ピクセル値が、その値と、３×３、５×５
又は７×７のピクセル・ボックスの大きさに対しそれぞ
れ８個、２４個又は４８個の近隣の値との和で置換えら
れる。平均値パスの出力は、μt及びμbであり、これら
はしきい値素子へ入力される。
示している。２つの素子により別々の和が算出される。
すなわち、１００の平均計算素子＃１及び１０２の平均
計算素子＃２である。平均計算素子＃１は、プロセス・
コントローラ素子からピクセル・クロック信号を受信
し、空間フィルタ素子＃２からデータを受信する。デー
タは、先ず６ステージのＦＩＦＯへ入力される。ＦＩＦ
Ｏ内の中央の３つのピクセル値は、足し合わされて目標
ボックスについての第１のパス（行）出力を算出する。
ＦＩＦＯ内の他の４つのピクセルの値もまた足し合わさ
れ、中央の３つのピクセルの和に加算される。これによ
り、バックグラウンド・ボックスについての第１のパス
の和が算出される。その後、この第１のパスの結果は、
２つの別々のＦＩＦＯステージへ入力される。第１のス
テージは目標ボックスのためのものであり、第２のステ
ージはバックグラウンド・ボックスのためのものであ
る。目標ボックス用のＦＩＦＯステージは、２ステージ
のＦＩＦＯであり第１のパスの目標ボックス出力をコー
ナー・ターンさせる。バックグラウンド・ボックス用の
ＦＩＦＯは、６ステージのＦＩＦＯであり第１のパスの
バックグラウンド・ボックス出力をコーナー・ターンさ
せる。ＦＩＦＯステージからの出力を足し合わせること
により、中央ピクセル値が、その値と、３×３、５×５
又は７×７のピクセル・ボックスの大きさに対しそれぞ
れ８個、２４個又は４８個の近隣の値との和で置換えら
れる。平均値パスの出力は、μt及びμbであり、これら
はしきい値素子へ入力される。
【００５４】標準偏差パスは、平均パスで用いられたピ
クセル値に対する各ピクセルの２乗されたパワーを用い
る。図１１は、標準偏差の第１のパスが１１０の標準偏
差素子＃１で完了し、そしてコーナー・ターンと第２の
パスが１１２の標準偏差素子＃２で完了することを示
す。標準偏差素子＃２の出力は、標準偏差ではないが、
目標ボックス及びバックグラウンド・ボックスの近隣の
２乗されたパワーの和である。この和は、分散とコント
ランス計量を計算するしきい値素子へ出力される。
クセル値に対する各ピクセルの２乗されたパワーを用い
る。図１１は、標準偏差の第１のパスが１１０の標準偏
差素子＃１で完了し、そしてコーナー・ターンと第２の
パスが１１２の標準偏差素子＃２で完了することを示
す。標準偏差素子＃２の出力は、標準偏差ではないが、
目標ボックス及びバックグラウンド・ボックスの近隣の
２乗されたパワーの和である。この和は、分散とコント
ランス計量を計算するしきい値素子へ出力される。
【００５５】双方のパスとも同じチップを用いている。
２つのパスの唯一の違いは、標準偏差パスの第１の素子
が、入力データを２乗するために余分な乗算器を用いる
点である。この乗算器は、平均検査素子＃１ではバイパ
スされる。
２つのパスの唯一の違いは、標準偏差パスの第１の素子
が、入力データを２乗するために余分な乗算器を用いる
点である。この乗算器は、平均検査素子＃１ではバイパ
スされる。
【００５６】しきい値処理 図１２は、平均値パス及び標準偏差パスからの入力並び
にプロセス・コントローラ素子からのしきい値定数Ｋを
受信するしきい値検知素子１２０を示す。目標ボックス
及びバックグラウンド・ボックスの分散は、図１２の右
上で計算される。目標ボックス及びバックグラウンド・
ボックスの２乗されたパワーの和は、標準偏差素子＃２
から受信される。分散を計算するために、目標ボックス
及びバックグラウンド・ボックスの平均が２乗され、２
乗されたパワーの和から差引かれる。これにより、分散
σt 2、σb 2を算出する。
にプロセス・コントローラ素子からのしきい値定数Ｋを
受信するしきい値検知素子１２０を示す。目標ボックス
及びバックグラウンド・ボックスの分散は、図１２の右
上で計算される。目標ボックス及びバックグラウンド・
ボックスの２乗されたパワーの和は、標準偏差素子＃２
から受信される。分散を計算するために、目標ボックス
及びバックグラウンド・ボックスの平均が２乗され、２
乗されたパワーの和から差引かれる。これにより、分散
σt 2、σb 2を算出する。
【００５７】コントラスト計量Ｃは、目標ボックスのパ
ワーのバックグラウンド・ボックスのパワーに対する比
である。目標ボックスの全パワーは、平均目標パワーと
目標エネルギーの分散との和である。目標のみに分配さ
れた平均エネルギーを計算するために、平均バックグラ
ウンド・エネルギーｍｕbを平均目標エネルギーｍｕtか
ら差引く。この差は、平均目標パワーを算出するために
２乗される。図１２では、平均目標パワーの項を（ｍｕ
t−ｍｕb）2として示している。目標ボックスの全パワ
ーを算出するために平均目標パワーを分散に加算する。
図１２では、この項を比較ロジックの入力Ａとして示し
ている。
ワーのバックグラウンド・ボックスのパワーに対する比
である。目標ボックスの全パワーは、平均目標パワーと
目標エネルギーの分散との和である。目標のみに分配さ
れた平均エネルギーを計算するために、平均バックグラ
ウンド・エネルギーｍｕbを平均目標エネルギーｍｕtか
ら差引く。この差は、平均目標パワーを算出するために
２乗される。図１２では、平均目標パワーの項を（ｍｕ
t−ｍｕb）2として示している。目標ボックスの全パワ
ーを算出するために平均目標パワーを分散に加算する。
図１２では、この項を比較ロジックの入力Ａとして示し
ている。
【００５８】バックグラウンド・パワーは、２乗された
平均バックグラウンド・エネルギーとバックグラウンド
分散との和である。この項は、図１２の右上の加算器に
より計算される。バックグラウンド・パワーにしきい値
定数Ｋを掛け、そしてその積が比較器ロジックのＢ入力
となる。目標パワーがバックグラウンドパワーとしきい
値との積よりも大きければ、検知結果並びに目標及びそ
のバックグラウンドの統計量が、クランプ処理ステージ
へ伝送される。
平均バックグラウンド・エネルギーとバックグラウンド
分散との和である。この項は、図１２の右上の加算器に
より計算される。バックグラウンド・パワーにしきい値
定数Ｋを掛け、そしてその積が比較器ロジックのＢ入力
となる。目標パワーがバックグラウンドパワーとしきい
値との積よりも大きければ、検知結果並びに目標及びそ
のバックグラウンドの統計量が、クランプ処理ステージ
へ伝送される。
【００５９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００６０】（１）赤外信号処理のための焦点面アレイ
・プロセッサにおいて、赤外信号を受信する焦点面アレ
イと、前記焦点面アレイからデータを受信しかつ信号を
出力するアナログ・マルチプレクサと、前記焦点面アレ
イからの多重化された信号をデジタル化するアナログ・
デジタル変換器とを有し、前記焦点面アレイ、前記アナ
ログ・マルチプレクサ及び前記アナログ・デジタル変換
器が液体窒素温度以下において動作し、さらに、前記焦
点面アレイからのデジタル化された出力を受信し、かつ
該焦点面アレイにおいて生じる不均一性とガンマ線スパ
イクについて補正された前記受信された赤外信号を示す
信号を出力する、単一基板上に形成された時間依存信号
プロセッサを有する、焦点面アレイ・プロセッサ。 （２）前記焦点面アレイ、前記アナログ・マルチプレク
サ及び前記アナログ・デジタル変換器が、４°Ｋにおい
て動作する上記（１）に記載の焦点面アレイ・プロセッ
サ。 （３）前記時間依存信号プロセッサが、応答性補正、フ
レーム減算、空間フィルタリング及びしきい値調整を含
む上記（１）に記載の焦点面アレイ・プロセッサ。 （４）前記応答性補正が、不良ピクセル検知及び不良ピ
クセル補正を含む上記（３）に記載の焦点面アレイ・プ
ロセッサ。 （５）赤外信号処理のための焦点面アレイ・プロセッサ
において、赤外信号を受信する焦点面アレイと、前記焦
点面アレイからデータを受信しかつ信号を出力するアナ
ログ・マルチプレクサと、前記焦点面アレイからの多重
化された信号をデジタル化するアナログ・デジタル変換
器とを有し、前記焦点面アレイ、前記アナログ・マルチ
プレクサ及び前記アナログ・デジタル変換器が液体窒素
温度以下において動作し、さらに、前記焦点面アレイか
らのデジタル化された出力を受信し、かつ前記受信され
た赤外信号を示す信号を出力する、単一基板上に形成さ
れた時間依存信号プロセッサであって、ガンマ線スパイ
クを除去するためのガンマ線回避回路と、不良ピクセル
を検知しかつ補正し、さらに前記デジタル化された信号
の利得を均一とするための応答性補正手段と、信号強調
のためのフレーム減算手段と、信号平滑化のための時間
遅延積分手段と、前記デジタル信号を同調させるための
空間フィルタリングと、所望の信号レベルを発生するた
めのしきい値設定とを含む時間依存信号プロセッサを有
する焦点面アレイ・プロセッサ。 （６）焦点面アレイ・プロセッサにより処理される赤外
信号を受信する、宇宙空間でのミサイルの脅威を監視す
るためのシステムにおいて、赤外信号を受信する焦点面
アレイと、前記焦点面アレイからデータを受信しかつ信
号を出力するアナログ・マルチプレクサと、前記焦点面
アレイからの多重化された信号をデジタル化するアナロ
グ・デジタル変換器とを有し、前記焦点面アレイ、前記
アナログ・マルチプレクサ及び前記アナログ・デジタル
変換器が液体窒素温度以下において動作し、さらに、前
記焦点面アレイからのデジタル化された出力を受信し、
かつ該焦点面アレイにおいて生じる不均一性とガンマ線
スパイクについて補正された前記受信された赤外信号を
示す信号を出力する、単一基板上に形成された時間依存
信号プロセッサを有するミサイル監視システム。
・プロセッサにおいて、赤外信号を受信する焦点面アレ
イと、前記焦点面アレイからデータを受信しかつ信号を
出力するアナログ・マルチプレクサと、前記焦点面アレ
イからの多重化された信号をデジタル化するアナログ・
デジタル変換器とを有し、前記焦点面アレイ、前記アナ
ログ・マルチプレクサ及び前記アナログ・デジタル変換
器が液体窒素温度以下において動作し、さらに、前記焦
点面アレイからのデジタル化された出力を受信し、かつ
該焦点面アレイにおいて生じる不均一性とガンマ線スパ
イクについて補正された前記受信された赤外信号を示す
信号を出力する、単一基板上に形成された時間依存信号
プロセッサを有する、焦点面アレイ・プロセッサ。 （２）前記焦点面アレイ、前記アナログ・マルチプレク
サ及び前記アナログ・デジタル変換器が、４°Ｋにおい
て動作する上記（１）に記載の焦点面アレイ・プロセッ
サ。 （３）前記時間依存信号プロセッサが、応答性補正、フ
レーム減算、空間フィルタリング及びしきい値調整を含
む上記（１）に記載の焦点面アレイ・プロセッサ。 （４）前記応答性補正が、不良ピクセル検知及び不良ピ
クセル補正を含む上記（３）に記載の焦点面アレイ・プ
ロセッサ。 （５）赤外信号処理のための焦点面アレイ・プロセッサ
において、赤外信号を受信する焦点面アレイと、前記焦
点面アレイからデータを受信しかつ信号を出力するアナ
ログ・マルチプレクサと、前記焦点面アレイからの多重
化された信号をデジタル化するアナログ・デジタル変換
器とを有し、前記焦点面アレイ、前記アナログ・マルチ
プレクサ及び前記アナログ・デジタル変換器が液体窒素
温度以下において動作し、さらに、前記焦点面アレイか
らのデジタル化された出力を受信し、かつ前記受信され
た赤外信号を示す信号を出力する、単一基板上に形成さ
れた時間依存信号プロセッサであって、ガンマ線スパイ
クを除去するためのガンマ線回避回路と、不良ピクセル
を検知しかつ補正し、さらに前記デジタル化された信号
の利得を均一とするための応答性補正手段と、信号強調
のためのフレーム減算手段と、信号平滑化のための時間
遅延積分手段と、前記デジタル信号を同調させるための
空間フィルタリングと、所望の信号レベルを発生するた
めのしきい値設定とを含む時間依存信号プロセッサを有
する焦点面アレイ・プロセッサ。 （６）焦点面アレイ・プロセッサにより処理される赤外
信号を受信する、宇宙空間でのミサイルの脅威を監視す
るためのシステムにおいて、赤外信号を受信する焦点面
アレイと、前記焦点面アレイからデータを受信しかつ信
号を出力するアナログ・マルチプレクサと、前記焦点面
アレイからの多重化された信号をデジタル化するアナロ
グ・デジタル変換器とを有し、前記焦点面アレイ、前記
アナログ・マルチプレクサ及び前記アナログ・デジタル
変換器が液体窒素温度以下において動作し、さらに、前
記焦点面アレイからのデジタル化された出力を受信し、
かつ該焦点面アレイにおいて生じる不均一性とガンマ線
スパイクについて補正された前記受信された赤外信号を
示す信号を出力する、単一基板上に形成された時間依存
信号プロセッサを有するミサイル監視システム。
【００６１】
【発明の効果】本発明により、焦点面プロセッサにおい
て、ガンマ線エラーが補正され低雑音であること及び液
体窒素温度又はそれ以下において動作可能であることが
実現される。その結果、解像度の向上により、極めて良
好な目標物検知及び追跡性能が得られる。
て、ガンマ線エラーが補正され低雑音であること及び液
体窒素温度又はそれ以下において動作可能であることが
実現される。その結果、解像度の向上により、極めて良
好な目標物検知及び追跡性能が得られる。
【図１】本発明による焦点面アレイのブロック図であ
る。
る。
【図２】本発明による時間依存処理のプロセス・フロー
のブロック図である。
のブロック図である。
【図３】本発明によるガンマ線回避回路の概略図であ
る。
る。
【図４】本発明による不良ピクセル検知の実施例の概略
図である。
図である。
【図５】本発明による不良ピクセル補正回路の実施例の
概略図である。
概略図である。
【図６】本発明による不均一性補償の実施例を示す図で
ある。
ある。
【図７】本発明によるフレーム減算回路の概略図であ
る。
る。
【図８】本発明による時間遅延及び積分の実施例の概略
図である。
図である。
【図９】本発明による空間フィルタリングの概略図であ
る。
る。
【図１０】本発明による平均計算の概略図である。
【図１１】本発明による標準偏差計算の概略図である。
【図１２】本発明によるしきい値超過の実施例の概略図
である。
である。
【図１３】汎用的な赤外焦点面アレイのブロック図であ
る。
る。
１ 焦点面アレイ ２ アナログ・マルチプレクサ ３ アナログ・デジタル変換器 ６、７ 標準偏差計算 ８ 補正回路 ９、１０ 空間フィルタ １１ しきい値 １４、１５ 平均計算 １６ 出力変換器 １７ プロセス・コントローラ １８ ＶＣＯＳ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/225 Ｃ 5/33 (72)発明者 ポール・ステファン・カピコ アメリカ合衆国22110、バージニア州、マ ナサス、オースチン・ウェイ 9632
Claims (6)
- 【請求項１】赤外信号処理のための焦点面アレイ・プロ
セッサにおいて、 赤外信号を受信する焦点面アレイと、 前記焦点面アレイからデータを受信しかつ信号を出力す
るアナログ・マルチプレクサと、 前記焦点面アレイからの多重化された信号をデジタル化
するアナログ・デジタル変換器とを有し、 前記焦点面アレイ、前記アナログ・マルチプレクサ及び
前記アナログ・デジタル変換器が液体窒素温度以下にお
いて動作し、 さらに、前記焦点面アレイからのデジタル化された出力
を受信し、かつ該焦点面アレイにおいて生じる不均一性
とガンマ線スパイクについて補正された前記受信された
赤外信号を示す信号を出力する、単一基板上に形成され
た時間依存信号プロセッサを有する、 焦点面アレイ・プロセッサ。 - 【請求項２】前記焦点面アレイ、前記アナログ・マルチ
プレクサ及び前記アナログ・デジタル変換器が、４°Ｋ
において動作する請求項１に記載の焦点面アレイ・プロ
セッサ。 - 【請求項３】前記時間依存信号プロセッサが、応答性補
正、フレーム減算、空間フィルタリング及びしきい値調
整を含む請求項１に記載の焦点面アレイ・プロセッサ。 - 【請求項４】前記応答性補正が、不良ピクセル検知及び
不良ピクセル補正を含む請求項３に記載の焦点面アレイ
・プロセッサ。 - 【請求項５】赤外信号処理のための焦点面アレイ・プロ
セッサにおいて、 赤外信号を受信する焦点面アレイと、 前記焦点面アレイからデータを受信しかつ信号を出力す
るアナログ・マルチプレクサと、 前記焦点面アレイからの多重化された信号をデジタル化
するアナログ・デジタル変換器とを有し、 前記焦点面アレイ、前記アナログ・マルチプレクサ及び
前記アナログ・デジタル変換器が液体窒素温度以下にお
いて動作し、 さらに、前記焦点面アレイからのデジタル化された出力
を受信し、かつ前記受信された赤外信号を示す信号を出
力する、単一基板上に形成された時間依存信号プロセッ
サであって、 ガンマ線スパイクを除去するためのガンマ線回避回路
と、 不良ピクセルを検知しかつ補正し、さらに前記デジタル
化された信号の利得を均一とするための応答性補正手段
と、 信号強調のためのフレーム減算手段と、 信号平滑化のための時間遅延積分手段と、 前記デジタル信号を同調させるための空間フィルタリン
グと、 所望の信号レベルを発生するためのしきい値設定とを含
む時間依存信号プロセッサを有する焦点面アレイ・プロ
セッサ。 - 【請求項６】焦点面アレイ・プロセッサにより処理され
る赤外信号を受信する、宇宙空間でのミサイルの脅威を
監視するためのシステムにおいて、 赤外信号を受信する焦点面アレイと、 前記焦点面アレイからデータを受信しかつ信号を出力す
るアナログ・マルチプレクサと、 前記焦点面アレイからの多重化された信号をデジタル化
するアナログ・デジタル変換器とを有し、 前記焦点面アレイ、前記アナログ・マルチプレクサ及び
前記アナログ・デジタル変換器が液体窒素温度以下にお
いて動作し、 さらに、前記焦点面アレイからのデジタル化された出力
を受信し、かつ該焦点面アレイにおいて生じる不均一性
とガンマ線スパイクについて補正された前記受信された
赤外信号を示す信号を出力する、単一基板上に形成され
た時間依存信号プロセッサを有するミサイル監視システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US142996 | 1993-10-29 | ||
| US08/142,996 US5449907A (en) | 1993-10-29 | 1993-10-29 | Programmable on-focal plane signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07128696A true JPH07128696A (ja) | 1995-05-19 |
Family
ID=22502121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6183789A Pending JPH07128696A (ja) | 1993-10-29 | 1994-08-04 | プログラマブル焦点面信号プロセッサ及びシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5449907A (ja) |
| EP (1) | EP0651566A1 (ja) |
| JP (1) | JPH07128696A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055268A (ja) * | 2008-08-27 | 2010-03-11 | Kyocera Mita Corp | ２次元空間フィルタ装置 |
| JP2011097416A (ja) * | 2009-10-30 | 2011-05-12 | Mitsubishi Electric Corp | 画像処理装置 |
| JP2018078493A (ja) * | 2016-11-10 | 2018-05-17 | 株式会社ニコン | 高速移動体搭載用撮像装置および高速移動体 |
| WO2022234700A1 (ja) * | 2021-05-07 | 2022-11-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびその制御方法 |
| JP2023118139A (ja) * | 2022-02-15 | 2023-08-25 | 三菱電機株式会社 | 突発性ノイズ検出装置、撮像装置、突発性ノイズ検出方法、表示画像データ生成方法、突発性ノイズ検出プログラム、及び記録媒体 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5699278A (en) * | 1995-01-24 | 1997-12-16 | Brajovic; Vladimir M. | Focal plane processor |
| US5617318A (en) * | 1995-05-08 | 1997-04-01 | Northrop Grumman Corporation | Dynamically reconfigurable data processing system |
| US5619426A (en) * | 1995-06-16 | 1997-04-08 | Hughes Electronics | Flexible modular signal processor for infrared imaging and tracking systems |
| US5980459A (en) * | 1998-03-31 | 1999-11-09 | General Electric Company | Ultrasound imaging using coded excitation on transmit and selective filtering of fundamental and (sub)harmonic signals on receive |
| US6744376B1 (en) * | 1998-08-26 | 2004-06-01 | The Johns Hopkins University | Remote input/output (RIO) smart sensor analog-digital chip |
| WO2000072444A2 (en) * | 1999-04-30 | 2000-11-30 | Lockheed Martin Corporation | Scannable flip flop circuit and method of operating an integrated circuit |
| US6629276B1 (en) | 1999-04-30 | 2003-09-30 | Bae Systems Information And Electronic Systems Integration, Inc. | Method and apparatus for a scannable hybrid flip flop |
| US7016550B2 (en) * | 2002-04-19 | 2006-03-21 | Lockheed Martin Corporation | Scene-based non-uniformity offset correction for staring arrays |
| FR2826222B1 (fr) * | 2001-06-13 | 2003-12-05 | Sagem | Procede d'utilisation d'une camera thermique, dispositif pour sa mise en oeuvre, et camera thermique incorporant un tel dispositif |
| DE10255021B4 (de) * | 2002-11-25 | 2007-02-22 | Carl Zeiss Optronics Gmbh | Verfahren und Vorrichtung zum Erzeugen von Bilddaten einer Szene unter Berücksichtigung von Inhomogenitäten in den Signalempfindlichkeiten von Sensorelementen bei scannenden Bildgebern |
| US6965431B2 (en) * | 2003-02-28 | 2005-11-15 | Ut-Battelle, Llc | Integrated tunable optical sensor (ITOS) system |
| US7132648B2 (en) * | 2003-04-15 | 2006-11-07 | Science & Technology Corporation@Unm | Uniform, non-disruptive, and radiometrically accurate calibration of infrared focal plane arrays using global scene motion |
| US20080212895A1 (en) * | 2007-01-09 | 2008-09-04 | Lockheed Martin Corporation | Image data processing techniques for highly undersampled images |
| JP2011059596A (ja) * | 2009-09-14 | 2011-03-24 | Sony Corp | 表示装置、ムラ補正方法およびコンピュータプログラム |
| US9143703B2 (en) * | 2011-06-10 | 2015-09-22 | Flir Systems, Inc. | Infrared camera calibration techniques |
| US9200954B2 (en) | 2011-11-07 | 2015-12-01 | The Johns Hopkins University | Flexible readout and signal processing in a computational sensor array |
| US9041864B2 (en) * | 2012-11-19 | 2015-05-26 | Nokia Technologies Oy | Method and apparatus for temporal stabilization of streaming frames |
| FR3038194B1 (fr) * | 2015-06-26 | 2017-08-11 | Ulis | Correction de pixels parasites dans un capteur d'image infrarouge |
| FR3038195B1 (fr) | 2015-06-26 | 2018-08-31 | Ulis | Detection de pixels parasites dans un capteur d'image infrarouge |
| WO2017123571A1 (en) | 2016-01-11 | 2017-07-20 | Carrier Corporation | Pyroelectric detector system |
| US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
| US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
| US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
| US9659605B1 (en) * | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3209150A (en) * | 1962-02-12 | 1965-09-28 | Lockheed Aircraft Corp | Coolable multi element infrared detector assembly |
| US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
| US4660066A (en) * | 1982-09-08 | 1987-04-21 | Texas Instruments Incorporated | Structure for packaging focal plane imagers and signal processing circuits |
| WO1986006214A1 (en) * | 1985-04-08 | 1986-10-23 | Irvine Sensors Corporation | Thermal imager incorporating sensor within electronics module |
| JPH01124728A (ja) * | 1987-11-09 | 1989-05-17 | Fujitsu Ltd | 赤外線撮像装置 |
| US4862002A (en) * | 1988-05-31 | 1989-08-29 | Wang Samuel C | Multiple channel readout circuit optimized for a cryogenically operated IR sensor head |
| US5055683A (en) * | 1989-12-15 | 1991-10-08 | Mccracken William L | Line scanner |
| US5091646A (en) * | 1990-05-29 | 1992-02-25 | Kollmorgen Corporation | Integrated thermal imaging system |
| US5111050A (en) * | 1990-12-03 | 1992-05-05 | Santa Barbara Research Center | Quick cooldown/low distortion hybrid focal plane array platform for use in infrared detector dewar packages |
| US5111049A (en) * | 1990-12-21 | 1992-05-05 | Santa Barbara Research Center | Remote fired RF getter for use in metal infrared detector dewar |
| US5136352A (en) * | 1991-07-15 | 1992-08-04 | Trw Inc. | Gamma rejecting infrared detector |
-
1993
- 1993-10-29 US US08/142,996 patent/US5449907A/en not_active Expired - Fee Related
-
1994
- 1994-08-04 JP JP6183789A patent/JPH07128696A/ja active Pending
- 1994-09-27 EP EP94115178A patent/EP0651566A1/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010055268A (ja) * | 2008-08-27 | 2010-03-11 | Kyocera Mita Corp | ２次元空間フィルタ装置 |
| JP2011097416A (ja) * | 2009-10-30 | 2011-05-12 | Mitsubishi Electric Corp | 画像処理装置 |
| JP2018078493A (ja) * | 2016-11-10 | 2018-05-17 | 株式会社ニコン | 高速移動体搭載用撮像装置および高速移動体 |
| WO2022234700A1 (ja) * | 2021-05-07 | 2022-11-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置およびその制御方法 |
| JP2023118139A (ja) * | 2022-02-15 | 2023-08-25 | 三菱電機株式会社 | 突発性ノイズ検出装置、撮像装置、突発性ノイズ検出方法、表示画像データ生成方法、突発性ノイズ検出プログラム、及び記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5449907A (en) | 1995-09-12 |
| EP0651566A1 (en) | 1995-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07128696A (ja) | プログラマブル焦点面信号プロセッサ及びシステム | |
| US8929601B2 (en) | Imaging detecting with automated sensing of an object or characteristic of that object | |
| US6268883B1 (en) | High speed infrared imaging system and method | |
| KR960002701B1 (ko) | 복합 디지탈 표시 제공 영상 장치, 복합 영상 제공 장치 및 복합 영상 표시 제공 방법 | |
| US4298887A (en) | Non-uniformity correction in a multielement detector array | |
| US5276319A (en) | Method and device for improved IR detection with compensations for individual detector response | |
| EP0258433B1 (en) | Extremely high speed, real-time background filter for radiation detectors | |
| JP5302511B2 (ja) | ２波長赤外線画像処理装置 | |
| Falcone et al. | Hybrid CMOS x-ray detectors: the next generation for focused x-ray telescopes | |
| Carson | Applications of advanced" z" technology focal plane architectures | |
| Davis et al. | Resolution issues in InSb focal plane array system design | |
| Tonry et al. | Rubber focal plane for sky surveys | |
| Ryall et al. | Design of a focal-plane array thermographic system for stress analysis | |
| Bergamini et al. | Performance evaluation of a photon-counting intensified CCD | |
| Kostishack et al. | Continuous-scan charge-coupled device (CCD) sensor system with moving target indicator (MTI) for satellite surveillance | |
| Nichols et al. | Performance characteristics of a submarine panoramic infrared imaging sensor | |
| US6373041B1 (en) | Image tracker having means for eliminating systematic error in centroid determination of reconstructed images | |
| Stubbs et al. | 32-megapixel dual-color CCD imaging system | |
| JP2780604B2 (ja) | 赤外線撮像装置 | |
| US7795569B2 (en) | Focal plane detector with integral processor for object edge determination | |
| Rojas et al. | The EarthCARE multispectral imager thermal infrared optical unit detection system design | |
| JP2707634B2 (ja) | 赤外線撮像装置 | |
| Glass et al. | An infrared camera based on a large PtSi array | |
| Salomon et al. | Active pixel sensors for autonomous spacecraft applications | |
| JPH10332488A (ja) | 赤外線撮像装置 |