JPH07129289A - バス線長認識装置 - Google Patents
バス線長認識装置Info
- Publication number
- JPH07129289A JPH07129289A JP5276249A JP27624993A JPH07129289A JP H07129289 A JPH07129289 A JP H07129289A JP 5276249 A JP5276249 A JP 5276249A JP 27624993 A JP27624993 A JP 27624993A JP H07129289 A JPH07129289 A JP H07129289A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- bus
- gate
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【構成】 制御装置内にリセット信号を所定の時間だけ
遅延させるディレイゲートを設け、このディレイゲート
によってリセット信号がバスを通過する時間を監視して
バス線長が規定長を超えたときに場合はＬＥＤを点灯さ
せるか、または、各接続部にバス往復信号線の長さに比
例した抵抗を接続し、制御装置の内部に基準抵抗を設
け、接続部バス往復信号線の一本を接地し他の一本を基
準抵抗を介して基準電源に接続し、基準抵抗とバス往復
信号線の接続点の電位差を基準信号と比較してバス線長
が規定長を超えたときにＬＥＤを点灯させる。 【効果】 利用者が自由にコンポーネントをデージーチ
ェイン接続したとき、全体の配線長が規定値を超えたか
否かを報せることが可能になり、従って動作が不安定に
なってトラブルが発生するのを防止できる。また、接続
部または終端抵抗モジュールの接続が外れた場合も、そ
れを利用者に知らせることができる。
遅延させるディレイゲートを設け、このディレイゲート
によってリセット信号がバスを通過する時間を監視して
バス線長が規定長を超えたときに場合はＬＥＤを点灯さ
せるか、または、各接続部にバス往復信号線の長さに比
例した抵抗を接続し、制御装置の内部に基準抵抗を設
け、接続部バス往復信号線の一本を接地し他の一本を基
準抵抗を介して基準電源に接続し、基準抵抗とバス往復
信号線の接続点の電位差を基準信号と比較してバス線長
が規定長を超えたときにＬＥＤを点灯させる。 【効果】 利用者が自由にコンポーネントをデージーチ
ェイン接続したとき、全体の配線長が規定値を超えたか
否かを報せることが可能になり、従って動作が不安定に
なってトラブルが発生するのを防止できる。また、接続
部または終端抵抗モジュールの接続が外れた場合も、そ
れを利用者に知らせることができる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
において、制御装置と複数のコンポーネントとを複数の
接続部によって直列に接続したとき、電気的手段によっ
てバス線長を認識して転送レートを切替えるためのバス
線長認識装置に関する。
において、制御装置と複数のコンポーネントとを複数の
接続部によって直列に接続したとき、電気的手段によっ
てバス線長を認識して転送レートを切替えるためのバス
線長認識装置に関する。
【０００２】
【従来の技術】近年のコンピュータシステムにおいて
は、中央制御装置（制御装置）と周辺機器（コンポーネ
ント）とを接続するための方式として、ＳＣＳＩバス等
のバス接続方式が導入されている。
は、中央制御装置（制御装置）と周辺機器（コンポーネ
ント）とを接続するための方式として、ＳＣＳＩバス等
のバス接続方式が導入されている。
【０００３】これらは、コンピュータ本体からのバス信
号を、ケーブル等の接続手段によって最初のコンポーネ
ントに接続し、そのコンポーネントは、そのバス信号を
内部で使用するとともに、そのバス信号をそのまま次の
コンポーネントに送出できる構成となっており、次の接
続手段によって次のコンポーネントに伝達される。
号を、ケーブル等の接続手段によって最初のコンポーネ
ントに接続し、そのコンポーネントは、そのバス信号を
内部で使用するとともに、そのバス信号をそのまま次の
コンポーネントに送出できる構成となっており、次の接
続手段によって次のコンポーネントに伝達される。
【０００４】このように、複数のコンポーネントとを直
列に接続（いわゆるデージーチェイン接続）され、末端
のコンポーネントに終端抵抗モジュールを接続して終端
処理を行っている。
列に接続（いわゆるデージーチェイン接続）され、末端
のコンポーネントに終端抵抗モジュールを接続して終端
処理を行っている。
【０００５】このようなバス接続方式は、信号の劣化を
防止するため、全体の配線長を規定しており、信号の伝
達速度が高速になる程、配線長は短く規定されれいる。
防止するため、全体の配線長を規定しており、信号の伝
達速度が高速になる程、配線長は短く規定されれいる。
【０００６】
【発明が解決しようとする課題】上述したような従来の
コンピュータシステムでは、利用者が自由にコンポーネ
ントをデージーチェイン接続できるため、全体の配線長
の管理が事実上行われておらず、従って、配線長が規定
値を超える場合が屡々発生し、動作が不安定になる等の
トラブルが発生するという欠点を有している。
コンピュータシステムでは、利用者が自由にコンポーネ
ントをデージーチェイン接続できるため、全体の配線長
の管理が事実上行われておらず、従って、配線長が規定
値を超える場合が屡々発生し、動作が不安定になる等の
トラブルが発生するという欠点を有している。
【０００７】
【課題を解決するための手段】本発明の第一のバス線長
認識装置は、制御装置と、２本のバス往復信号線を有す
複数のコンポーネントと、２本の信号線を有し前記制御
装置および前記複数のコンポーネントを直列に接続する
複数の接続部と、前記複数のコンポーネントのうちの末
端のコンポーネントの前記２本のバス往復信号線を短絡
させる１本の信号線を有する終端抵抗モジュールとを備
え、前記制御装置内に、リセット信号を入力するディレ
イゲートと、前記接続部からの信号を入力するノットゲ
ートと、前記ディレイゲートおよび前記ノットゲートの
出力信号を入力するナンドゲートと、前記ナンドゲート
の出力信号によってセットされ前記リセット信号によっ
てリセットされるフリップフロップと、前記フリップフ
ロップの出力信号によって発光する発光ダイオードとを
設けたものである。
認識装置は、制御装置と、２本のバス往復信号線を有す
複数のコンポーネントと、２本の信号線を有し前記制御
装置および前記複数のコンポーネントを直列に接続する
複数の接続部と、前記複数のコンポーネントのうちの末
端のコンポーネントの前記２本のバス往復信号線を短絡
させる１本の信号線を有する終端抵抗モジュールとを備
え、前記制御装置内に、リセット信号を入力するディレ
イゲートと、前記接続部からの信号を入力するノットゲ
ートと、前記ディレイゲートおよび前記ノットゲートの
出力信号を入力するナンドゲートと、前記ナンドゲート
の出力信号によってセットされ前記リセット信号によっ
てリセットされるフリップフロップと、前記フリップフ
ロップの出力信号によって発光する発光ダイオードとを
設けたものである。
【０００８】本発明の第二のバス線長認識装置は、制御
装置と、２本のバス往復信号線を有す複数のコンポーネ
ントと、２本の信号線を有し前記制御装置および前記複
数のコンポーネントを直列に接続する複数の接続部と、
前記複数のコンポーネントのうちの末端のコンポーネン
トの前記２本のバス往復信号線を短絡させる１本の信号
線を有する終端抵抗モジュールとを備え、前記複数の接
続部のそれぞれの２本の信号線のうちの１本の信号線に
各接続部の信号線の長さに比例した抵抗を接続し、前記
制御装置内に、前記接続部の２本の信号線のうちの１本
の信号線を接地する接地部と、前記接続部の２本の信号
線のうちの他の１本の信号線を基準電源に接続する基準
抵抗と、する基準抵抗と接続するＡ−Ｄ変換器と、前記
Ａ−Ｄ変換器の出力信号と基準信号とを入力して比較す
るコンパレータと、前記コンパレータの出力信号によっ
て発光する発光ダイオードとを設けたものである。
装置と、２本のバス往復信号線を有す複数のコンポーネ
ントと、２本の信号線を有し前記制御装置および前記複
数のコンポーネントを直列に接続する複数の接続部と、
前記複数のコンポーネントのうちの末端のコンポーネン
トの前記２本のバス往復信号線を短絡させる１本の信号
線を有する終端抵抗モジュールとを備え、前記複数の接
続部のそれぞれの２本の信号線のうちの１本の信号線に
各接続部の信号線の長さに比例した抵抗を接続し、前記
制御装置内に、前記接続部の２本の信号線のうちの１本
の信号線を接地する接地部と、前記接続部の２本の信号
線のうちの他の１本の信号線を基準電源に接続する基準
抵抗と、する基準抵抗と接続するＡ−Ｄ変換器と、前記
Ａ−Ｄ変換器の出力信号と基準信号とを入力して比較す
るコンパレータと、前記コンパレータの出力信号によっ
て発光する発光ダイオードとを設けたものである。
【０００９】本発明の第三のバス線長認識装置は、制御
装置と、２本のバス往復信号線を有す複数のコンポーネ
ントと、２本の信号線を有し前記制御装置および前記複
数のコンポーネントを直列に接続する複数の接続部と、
前記複数のコンポーネントのうちの末端のコンポーネン
トの前記２本のバス往復信号線を短絡させる１本の信号
線を有する終端抵抗モジュールとを備え、前記複数の接
続部のそれぞれの２本の信号線のうちの１本の信号線に
各接続部の信号線の長さに比例した抵抗を接続し、前記
制御装置内に、前記接続部の２本の信号線のうちの１本
の信号線を接地する接地部と、前記接続部の２本の信号
線のうちの他の１本の信号線を基準電源に接続する基準
抵抗と、前記基準抵抗に接続したＡ−Ｄ変換器と、前記
Ａ−Ｄ変換器の出力信号と第一の基準信号とを入力して
比較する第一のコンパレータと、前記第一のコンパレー
タの出力信号によって発光する発光ダイオードと、前記
Ａ−Ｄ変換器の出力信号と第二の基準信号とを入力して
比較する第二のコンパレータと、前記第一のコンパレー
タの出力信号を入力する第一のノットゲートと、前記第
二のコンパレータの出力信号を入力する第二のノットゲ
ートと、前記第一のノットゲートの出力信号および前記
第二のコンパレータの出力信号を入力するアンドゲート
と、クロック信号と自己の出力信号とを入力して分周す
るフリップフロップと、前記フリップフロップの出力信
号および前記クロック信号を入力して前記アンドゲート
の出力信号または前記第二のノットゲートの出力信号に
よって前記フリップフロップの出力信号または前記クロ
ック信号のうちの何れか一方を選択してバスクロックと
して出力するマルチプレクサとを設けたものである。
装置と、２本のバス往復信号線を有す複数のコンポーネ
ントと、２本の信号線を有し前記制御装置および前記複
数のコンポーネントを直列に接続する複数の接続部と、
前記複数のコンポーネントのうちの末端のコンポーネン
トの前記２本のバス往復信号線を短絡させる１本の信号
線を有する終端抵抗モジュールとを備え、前記複数の接
続部のそれぞれの２本の信号線のうちの１本の信号線に
各接続部の信号線の長さに比例した抵抗を接続し、前記
制御装置内に、前記接続部の２本の信号線のうちの１本
の信号線を接地する接地部と、前記接続部の２本の信号
線のうちの他の１本の信号線を基準電源に接続する基準
抵抗と、前記基準抵抗に接続したＡ−Ｄ変換器と、前記
Ａ−Ｄ変換器の出力信号と第一の基準信号とを入力して
比較する第一のコンパレータと、前記第一のコンパレー
タの出力信号によって発光する発光ダイオードと、前記
Ａ−Ｄ変換器の出力信号と第二の基準信号とを入力して
比較する第二のコンパレータと、前記第一のコンパレー
タの出力信号を入力する第一のノットゲートと、前記第
二のコンパレータの出力信号を入力する第二のノットゲ
ートと、前記第一のノットゲートの出力信号および前記
第二のコンパレータの出力信号を入力するアンドゲート
と、クロック信号と自己の出力信号とを入力して分周す
るフリップフロップと、前記フリップフロップの出力信
号および前記クロック信号を入力して前記アンドゲート
の出力信号または前記第二のノットゲートの出力信号に
よって前記フリップフロップの出力信号または前記クロ
ック信号のうちの何れか一方を選択してバスクロックと
して出力するマルチプレクサとを設けたものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の第一の実施例を示すブロッ
ク図、図２は図１の実施例の動作を示すタイミングチャ
ートで、（ａ）はバス線長が規定内の場合、（ｂ）はバ
ス線長が規定長を超えるの場合を示す図ある。
ク図、図２は図１の実施例の動作を示すタイミングチャ
ートで、（ａ）はバス線長が規定内の場合、（ｂ）はバ
ス線長が規定長を超えるの場合を示す図ある。
【００１２】図１において、制御装置１およびコンポー
ネント５〜７は、接続部２〜４によってデージーチェイ
ン接続されており、末端のコンポーネント７には、終端
抵抗モジュール８が接続されている。各コンポーネント
５〜７には、２本のバス往復信号線１４が設けられてお
り、終端抵抗モジュール８には、コンポーネント７の２
本のバス往復信号線１４を短絡させる１本の信号線を有
している。従って制御装置１から末端のコンポーネント
７までを往復する伝送路系（これをバスと称している）
か形成されている。
ネント５〜７は、接続部２〜４によってデージーチェイ
ン接続されており、末端のコンポーネント７には、終端
抵抗モジュール８が接続されている。各コンポーネント
５〜７には、２本のバス往復信号線１４が設けられてお
り、終端抵抗モジュール８には、コンポーネント７の２
本のバス往復信号線１４を短絡させる１本の信号線を有
している。従って制御装置１から末端のコンポーネント
７までを往復する伝送路系（これをバスと称している）
か形成されている。
【００１３】制御装置１の内部には、この伝送路系の長
さが規定値内にあるか否かをを検出するための回路が設
けてある。すなわち、制御装置１内には、リセット信号
（ＲＥＳＥＴ信号）９を入力するディレイゲート（ＤＥ
ＬＡＹ）１３と、接続部２からの信号を入力するノット
ゲート（ＮＯＴゲート）１０と、ディレイゲート１３お
よびノットゲート１０の出力信号を入力するナンドゲー
ト（ＮＡＮＤゲート）１１と、ナンドゲート１１の出力
信号によってセットされリセット信号９によってリセッ
トされるフリップフロップ（Ｆ／Ｆ）１２と、フリップ
フロップ１２の出力信号によって発光する発光ダイオー
ド（ＬＥＤ）１５とが設けられ得ている。
さが規定値内にあるか否かをを検出するための回路が設
けてある。すなわち、制御装置１内には、リセット信号
（ＲＥＳＥＴ信号）９を入力するディレイゲート（ＤＥ
ＬＡＹ）１３と、接続部２からの信号を入力するノット
ゲート（ＮＯＴゲート）１０と、ディレイゲート１３お
よびノットゲート１０の出力信号を入力するナンドゲー
ト（ＮＡＮＤゲート）１１と、ナンドゲート１１の出力
信号によってセットされリセット信号９によってリセッ
トされるフリップフロップ（Ｆ／Ｆ）１２と、フリップ
フロップ１２の出力信号によって発光する発光ダイオー
ド（ＬＥＤ）１５とが設けられ得ている。
【００１４】リセット信号９は、通常のコンピュータで
常用されている信号であり、コンピュータシステムの電
源投入後一定時間の間ローレベルとなる信号である。こ
のリセット信号９は、フリップフロップ１２のリセット
端子に印加されてフリップフロップ１２をリセットする
と共に、接続部２のバス往復信号線１４にも印加され、
接続部２〜４および終端抵抗モジュール８を通ってノッ
トゲート１０に入力する。ノットゲート１０の出力信号
は、ナンドゲート１１の一方の端子に入力する。
常用されている信号であり、コンピュータシステムの電
源投入後一定時間の間ローレベルとなる信号である。こ
のリセット信号９は、フリップフロップ１２のリセット
端子に印加されてフリップフロップ１２をリセットする
と共に、接続部２のバス往復信号線１４にも印加され、
接続部２〜４および終端抵抗モジュール８を通ってノッ
トゲート１０に入力する。ノットゲート１０の出力信号
は、ナンドゲート１１の一方の端子に入力する。
【００１５】リセット信号９はまた、ディレイゲート１
３に入力して所定の時間だけ遅延させられ、ディレイゲ
ート１３の出力信号はナンドゲート１１の他方の端子に
入力する。ディレイゲート１３の遅延時間は、例えばバ
スの規定長が６ｍであれば、一般の導線においては １
×１０8 ｍ／sec 程度の速度で信号が伝達されるため、
１２０ｎsec に設定する。
３に入力して所定の時間だけ遅延させられ、ディレイゲ
ート１３の出力信号はナンドゲート１１の他方の端子に
入力する。ディレイゲート１３の遅延時間は、例えばバ
スの規定長が６ｍであれば、一般の導線においては １
×１０8 ｍ／sec 程度の速度で信号が伝達されるため、
１２０ｎsec に設定する。
【００１６】バス線長が規定長を超える場合は、図２
（ｂ）に示すように、ディレイゲート出力信号１６がリ
ターン信号１７よりも早く立上がるため、ナンドゲート
１１はフリップフロップ１２に対してナンドゲート出力
信号１８を出力し、従ってフリップフロップ１２はＬＥ
Ｄ１５に対してフリップフロップ出力信号１９を出力す
るため、ＬＥＤ１５は点灯を行わない。
（ｂ）に示すように、ディレイゲート出力信号１６がリ
ターン信号１７よりも早く立上がるため、ナンドゲート
１１はフリップフロップ１２に対してナンドゲート出力
信号１８を出力し、従ってフリップフロップ１２はＬＥ
Ｄ１５に対してフリップフロップ出力信号１９を出力す
るため、ＬＥＤ１５は点灯を行わない。
【００１７】バス線長が規定内の場合は、図２（ａ）に
示すように、リターン信号１７がディレイゲート出力信
号１６よりも早く立上がるため、ナンドゲート１１はフ
リップフロップ１２に対して信号を出力せず、従ってフ
リップフロップ１２がＬＥＤ１５に対して信号を出力
し、ＬＥＤ１５は点灯して警告を与える。
示すように、リターン信号１７がディレイゲート出力信
号１６よりも早く立上がるため、ナンドゲート１１はフ
リップフロップ１２に対して信号を出力せず、従ってフ
リップフロップ１２がＬＥＤ１５に対して信号を出力
し、ＬＥＤ１５は点灯して警告を与える。
【００１８】接続部２〜４または終端抵抗モジュール８
の接続が外れた場合も、フリップフロップ１２がセット
されるため、ＬＥＤ１５が点灯する。
の接続が外れた場合も、フリップフロップ１２がセット
されるため、ＬＥＤ１５が点灯する。
【００１９】図３は本発明の第二の実施例を示すブロッ
クである。
クである。
【００２０】図３において、制御装置２１およびコンポ
ーネント２５〜２７および接続部２２〜２４および終端
抵抗モジュール２８は、図１の実施例と同様に接続され
ている。各コンポーネント２５〜２７および終端抵抗モ
ジュール２８の構成は、図１の実施例のそれぞれ対応す
る部分の構成と同じである。接続部２２〜２４には、そ
れぞれの１本の信号線に、その接続部のバス往復信号線
３４の長さに比例した抵抗２９〜３１を接続してある。
ーネント２５〜２７および接続部２２〜２４および終端
抵抗モジュール２８は、図１の実施例と同様に接続され
ている。各コンポーネント２５〜２７および終端抵抗モ
ジュール２８の構成は、図１の実施例のそれぞれ対応す
る部分の構成と同じである。接続部２２〜２４には、そ
れぞれの１本の信号線に、その接続部のバス往復信号線
３４の長さに比例した抵抗２９〜３１を接続してある。
【００２１】制御装置２１の内部では、接続部２２のバ
ス往復信号線３４の一本を接地し、抵抗２９を接続して
いる他の一本を基準抵抗３２を介して基準電源（＋５ボ
ルト）に接続している。従って基準抵抗３２とバス往復
信号線３４との接続点の電位差は、この電位差をＡ−Ｄ
変換器３３によってデジダル変換してコンパレータ３６
に一方の端子に入力する。コンパレータ３６は、このＡ
−Ｄ変換器３３から入力する信号を、他方の端子に入力
する基準信号（ＨＬＬ）と比較し、Ａ−Ｄ変換器３３の
出力信号が基準信号（ＨＬＬ）よりも小さいときは発光
ダイオード（ＬＥＤ）３５を点灯させず、Ａ−Ｄ変換器
３３の出力信号が基準信号（ＨＬＬ）よりも大きいとき
は発光ダイオード（ＬＥＤ）３５を点灯させる。
ス往復信号線３４の一本を接地し、抵抗２９を接続して
いる他の一本を基準抵抗３２を介して基準電源（＋５ボ
ルト）に接続している。従って基準抵抗３２とバス往復
信号線３４との接続点の電位差は、この電位差をＡ−Ｄ
変換器３３によってデジダル変換してコンパレータ３６
に一方の端子に入力する。コンパレータ３６は、このＡ
−Ｄ変換器３３から入力する信号を、他方の端子に入力
する基準信号（ＨＬＬ）と比較し、Ａ−Ｄ変換器３３の
出力信号が基準信号（ＨＬＬ）よりも小さいときは発光
ダイオード（ＬＥＤ）３５を点灯させず、Ａ−Ｄ変換器
３３の出力信号が基準信号（ＨＬＬ）よりも大きいとき
は発光ダイオード（ＬＥＤ）３５を点灯させる。
【００２２】接続部２２〜２４または終端抵抗モジュー
ル２８の接続が外れた場合も、抵抗値が大きくなるた
め、ＬＥＤ３５は点灯する。
ル２８の接続が外れた場合も、抵抗値が大きくなるた
め、ＬＥＤ３５は点灯する。
【００２３】図４は本発明の第三の実施例の主要部の構
成を示す回路図である。
成を示す回路図である。
【００２４】図４の実施例は、コンポーネントおよび接
続部および終端抵抗モジュールの構成および接続は、図
３の実施例と同じである。またコンパレータ４３によっ
て発光ダイオード（ＬＥＤ）４７を点灯させる回路の構
成および作用も図３の実施例と同じである。
続部および終端抵抗モジュールの構成および接続は、図
３の実施例と同じである。またコンパレータ４３によっ
て発光ダイオード（ＬＥＤ）４７を点灯させる回路の構
成および作用も図３の実施例と同じである。
【００２５】本実施例は、コンパレータ４３の他に、第
二のコンパレータ４４を設けてあり、コンパレータ４４
の一方の端子にはＡ−Ｄ変換器４２の出力信号を入力
し、他方の端子には第二の基準信号（ＬＨＨ）を入力し
ている。
二のコンパレータ４４を設けてあり、コンパレータ４４
の一方の端子にはＡ−Ｄ変換器４２の出力信号を入力
し、他方の端子には第二の基準信号（ＬＨＨ）を入力し
ている。
【００２６】更に、第一のコンパレータ４３の出力信号
を入力する第一のノットゲート４６と、第二のコンパレ
ータ４４の出力信号を入力する第二のノットゲート４５
と、第一のノットゲート４６の出力信号および第二のコ
ンパレータ４４の出力信号を入力するアンドゲート４８
と、クロック信号５３と自己の出力信号とを入力すフリ
ップフロップ５０と、フリップフロップ５０の出力信号
およびクロック信号５３とアンドゲート４８および第二
のノットゲート４５の出力信号とを入力してバスクロッ
ク５１を出力するマルチプレクサ４９とを設けてある。
を入力する第一のノットゲート４６と、第二のコンパレ
ータ４４の出力信号を入力する第二のノットゲート４５
と、第一のノットゲート４６の出力信号および第二のコ
ンパレータ４４の出力信号を入力するアンドゲート４８
と、クロック信号５３と自己の出力信号とを入力すフリ
ップフロップ５０と、フリップフロップ５０の出力信号
およびクロック信号５３とアンドゲート４８および第二
のノットゲート４５の出力信号とを入力してバスクロッ
ク５１を出力するマルチプレクサ４９とを設けてある。
【００２７】上述のように構成したバス線長認識装置
は、Ａ−Ｄ変換器４２の出力信号が第二の基準信号（Ｌ
ＨＨ）よりも小さい場合はコンパレータ４４の出力信号
がローレベルとなり、かつコンパレータ４３の出力信号
がローレベルとなることにより、クロック信号５３がマ
ルチプレクサ４９の出力信号として選択されてバスクロ
ック５１として使用される。このときは、発光ダイオー
ド（ＬＥＤ）４７は点灯しない。
は、Ａ−Ｄ変換器４２の出力信号が第二の基準信号（Ｌ
ＨＨ）よりも小さい場合はコンパレータ４４の出力信号
がローレベルとなり、かつコンパレータ４３の出力信号
がローレベルとなることにより、クロック信号５３がマ
ルチプレクサ４９の出力信号として選択されてバスクロ
ック５１として使用される。このときは、発光ダイオー
ド（ＬＥＤ）４７は点灯しない。
【００２８】Ａ−Ｄ変換器４２の出力信号が第二の基準
信号（ＬＨＨ）を超え、かつ第一の基準信号（ＨＨＬ）
よりも小さい場合は、コンパレータ４４の出力信号がハ
イレベルとなり、コンパレータ４３の出力信号がローレ
ベルとなるため、マルチプレクサ４９は、クロック信号
５３をフリップフロップ５０において１／２分周したフ
リップフロップ出力信号５２を選択してバスクロック５
１とし出力する。このときも発光ダイオード（ＬＥＤ）
４７は点灯しない。
信号（ＬＨＨ）を超え、かつ第一の基準信号（ＨＨＬ）
よりも小さい場合は、コンパレータ４４の出力信号がハ
イレベルとなり、コンパレータ４３の出力信号がローレ
ベルとなるため、マルチプレクサ４９は、クロック信号
５３をフリップフロップ５０において１／２分周したフ
リップフロップ出力信号５２を選択してバスクロック５
１とし出力する。このときも発光ダイオード（ＬＥＤ）
４７は点灯しない。
【００２９】Ａ−Ｄ変換器４２の出力信号が第一の基準
信号（ＨＨＬ）を超える場合は、コンパレータ４３およ
びコンパレータ４４の出力信号が共にハイレベルとなる
ため、マルチプレクサ４９は、何れの信号も選択せず、
発光ダイオード（ＬＥＤ）４７は点灯する。
信号（ＨＨＬ）を超える場合は、コンパレータ４３およ
びコンパレータ４４の出力信号が共にハイレベルとなる
ため、マルチプレクサ４９は、何れの信号も選択せず、
発光ダイオード（ＬＥＤ）４７は点灯する。
【００３０】これにより、バス線長が規定値を超えた場
合は警告用のＬＥＤを点灯させ、バス線長が規定値内で
あっても、抵抗値が第二の基準値を超える場合はバスク
ロックを切替えて信号の転送レートを下げることができ
る。
合は警告用のＬＥＤを点灯させ、バス線長が規定値内で
あっても、抵抗値が第二の基準値を超える場合はバスク
ロックを切替えて信号の転送レートを下げることができ
る。
【００３１】
【発明の効果】以上説明したように、本発明のバス線長
認識装置は、制御装置内にリセット信号を所定の時間だ
け遅延させるディレイゲートを設け、このディレイゲー
トによってリセット信号がバスを通過する時間を監視し
てバス線長が規定長を超えたときに場合は発光ダイオー
ドを点灯させるか、または、各接続部にバス往復信号線
の長さに比例した抵抗を接続し、制御装置の内部に基準
抵抗を設け、接続部バス往復信号線の一本を接地し、他
の一本を基準抵抗を介して基準電源に接続し、基準抵抗
とバス往復信号線の接続点の電位差を基準信号と比較し
てバス線長が規定長を超えたときに発光ダイオードを点
灯させることにより、利用者が自由にコンポーネントを
デージーチェイン接続したとき、全体の配線長が規定値
を超えたか否かを報せることが可能になるという効果が
あり、従って動作が不安定になってトラブルが発生する
のを防止できるという効果がある。また、接続部または
終端抵抗モジュールの接続が外れた場合も、それを利用
者に知らせることができるという効果もある。
認識装置は、制御装置内にリセット信号を所定の時間だ
け遅延させるディレイゲートを設け、このディレイゲー
トによってリセット信号がバスを通過する時間を監視し
てバス線長が規定長を超えたときに場合は発光ダイオー
ドを点灯させるか、または、各接続部にバス往復信号線
の長さに比例した抵抗を接続し、制御装置の内部に基準
抵抗を設け、接続部バス往復信号線の一本を接地し、他
の一本を基準抵抗を介して基準電源に接続し、基準抵抗
とバス往復信号線の接続点の電位差を基準信号と比較し
てバス線長が規定長を超えたときに発光ダイオードを点
灯させることにより、利用者が自由にコンポーネントを
デージーチェイン接続したとき、全体の配線長が規定値
を超えたか否かを報せることが可能になるという効果が
あり、従って動作が不安定になってトラブルが発生する
のを防止できるという効果がある。また、接続部または
終端抵抗モジュールの接続が外れた場合も、それを利用
者に知らせることができるという効果もある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】図１の実施例の動作を示すタイミングチャート
で、（ａ）はバス線長が規定内の場合、（ｂ）はバス線
長が規定長を超えるの場合を示す図ある。
で、（ａ）はバス線長が規定内の場合、（ｂ）はバス線
長が規定長を超えるの場合を示す図ある。
【図３】本発明の第二の実施例を示すブロックである。
【図４】本発明の第三の実施例の主要部の構成を示す回
路図である。
路図である。
１・２１ 制御装置 ２〜４・２２〜２４ 接続部 ５〜７・２５〜２７ コンポーネント ８・２８ 終端抵抗モジュール ９ リセット信号（ＲＥＳＥＴ信号） １０・４５・４６ ノットゲート（ＮＯＴゲート） １１ ナンドゲート（ＮＡＮＤゲート） １２・５０ フリップフロップ（Ｆ／Ｆ） １３ ディレイゲート（ＤＥＬＡＹ） １４・３４・３４ バス往復信号線 １５・３５・４７ 発光ダイオード（ＬＥＤ） １６ ディレイゲート出力信号 ２９〜３１ 抵抗 ３２・４１ 基準抵抗 ３３・４２ Ａ−Ｄ変換器 ３６・４３・４４ コンパレータ ４８ アンドゲート ４９ マルチプレクサ ５０ フリップフロップ ５１ バスクロック ５２ フリップフロップ出力信号 ５３ クロック信号
Claims (3)
- 【請求項１】 制御装置と、２本のバス往復信号線を有
す複数のコンポーネントと、２本の信号線を有し前記制
御装置および前記複数のコンポーネントを直列に接続す
る複数の接続部と、前記複数のコンポーネントのうちの
末端のコンポーネントの前記２本のバス往復信号線を短
絡させる１本の信号線を有する終端抵抗モジュールとを
備え、前記制御装置内に、リセット信号を入力するディ
レイゲートと、前記接続部からの信号を入力するノット
ゲートと、前記ディレイゲートおよび前記ノットゲート
の出力信号を入力するナンドゲートと、前記ナンドゲー
トの出力信号によってセットされ前記リセット信号によ
ってリセットされるフリップフロップと、前記フリップ
フロップの出力信号によって発光する発光ダイオードと
を設けたことを特徴とするバス線長認識装置。 - 【請求項２】 制御装置と、２本のバス往復信号線を有
す複数のコンポーネントと、２本の信号線を有し前記制
御装置および前記複数のコンポーネントを直列に接続す
る複数の接続部と、前記複数のコンポーネントのうちの
末端のコンポーネントの前記２本のバス往復信号線を短
絡させる１本の信号線を有する終端抵抗モジュールとを
備え、前記複数の接続部のそれぞれの２本の信号線のう
ちの１本の信号線に各接続部の信号線の長さに比例した
抵抗を接続し、前記制御装置内に、前記接続部の２本の
信号線のうちの１本の信号線を接地する接地部と、前記
接続部の２本の信号線のうちの他の１本の信号線を基準
電源に接続する基準抵抗と、前記基準抵抗に接続したＡ
−Ｄ変換器と、前記Ａ−Ｄ変換器の出力信号と基準信号
とを入力して比較するコンパレータと、前記コンパレー
タの出力信号によって発光する発光ダイオードとを設け
たことを特徴とするバス線長認識装置。 - 【請求項３】 制御装置と、２本のバス往復信号線を有
す複数のコンポーネントと、２本の信号線を有し前記制
御装置および前記複数のコンポーネントを直列に接続す
る複数の接続部と、前記複数のコンポーネントのうちの
末端のコンポーネントの前記２本のバス往復信号線を短
絡させる１本の信号線を有する終端抵抗モジュールとを
備え、前記複数の接続部のそれぞれの２本の信号線のう
ちの１本の信号線に各接続部の信号線の長さに比例した
抵抗を接続し、前記制御装置内に、前記接続部の２本の
信号線のうちの１本の信号線を接地する接地部と、前記
接続部の２本の信号線のうちの他の１本の信号線を基準
電源に接続する基準抵抗と、前記基準抵抗に接続したＡ
−Ｄ変換器と、前記Ａ−Ｄ変換器の出力信号と第一の基
準信号とを入力して比較する第一のコンパレータと、前
記第一のコンパレータの出力信号によって発光する発光
ダイオードと、前記Ａ−Ｄ変換器の出力信号と第二の基
準信号とを入力して比較する第二のコンパレータと、前
記第一のコンパレータの出力信号を入力する第一のノッ
トゲートと、前記第二のコンパレータの出力信号を入力
する第二のノットゲートと、前記第一のノットゲートの
出力信号および前記第二のコンパレータの出力信号を入
力するアンドゲートと、クロック信号と自己の出力信号
とを入力して分周するフリップフロップと、前記フリッ
プフロップの出力信号および前記クロック信号を入力し
て前記アンドゲートの出力信号または前記第二のノット
ゲートの出力信号によって前記フリップフロップの出力
信号または前記クロック信号のうちの何れか一方を選択
してバスクロックとして出力するマルチプレクサとを設
けたことを特徴とするバス線長認識装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276249A JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
| US08/336,197 US5828850A (en) | 1993-11-05 | 1994-11-02 | Busline length recognition system |
| US08/934,887 US5787260A (en) | 1993-11-05 | 1997-09-22 | Busline length recognition system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276249A JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129289A true JPH07129289A (ja) | 1995-05-19 |
| JP2928066B2 JP2928066B2 (ja) | 1999-07-28 |
Family
ID=17566791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5276249A Expired - Fee Related JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5828850A (ja) |
| JP (1) | JP2928066B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822970B1 (en) * | 2000-01-31 | 2004-11-23 | Owens-Brockway Glass Container Inc. | Glassware forming system with star network communication configuration |
| US6519664B1 (en) | 2000-03-30 | 2003-02-11 | Intel Corporation | Parallel terminated bus system |
| US7219322B2 (en) * | 2004-04-27 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Multiple propagation speeds of signals in layered circuit apparatus |
| US10903865B2 (en) | 2013-01-25 | 2021-01-26 | Infineon Technologies Ag | Signal interface and a signal processing system |
| US10756857B2 (en) * | 2013-01-25 | 2020-08-25 | Infineon Technologies Ag | Method, apparatus and computer program for digital transmission of messages |
| US12476193B2 (en) * | 2021-10-06 | 2025-11-18 | Xilinx, Inc. | Routing a communication bus within multiple layers of a printed circuit board |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911358A (en) * | 1969-05-21 | 1975-10-07 | German Mikhailovich Shalyt | Method of and device for determining the distance to a fault in a wire or cable line |
| US4023154A (en) * | 1976-04-09 | 1977-05-10 | Willie George Comeaux | Apparatus for detecting location of metal cable failure |
| US4148011A (en) * | 1977-06-06 | 1979-04-03 | General Automation, Inc. | Asynchronous priority circuit for controlling access to a bus |
| JPH01162967A (ja) * | 1987-12-18 | 1989-06-27 | Fujitsu Ltd | 割込み処理方法及び装置 |
| US5140680A (en) * | 1988-04-13 | 1992-08-18 | Rockwell International Corporation | Method and apparatus for self-timed digital data transfer and bus arbitration |
| JP2805151B2 (ja) * | 1989-02-15 | 1998-09-30 | 古河電気工業株式会社 | 故障診断装置 |
| US5095444A (en) * | 1989-12-21 | 1992-03-10 | Legent Corporation | System and method for measuring inter-nodal transmission delays in a communications network |
| US5057783A (en) * | 1990-02-16 | 1991-10-15 | Beckman Industrial Corporation | Automatic impedance matching |
| US5162743A (en) * | 1990-11-09 | 1992-11-10 | Cray Research, Inc. | Method and apparatus for optimizing the electrical length of a signal flow path |
| US5321632A (en) * | 1991-02-26 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method and apparatus for measuring the length of a transmission line in accordance with a reflected waveform |
| US5261060A (en) * | 1991-03-13 | 1993-11-09 | Traveling Software, Inc. | Eight-bit parallel communications method and apparatus |
| US5179341A (en) * | 1991-06-28 | 1993-01-12 | Hewlett-Packard Company | System and method for detecting an improper termination and a short circuit in a network |
| US5473264A (en) * | 1992-11-13 | 1995-12-05 | Apple Computer, Inc. | Methods and apparatus for electrically terminating a high speed communications pathway |
| GB9308168D0 (en) * | 1993-04-20 | 1993-06-02 | Madge Network Limited | Impedance matching |
-
1993
- 1993-11-05 JP JP5276249A patent/JP2928066B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-02 US US08/336,197 patent/US5828850A/en not_active Expired - Lifetime
-
1997
- 1997-09-22 US US08/934,887 patent/US5787260A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2928066B2 (ja) | 1999-07-28 |
| US5828850A (en) | 1998-10-27 |
| US5787260A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117331A (en) | Bus control signal routing and termination | |
| EP1235333A2 (en) | Soft start circuit for switching power supply | |
| US6469591B2 (en) | Method to find a value within a range using weighted subranges | |
| US20060033456A1 (en) | Flashing light control apparatus and method thereof | |
| US20050083066A1 (en) | Open-circuit detecting circuit | |
| JPH07129289A (ja) | バス線長認識装置 | |
| US4333719A (en) | Multiple flash adaptor | |
| US4136333A (en) | Terminal signal operation apparatus | |
| US4720810A (en) | Electronic control arrangement for controlling a plurality of outputs in accordance with the electrical state of a plurality of inputs | |
| US20230011313A1 (en) | Long-distance speed control system for brushless dc motor of fan | |
| US5034944A (en) | Optical fiber bus controller | |
| US20030065848A1 (en) | Transmission method and apparatus utilizing a two-line bus shared for power supply and data transmission | |
| US5835537A (en) | Multiple transmission apparatus | |
| JPH0636643A (ja) | 操作スイッチの検出回路 | |
| US3968477A (en) | Control apparatus for electrical devices | |
| US10338649B2 (en) | Fan control apparatus and method of operating the same | |
| EP1656001A1 (en) | Flashing lights control apparatus and method thereof | |
| US7262589B2 (en) | Pulse width modulation power regulator and power supply system thereof | |
| JPH0479439A (ja) | 電子機器の接続装置 | |
| US5313619A (en) | External clock unit for a computer | |
| US6061527A (en) | Camera | |
| JP2560733B2 (ja) | 双方向２線式リモ−トコントロ−ル装置 | |
| CN119743866A (zh) | 控制车灯的方法、系统、计算机设备及存储介质 | |
| CN120322352A (zh) | 具有接收hi-beam信号的内部电压传感器的车辆行车灯 | |
| JPS63305613A (ja) | 両方向性インターフェース形成電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |