JPH07129637A - 回路シミュレーション方法 - Google Patents
回路シミュレーション方法Info
- Publication number
- JPH07129637A JPH07129637A JP5279253A JP27925393A JPH07129637A JP H07129637 A JPH07129637 A JP H07129637A JP 5279253 A JP5279253 A JP 5279253A JP 27925393 A JP27925393 A JP 27925393A JP H07129637 A JPH07129637 A JP H07129637A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- matrix
- diagonal
- analysis
- eigenvalue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】修正節点解析法を用いる回路シミュレータにお
いて、回路行列の対角優位性を表示する処理を設定し、
固有値分布を表示する処理を設定する。 【効果】行列計算の行番号のつけ方による丸め誤差の影
響が明確になり、解析の発散を防止することが可能とな
る。また、削除可能な相互コンダクタの上限値を求める
ことが可能となる。
いて、回路行列の対角優位性を表示する処理を設定し、
固有値分布を表示する処理を設定する。 【効果】行列計算の行番号のつけ方による丸め誤差の影
響が明確になり、解析の発散を防止することが可能とな
る。また、削除可能な相互コンダクタの上限値を求める
ことが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は電子回路のシミュレーシ
ョン方法に係り、特に、修正節点解析法における回路の
収束性を判断するための表示方法に関する。
ョン方法に係り、特に、修正節点解析法における回路の
収束性を判断するための表示方法に関する。
【０００２】
【従来の技術】従来から電子回路、とりわけＬＳＩの設
計では、設計した回路の電気的特性を詳細に解析するた
め、ＳＰＩＣＥ２（Univ. of California, Berkeley,Me
mo No.ERL−M520, May 1975)に代表されるような回路シ
ミュレータが活用されている。回路シミュレータは、ト
ランジスタ，ダイオード，抵抗，容量，インダクタ等の
回路素子を基本要素とする回路を対象として、キルヒホ
ッフの法則とオームの法則から定式化されている回路解
析手法とニュートン法や数値積分法等の数値解析手法を
用いて、ＬＳＩの電圧電流レベルの電気的特性を電子計
算機上でシミュレーシするためのソフトウェアプログラ
ムである。回路シミュレータで一般に用いられている回
路解析手法は修正節点解析法といい、節点電圧に加え
て、電圧源とインダクタを流れる電流も未知数にして回
路方程式を作成する手法である。修正節点解析法につい
ては、文献（Univ. of California, Berkeley, Memo N
o. ERL−M520, May 1975）において論じられている。
計では、設計した回路の電気的特性を詳細に解析するた
め、ＳＰＩＣＥ２（Univ. of California, Berkeley,Me
mo No.ERL−M520, May 1975)に代表されるような回路シ
ミュレータが活用されている。回路シミュレータは、ト
ランジスタ，ダイオード，抵抗，容量，インダクタ等の
回路素子を基本要素とする回路を対象として、キルヒホ
ッフの法則とオームの法則から定式化されている回路解
析手法とニュートン法や数値積分法等の数値解析手法を
用いて、ＬＳＩの電圧電流レベルの電気的特性を電子計
算機上でシミュレーシするためのソフトウェアプログラ
ムである。回路シミュレータで一般に用いられている回
路解析手法は修正節点解析法といい、節点電圧に加え
て、電圧源とインダクタを流れる電流も未知数にして回
路方程式を作成する手法である。修正節点解析法につい
ては、文献（Univ. of California, Berkeley, Memo N
o. ERL−M520, May 1975）において論じられている。
【０００３】
【発明が解決しようとする課題】ＬＳＩの大規模化と高
速化により、回路シミュレータの取扱規模の拡大のみな
らず、各種の問題点が顕在化し対策を必要としている。
その一つとして、発散の問題がある。これは、非線形方
程式を解くためのニュートン法が収束しなくなる現象
で、経験的に大規模回路，非線形性の強い回路，インダ
クタ及び相互コンダクタの多い回路で発生しやすいこと
が知られている。
速化により、回路シミュレータの取扱規模の拡大のみな
らず、各種の問題点が顕在化し対策を必要としている。
その一つとして、発散の問題がある。これは、非線形方
程式を解くためのニュートン法が収束しなくなる現象
で、経験的に大規模回路，非線形性の強い回路，インダ
クタ及び相互コンダクタの多い回路で発生しやすいこと
が知られている。
【０００４】回路解析の収束性を決定する要因は以下の
四項目があると考えられる。
四項目があると考えられる。
【０００５】（1）行列計算における丸め誤差（計算機
の数の表現が有限桁であるために生じる誤差）による発
散 （2）非線形特性を線形化（ニュートン法）したことに
よる発散 （3）微分方程式を離散化（数値積分化）した誤差によ
る発散 （4）正帰還のために発振したことによる発散 本発明は上記の（1）と（4）を対象にしている。
の数の表現が有限桁であるために生じる誤差）による発
散 （2）非線形特性を線形化（ニュートン法）したことに
よる発散 （3）微分方程式を離散化（数値積分化）した誤差によ
る発散 （4）正帰還のために発振したことによる発散 本発明は上記の（1）と（4）を対象にしている。
【０００６】最初に、（1）の行列計算における丸め誤
差による発散について課題を説明する。回路シミュレー
タでは、与えられた回路を修正節点解析法を用いて定式
化した回路方程式を行列で表現し、ＬＵ分解，前進代
入，後退代入の三つの処理からなる行列計算により、未
知数（節点電圧，電圧源の電流，インダクタの電流）を
求める方法が広く採用されている。回路がインダクタを
含む場合、直流解析において対角要素が０になる行が生
じる。ＬＵ分解処理には対角要素で非対角要素を割ると
いう処理があるため、このままでは０で割ることになり
計算できなくなる。
差による発散について課題を説明する。回路シミュレー
タでは、与えられた回路を修正節点解析法を用いて定式
化した回路方程式を行列で表現し、ＬＵ分解，前進代
入，後退代入の三つの処理からなる行列計算により、未
知数（節点電圧，電圧源の電流，インダクタの電流）を
求める方法が広く採用されている。回路がインダクタを
含む場合、直流解析において対角要素が０になる行が生
じる。ＬＵ分解処理には対角要素で非対角要素を割ると
いう処理があるため、このままでは０で割ることになり
計算できなくなる。
【０００７】通常の行列計算は各行において最大の絶対
値を持つ要素を対角要素に移動しながら計算する（これ
をピボッティングとよぶ）ので問題はない。しかし、回
路シミュレータでは非常に多くの回数について行列計算
を実施するため、ピボッティングをしないのが普通であ
る。そこで、対角要素に０要素がこないようにあらかじ
め行を交換しておくこと（以後、行交換処理とよぶ）が
行われる。しかし、この行交換処理によって、過渡解析
で回路行列の対角要素が非対角要素より小さくなるとい
うことがあった。このため、インダクタの多い回路にな
ると、行列計算で丸め誤差の影響が生じやすくなり過渡
解析に入ってすぐに発散して、処理が止まる問題があっ
た。
値を持つ要素を対角要素に移動しながら計算する（これ
をピボッティングとよぶ）ので問題はない。しかし、回
路シミュレータでは非常に多くの回数について行列計算
を実施するため、ピボッティングをしないのが普通であ
る。そこで、対角要素に０要素がこないようにあらかじ
め行を交換しておくこと（以後、行交換処理とよぶ）が
行われる。しかし、この行交換処理によって、過渡解析
で回路行列の対角要素が非対角要素より小さくなるとい
うことがあった。このため、インダクタの多い回路にな
ると、行列計算で丸め誤差の影響が生じやすくなり過渡
解析に入ってすぐに発散して、処理が止まる問題があっ
た。
【０００８】次に、(4）の正帰還のために発振したこと
による発散についての課題を説明する。回路シミュレー
ションの効率化のため、比較的結合の弱い相互コンダク
タを削除して回路シミュレーションを実行すると収束し
ないことがある。これは、相互コンダクタの削除によっ
て、回路行列が不安定になり本来存在しない正帰還が発
生し、発散が生じたと考えられる。このような発散が生
じないように、削除する相互コンダクタの境界値を事前
に把握することができないという問題があった。
による発散についての課題を説明する。回路シミュレー
ションの効率化のため、比較的結合の弱い相互コンダク
タを削除して回路シミュレーションを実行すると収束し
ないことがある。これは、相互コンダクタの削除によっ
て、回路行列が不安定になり本来存在しない正帰還が発
生し、発散が生じたと考えられる。このような発散が生
じないように、削除する相互コンダクタの境界値を事前
に把握することができないという問題があった。
【０００９】本発明の目的は多量のインダクタ及び相互
コンダクタを持つ回路での発散現象を防止するための情
報を提供できる回路シミュレーション方法を提供するこ
とにある。
コンダクタを持つ回路での発散現象を防止するための情
報を提供できる回路シミュレーション方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、以下の二つの方法を発明した。（１）修正節点解析
法を用いた回路シミュレーションにおいて、回路行列の
対角要素と非対角要素の最大値の比を場合分けして回路
行列の対角優位性を表示する機能を設けたことを特徴と
する回路シミュレーション方法。（２）修正節点解析法
を用いた回路シミュレーションにおいて、回路行列の固
有値を表示する機能を設けたことを特徴とする回路シミ
ュレーション方法。
め、以下の二つの方法を発明した。（１）修正節点解析
法を用いた回路シミュレーションにおいて、回路行列の
対角要素と非対角要素の最大値の比を場合分けして回路
行列の対角優位性を表示する機能を設けたことを特徴と
する回路シミュレーション方法。（２）修正節点解析法
を用いた回路シミュレーションにおいて、回路行列の固
有値を表示する機能を設けたことを特徴とする回路シミ
ュレーション方法。
【００１１】
【作用】 （１）回路の対角優位性が増すと行列計算の丸め誤差の
影響が小さくなる。そこで、回路行列の対角要素と非対
角要素の最大値の比を値で場合分けして回路行列の対角
優位性を表示する機能を設けることにより、丸め誤差に
よる発散を判断し易くなる。
影響が小さくなる。そこで、回路行列の対角要素と非対
角要素の最大値の比を値で場合分けして回路行列の対角
優位性を表示する機能を設けることにより、丸め誤差に
よる発散を判断し易くなる。
【００１２】（２）固有値の実数部をｘ座標に、虚数部
をｙ座標に表示したとき、回路行列が左半面に固有値を
持つことは正帰還を持つことと同一である。回路行列の
固有値を表示することにより、相互コンダクタを削除し
たことによりどの程度正帰還が強くなったか判断するこ
とが可能となる。
をｙ座標に表示したとき、回路行列が左半面に固有値を
持つことは正帰還を持つことと同一である。回路行列の
固有値を表示することにより、相互コンダクタを削除し
たことによりどの程度正帰還が強くなったか判断するこ
とが可能となる。
【００１３】
【実施例】図１は回路シミュレータの構成である。回路
シミュレータは素子定数データと結線データからなる回
路データ１２を入力し，電圧波形等の回路特性１８を出
力する。回路シミュレータはこれらデータの入力部１
３、出力部１７と回路行列構造作成部１４と素子特性計
算部１５及び回路行列計算部１６からなっている。
シミュレータは素子定数データと結線データからなる回
路データ１２を入力し，電圧波形等の回路特性１８を出
力する。回路シミュレータはこれらデータの入力部１
３、出力部１７と回路行列構造作成部１４と素子特性計
算部１５及び回路行列計算部１６からなっている。
【００１４】図２に回路シミュレータの概略フローを示
す。以下処理フローを列挙する。（１）回路データの入
力処理を行う。（２）回路行列構造を作成する。（３）
解析時間ｔ＝０での直流解析をする。非線形素子は図３
に示すニュートン法を用いて解く。素子特性の計算と回
路行列の計算をニュートン法ループが収束するまで行
う。（４）解析時間を進めながら過渡解析をする。容量
やインダクタ等の微分を含む素子は図４に示す数値積分
法を用いて解く。ニュートン法ループに加え、解析時間
ループが終了するまで行う。（５）電圧波形等の回路特
性を出力する。
す。以下処理フローを列挙する。（１）回路データの入
力処理を行う。（２）回路行列構造を作成する。（３）
解析時間ｔ＝０での直流解析をする。非線形素子は図３
に示すニュートン法を用いて解く。素子特性の計算と回
路行列の計算をニュートン法ループが収束するまで行
う。（４）解析時間を進めながら過渡解析をする。容量
やインダクタ等の微分を含む素子は図４に示す数値積分
法を用いて解く。ニュートン法ループに加え、解析時間
ループが終了するまで行う。（５）電圧波形等の回路特
性を出力する。
【００１５】図５は、本発明のインダクタと相互コンダ
クタの回路行列の対角優位性を表示する方法の一実施例
を説明する構成図である。回路行列構造作成(ステップ
２２)と直流解析（ステップ２３）は従来と同じ処理で
ある。過渡解析の素子特性計算の後に回路行列の対角優
位性を表示する（ステップ５４）。
クタの回路行列の対角優位性を表示する方法の一実施例
を説明する構成図である。回路行列構造作成(ステップ
２２)と直流解析（ステップ２３）は従来と同じ処理で
ある。過渡解析の素子特性計算の後に回路行列の対角優
位性を表示する（ステップ５４）。
【００１６】図６を用いて対角優位性の表示機能の概略
フローを説明する。
フローを説明する。
【００１７】まず、回路行列の対角要素と非対角要素の
最大値の比を場合分けする定数ＲＣ（１０）を１，２，
５，１０，２０，５０，１００，２００，５００，１０
００でイニシャライズし、行数カウンタＩＲＣＮ(１１)
を０でイニシャライズし、行番号ｉ＝２から始める（ス
テップ６１）。
最大値の比を場合分けする定数ＲＣ（１０）を１，２，
５，１０，２０，５０，１００，２００，５００，１０
００でイニシャライズし、行数カウンタＩＲＣＮ(１１)
を０でイニシャライズし、行番号ｉ＝２から始める（ス
テップ６１）。
【００１８】ｊ列番号の非対角要素の最大値を求め、非
対角要素の最大値と対角要素の比ＲＡＴＩＯを求める
（ステップ６２）。
対角要素の最大値と対角要素の比ＲＡＴＩＯを求める
（ステップ６２）。
【００１９】比ＲＡＴＩＯを定数ＲＣで１１分類して行
数カウンタＩＲＣＮにカウントする（ステップ６３）。
数カウンタＩＲＣＮにカウントする（ステップ６３）。
【００２０】比ＲＡＴＩＯ＞１０００のとき行番号ｉ，
最大列番号ｊ，対角要素、非対角要素の最大値と行数カ
ウンタＩＲＣＮを表示する（ステップ６５）。
最大列番号ｊ，対角要素、非対角要素の最大値と行数カ
ウンタＩＲＣＮを表示する（ステップ６５）。
【００２１】行番号ｉをカウントアップして行番号の終
りにならない限り次の行番号にいく。（ステップ６７） 図７は、インダクタ及び相互コンダクタの簡単な回路例
である。図８は図７に対応する回路行列である。図８
（ａ）は対角要素に＋１または−１がくるように行番号
を設定する場合で、インダクタの等価抵抗成分−ＲＬ１
と−ＲＬ２（ＲＬ１＝Ｌ１／ｈ＝−１＊10000000，ＲＬ
２＝Ｌ２／ｈ＝−２＊10000000，ｈ：時間刻み）が非対
角に現われ，対角要素の１に比べて絶対値がかなり大き
いことがわかる。図８（ｂ）はインダクタの等価抵抗成
分−ＲＬ１と−ＲＬ２が対角要素にくるように行番号を
設定した場合で、対角優位性が増加して発散防止に寄与
する。
りにならない限り次の行番号にいく。（ステップ６７） 図７は、インダクタ及び相互コンダクタの簡単な回路例
である。図８は図７に対応する回路行列である。図８
（ａ）は対角要素に＋１または−１がくるように行番号
を設定する場合で、インダクタの等価抵抗成分−ＲＬ１
と−ＲＬ２（ＲＬ１＝Ｌ１／ｈ＝−１＊10000000，ＲＬ
２＝Ｌ２／ｈ＝−２＊10000000，ｈ：時間刻み）が非対
角に現われ，対角要素の１に比べて絶対値がかなり大き
いことがわかる。図８（ｂ）はインダクタの等価抵抗成
分−ＲＬ１と−ＲＬ２が対角要素にくるように行番号を
設定した場合で、対角優位性が増加して発散防止に寄与
する。
【００２２】図９は、図８の回路行列の非対角要素の最
大値の分布の表示例を示したものである。図９（ａ）は
対角要素に＋１または−１がくるように行番号を設定す
る場合で、非対角要素の値が大きい。図９（ｂ）はイン
ダクタの等価抵抗成分−ＲＬ１と−ＲＬ２が対角要素に
くるように行番号を設定した場合で、対角要素の値が大
きくなることが明瞭にわかる。
大値の分布の表示例を示したものである。図９（ａ）は
対角要素に＋１または−１がくるように行番号を設定す
る場合で、非対角要素の値が大きい。図９（ｂ）はイン
ダクタの等価抵抗成分−ＲＬ１と−ＲＬ２が対角要素に
くるように行番号を設定した場合で、対角要素の値が大
きくなることが明瞭にわかる。
【００２３】図１０は、インダクタ数２３２，相互コン
ダクタ数１３０２２，ノード数971の回路の非対角要素
の最大値の分布の表示例を示す。図１０（ａ）の対角要
素に＋１または−１がくるように行番号を設定する場合
に比較して、図１０（ｂ）のインダクタの等価抵抗成分
−ＲＬ１と−ＲＬ２が対角要素にくるように行番号を設
定した場合の方が，比ＲＡＴＩＯ＜１未満での行数カウ
ンタＩＲＣＮが多く、比ＲＡＴＩＯ＞１０００以上での
行数カウンタＩＲＣＮが少なく、非対角要素の値が小さ
く、対角優位になっていることが一目明瞭にわかる。
ダクタ数１３０２２，ノード数971の回路の非対角要素
の最大値の分布の表示例を示す。図１０（ａ）の対角要
素に＋１または−１がくるように行番号を設定する場合
に比較して、図１０（ｂ）のインダクタの等価抵抗成分
−ＲＬ１と−ＲＬ２が対角要素にくるように行番号を設
定した場合の方が，比ＲＡＴＩＯ＜１未満での行数カウ
ンタＩＲＣＮが多く、比ＲＡＴＩＯ＞１０００以上での
行数カウンタＩＲＣＮが少なく、非対角要素の値が小さ
く、対角優位になっていることが一目明瞭にわかる。
【００２４】図１１は、本発明の請求項２の回路行列の
固有値分布を表示する方法の一実施例を説明する概略フ
ローである。従来の概略フロー（図２）と比較して説明
する。
固有値分布を表示する方法の一実施例を説明する概略フ
ローである。従来の概略フロー（図２）と比較して説明
する。
【００２５】入力処理（ステップ２１）の後に、固有値
を計算する解析時間Ｔcal を読み込む（ステップ１１
１）。
を計算する解析時間Ｔcal を読み込む（ステップ１１
１）。
【００２６】回路行列構造作成（ステップ２２）と直流
解析（ステップ２３）は従来と同じ処理である。
解析（ステップ２３）は従来と同じ処理である。
【００２７】解析時間が固有値を計算する時間Ｔcal に
達したらマトリックスを磁気デスクに書き込む（ステッ
プ１１２）。
達したらマトリックスを磁気デスクに書き込む（ステッ
プ１１２）。
【００２８】過渡解析が終了したら、マトリックスを磁
気デスクから読み込み、固有値計算をして、固有値の実
数部をｘ座標に虚数部をｙ座標に表示する(ステップ１
１３)。
気デスクから読み込み、固有値計算をして、固有値の実
数部をｘ座標に虚数部をｙ座標に表示する(ステップ１
１３)。
【００２９】図１２は、本発明の回路行列の固有値分布
の表示例を示した図である。（ａ）は、結合係数ｋ＜＝
０.１ の相互コンダクタを削除した場合で、左半面に固
有値があり正帰還がある。（ｂ）は、結合係数ｋ＜＝
０.０１ の相互コンダクタを削除した場合で、左半面に
固有値がなく正帰還がない。（ｃ）は、結合係数ｋ＜＝
１.０ の相互コンダクタを削除した場合（すなわち、全
ての相互コンダクタを削除した場合）で、やはり左半面
に固有値がなく正帰還がない。
の表示例を示した図である。（ａ）は、結合係数ｋ＜＝
０.１ の相互コンダクタを削除した場合で、左半面に固
有値があり正帰還がある。（ｂ）は、結合係数ｋ＜＝
０.０１ の相互コンダクタを削除した場合で、左半面に
固有値がなく正帰還がない。（ｃ）は、結合係数ｋ＜＝
１.０ の相互コンダクタを削除した場合（すなわち、全
ての相互コンダクタを削除した場合）で、やはり左半面
に固有値がなく正帰還がない。
【００３０】
【発明の効果】本発明の回路シミュレーション方法の回
路行列の対角優位性表示機能を用いることにより、行列
計算の行番号のつけ方による丸め誤差の影響が明確にな
り、解析の発散を防止することが可能となる。また、本
発明の固有値分布の表示機能を用いることにより削除可
能な相互コンダクタの上限値を求めることが可能とな
る。
路行列の対角優位性表示機能を用いることにより、行列
計算の行番号のつけ方による丸め誤差の影響が明確にな
り、解析の発散を防止することが可能となる。また、本
発明の固有値分布の表示機能を用いることにより削除可
能な相互コンダクタの上限値を求めることが可能とな
る。
【図１】本発明のシミュレーション方式における処理要
素の構成を示す説明図。
素の構成を示す説明図。
【図２】図１中の回路シミュレータの概略フローを示す
説明図。
説明図。
【図３】図２中の素子特性計算の概略を示す説明図。
【図４】図２中の数値積分の概略を説明する説明図。
【図５】本発明のインダクタと相互コンダクタの回路行
列の対角優位性を表示する方法の一実施例の説明図。
列の対角優位性を表示する方法の一実施例の説明図。
【図６】図５の概略フローチャート。
【図７】図６の説明を補助するのに使用する回路図。
【図８】図７の回路に対応する行列の説明を補助する説
明図。
明図。
【図９】図８の回路行列に対応する行列の非対角要素の
値の分布を示す説明図。
値の分布を示す説明図。
【図１０】実際の大規模な回路の例に対応する行列の非
対角要素の値の分布を示す説明図。
対角要素の値の分布を示す説明図。
【図１１】本発明のインダクタと相互コンダクタの回路
行列の固有値分布を表示する方法のフローチャート。
行列の固有値分布を表示する方法のフローチャート。
【図１２】図１１の処理で固有値分布を表示した説明
図。
図。
２１…入力処理、２３…直流解析、１１２…過渡解析、
１１４…固有値特性。
１１４…固有値特性。
Claims (2)
- 【請求項１】修正節点解析法を用いた回路シミュレーシ
ョン方法において、回路行列の対角優位性を表示する機
能を設けたことを特徴とする回路シミュレーション方
法。 - 【請求項２】修正節点解析法を用いた回路シミュレーシ
ョン方法において、回路行列の固有値を表示する機能を
設けたことを特徴とする回路シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279253A JPH07129637A (ja) | 1993-11-09 | 1993-11-09 | 回路シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279253A JPH07129637A (ja) | 1993-11-09 | 1993-11-09 | 回路シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129637A true JPH07129637A (ja) | 1995-05-19 |
Family
ID=17608583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5279253A Pending JPH07129637A (ja) | 1993-11-09 | 1993-11-09 | 回路シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129637A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052523A (en) * | 1997-03-25 | 2000-04-18 | Mitsubshiki Denki Kabushiki Kaisha | Method of transient analysis considering time steps and a device for implementing the method |
| US6063130A (en) * | 1996-06-27 | 2000-05-16 | Nec Corporation | Circuit simulation method |
| US7089159B2 (en) | 2000-04-04 | 2006-08-08 | Nec Electronics Corporation | Method and apparatus for matrix reordering and electronic circuit simulation |
| JP2008090630A (ja) * | 2006-10-02 | 2008-04-17 | Univ Waseda | 回路動作解析装置及び回路動作解析方法並びにプログラム |
| CN102841960A (zh) * | 2012-07-13 | 2012-12-26 | 北京华大九天软件有限公司 | 一种用于电路快速仿真的二极管内部结点消去方法 |
-
1993
- 1993-11-09 JP JP5279253A patent/JPH07129637A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063130A (en) * | 1996-06-27 | 2000-05-16 | Nec Corporation | Circuit simulation method |
| US6052523A (en) * | 1997-03-25 | 2000-04-18 | Mitsubshiki Denki Kabushiki Kaisha | Method of transient analysis considering time steps and a device for implementing the method |
| US7089159B2 (en) | 2000-04-04 | 2006-08-08 | Nec Electronics Corporation | Method and apparatus for matrix reordering and electronic circuit simulation |
| JP2008090630A (ja) * | 2006-10-02 | 2008-04-17 | Univ Waseda | 回路動作解析装置及び回路動作解析方法並びにプログラム |
| CN102841960A (zh) * | 2012-07-13 | 2012-12-26 | 北京华大九天软件有限公司 | 一种用于电路快速仿真的二极管内部结点消去方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313398A (en) | Method and apparatus for simulating a microelectronic circuit | |
| US7315305B2 (en) | Method for visualizing data | |
| Luchetta et al. | SAPWIN-a symbolic simulator as a support in electrical engineering education | |
| Wang et al. | A two-dimensional resistance simulator using the boundary element method | |
| JPH07129637A (ja) | 回路シミュレーション方法 | |
| JPH06317631A (ja) | アナログ集積回路のための試験プランを発生する方法 | |
| Green et al. | An algorithm for identifying unstable operating points using SPICE | |
| Hmurcik et al. | SPICE applications to an undergraduate electronics program | |
| Farhan et al. | New method for fast transient simulation of large linear circuits using high-order stable methods | |
| Chen et al. | Passivity verification in delay-based macromodels of multiconductor electrical interconnects | |
| US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
| Shi | Two‐graph analysis of pathological equivalent networks | |
| Chen et al. | Error bounded Padé approximation via bilinear conformal transformation | |
| Bastian et al. | Symbolic parasitic extractor for circuit simulation (SPECS) | |
| Gristede et al. | Measuring error propagation in waveform relaxation algorithms | |
| Herbert | Simulation and modeling-simulating differential equations with SPICE2 | |
| Steer et al. | Generalized circuit formulation for the transient simulation of circuits using wavelet, convolution and time-marching techniques | |
| Cohn et al. | Macromodeling of operational amplifiers | |
| US6754616B1 (en) | Method of emulating an ideal transformer valid from DC to infinite frequency | |
| Hedrich et al. | Approaches to formal verification of analog circuits | |
| JP3464160B2 (ja) | 論理セルキャラクタライズ装置 | |
| Nouri et al. | Efficient time-domain sensitivity analysis of active networks | |
| Litovski | 3 Fault Simulation in Linear Electronic Circuits | |
| Engin et al. | Fast fault simulation for nonlinear analog circuits | |
| Rechmal-Lesse et al. | Automated Model Generation Including Variations for Formal Verification of Nonlinear Analog Circuits |