JPH07130603A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07130603A
JPH07130603A JP5153516A JP15351693A JPH07130603A JP H07130603 A JPH07130603 A JP H07130603A JP 5153516 A JP5153516 A JP 5153516A JP 15351693 A JP15351693 A JP 15351693A JP H07130603 A JPH07130603 A JP H07130603A
Authority
JP
Japan
Prior art keywords
alignment
constituent layer
wafer
constituent
alignment target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5153516A
Other languages
English (en)
Inventor
Seiichi Ono
清一 小野
孝行 ▲高▼橋
Takayuki Takahashi
Osamu Arao
修 荒尾
Kohei Sekiguchi
耕平 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP5153516A priority Critical patent/JPH07130603A/ja
Publication of JPH07130603A publication Critical patent/JPH07130603A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Projection-Type Copiers In General (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 半導体装置を構成する各構成層を形成する際
に、それら各構成層間の位置合わせを高精度で行い得る
半導体装置の製造方法を提供する。 【構成】 半導体ウェハ1上に各構成層10,20,3
0,40を順次形成する際に、その構成層10,20に
夫々アライメントターゲット15,25を形成してお
く。そして、さらにその上に別の構成層30を形成する
際に、それらアライメントターゲット15,25を基準
として、各構成層10,20に対するウェハ1の各位置
ずれ量ができるだけ小さくなるようにウェハ1の位置合
わせを行ってから、露光を行う。その際、構成層30に
もアライメントターゲット35を形成する。 【効果】 各構成層間における相互の位置ずれ量を小さ
くすることができるので、合わせずれ量の規格値を従来
よりも小さく設定することができ、より一層の微細化及
び高集積化を図ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造技術
さらにはリソグラフィ工程に適用して特に有効な技術に
関し、例えば露光装置におけるアライメントに利用して
有用な技術に関する。
【0002】
【従来の技術】一般に、半導体装置を構成する絶縁層や
導電層などの各構成層は、半導体ウェハ上にレジストを
塗布し、所望のパターンを有するマスクを用いて露光・
現像・エッチングを行なうことにより、そのマスクパタ
ーンが転写されて成形されている。従って、露光を行う
際には、マスクとウェハとの位置合わせ、即ちアライメ
ントを高精度で行なう必要がある。
【0003】アライメントを行うために、従来は以下の
ようにしていた。すなわち、半導体装置の製造工程の初
期段階、例えばMOSの場合には素子分離用の選択酸化
膜である所謂LOCOS(local oxidati
on of silicon)酸化膜の形成段階或はゲ
ート絶縁膜の形成段階など、において、ウェハの位置合
わせの指標となるアライメントターゲット(マーク)を
形成していた。そして、それからあとの露光工程におい
ては、そのアライメントターゲットに基いてウェハの位
置を合わせていた。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、アライメントター
ゲットが上述したように製造初期における特定の基準層
にしか設けられていないため、その基準層よりも上に位
置する構成層を形成するために露光を行う場合には、そ
の基準層に対してしかウェハの位置合わせを行うことが
できなかった。つまり、基準層よりも上の構成層同士に
おける位置合わせができないので、それら上の各構成層
の基準層に対するずれ量は小さくても、上の構成層同士
のずれ量が大きくなる虞があるというものである。従っ
て、上の構成層同士のずれが最大になる場合を見込んで
合わせずれ量の許容範囲(規格値)を決めなければなら
ないので、より一層の微細化を図り高集積化する上で妨
げとなっていた。
【0005】本発明はかかる事情に鑑みてなされたもの
で、半導体装置を構成する各構成層を形成する際に、そ
れら各構成層間の位置合わせを高精度で行い得る半導体
装置の製造方法を提供することを主たる目的としてい
る。この発明の前記ならびにそのほかの目的と新規な特
徴については、本明細書の記述及び添附図面から明らか
になるであろう。
【0006】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明の半導体装置の製造方法
においては、半導体装置を構成する各構成層に、それら
構成層を順次形成する際に同時にアライメントターゲッ
トを形成する。そして、リソグラフィにより上に新たな
構成層を形成する場合には、その下の各構成層のアライ
メントターゲットに基づいて、各構成層に対する位置ず
れ量が夫々小さくなるようにウェハの位置合わせを行
い、ウェハ上のレジストを露光する。また、各構成層に
おいて、1回の露光で2箇所以上にアライメントターゲ
ットを形成することができるように、LSIの素子パタ
ーンの他にアライメントターゲットのパターンが2箇所
以上に描かれてなるパターンのマスク(本明細書におい
ては、等倍露光用のマスクの他に縮小露光用のレチクル
も含むものとする。)を用いる。
【0007】
【作用】上記した手段によれば、新たな構成層を形成す
るために露光を行う際に、それよりも下の形成済みの各
構成層における各アライメントターゲットに基づいて、
ウェハの位置合わせを行うようにしたため、各構成層間
における位置合わせを行うことができ、各構成層間にお
ける相互の位置ずれ量を小さくすることができる。ま
た、1回の露光で2箇所以上にアライメントターゲット
が形成されれば、それら各構成層において少なくとも2
箇所のアライメントターゲットを基準とすることによ
り、新たに構成層を形成する際に各構成層に対するウェ
ハの回転ずれを検出してそのずれを小さくすることがで
きるだけでなく、縮小倍率のずれや像歪などの検出・補
正も可能である。
【0008】
【実施例】本発明に係る半導体装置の製造方法の一実施
例を図1乃至図8に示し、以下に説明する。図1及び図
2には、本発明に係る製造方法において形成された半導
体装置のアライメントターゲットが模式的に示されてい
る。同図に示すように、本製造方法においては、半導体
ウェハ1上に絶縁層や導電層などの各構成層10,2
0,30,40を順次形成する際に、その構成層10,
20に夫々アライメントターゲット15,25を形成し
ておく。そして、さらにその上に別の構成層30をリソ
グラフィ、即ち露光・現像・エッチングにより形成する
際に、それらアライメントターゲット15,25を基準
として、各構成層10,20に対するウェハ1の各位置
ずれ量ができるだけ小さくなるようにウェハ1の位置合
わせを行うようにする。
【0009】それから、露光を行ってウェハ1上のレジ
スト(図示省略)にマスクパターンを転写し、現像・エ
ッチングを経て構成層30を所望のパターンをなすよう
に成形する。その際、構成層30にもアライメントター
ゲット35を形成する。そして、さらに構成層40を形
成する際には、アライメントターゲット15,25,3
5に基いてウェハ1の位置合わせを行う。
【0010】上記構成層30を例として挙げ、その構成
層30の形成における露光工程の流れの一例を説明す
る。先ず、アライメントターゲット15,25が夫々形
成され順次積層されてなる構成層10,20の上に、さ
らに構成層30を形成するための絶縁膜や導電膜などを
積層させる。そして、その上にレジストを塗布してか
ら、そのウェハ1を露光装置のXYステージに取り付け
る。
【0011】続いて、XYステージを移動させて露光装
置におけるアライメント検出位置にアライメントターゲ
ット15,25を合わせる。この検出位置には、検出用
のアライメント照明光が照射されている。そして、その
照明光の反射光を検出し、その検出信号を各ターゲット
15,25毎に分解処理する。つまり、その分解処理に
より各ターゲット15,25の位置が個別に検出され
る。
【0012】そして、アライメントターゲット15を基
準として、構成層10に対するウェハ1のずれ量(アラ
イメントオフセット)を演算処理して求めるとともに、
アライメントターゲット25を基準として、構成層20
に対するウェハ1のずれ量も演算処理して求める。さら
に、それら構成層10,20に対する各ずれ量に基づ
き、各ずれ量ができるだけ小さくなるようなウェハ1の
最適位置を演算処理により求める。この際、各ずれ量を
単純に加算した値が最小となるようにしてもよいし、ま
た各構成層の重要性を考慮して、各ずれ量にその重要性
に応じた係数を乗じて加算し、その値が最小となるよう
にしてもよい。すなわち、各構成層のずれ量をa,b,
c,…とする時、式(1)の値が最小となるようにして
もよい。 k・a+l・b+m・c,…(k+l+m+…=1)・・・・(1)
【0013】上述したように演算処理により求めた最適
位置にウェハ1が位置するように、XYステージを動か
してその原点調整を行なう。それから、露光を行い、レ
ジストに第3の構成層のパターン(マスクパターン)を
転写する。露光の際に、レジストがポジ形の場合には、
レジストのターゲット15,25に対応する部分が露光
光で照射されないように、マスクのターゲット15,2
5に対応する部分を遮光部としておく。ネガ形レジスト
の場合には、マスクのターゲット15,25に対応する
部分を透光部としておく。
【0014】なお、アライメントターゲット15,2
5,35は、例えば、夫々一対のマークからなり、線状
をなす凹部となっている。そして、例えば、各ターゲッ
トにおけるマーク間の距離は上層にいくに従って小さく
されており、各構成層10,20,30が相互にずれて
いない場合には、それら全てのマークが等間隔で並ぶよ
うになっている。図1においては、各アライメントター
ゲット15,25,35を区別し易いように、便宜上、
各ターゲット15,25,35を実線で示し、ハッチン
グを付した。
【0015】図3には、本発明に係る製造方法において
使用される露光装置の一例が示されている。同図に示す
ように、この露光装置5は、従来のものと同様の構成の
ものであり、XYステージ50、縮小投影レンズ51、
マスク52、アライメント照明用光源53、信号検出部
54、演算処理部55、反射鏡56よりなる。そして、
例えば、アライメント照明光及び反射光が縮小投影レン
ズ51を通るがマスク52を通らないTTL(Thro
ugh The Lens)−OFF AXIS方式の
装置である。
【0016】信号検出部54は、アライメント照明光の
反射光を検出するもので、カメラなどである。演算処理
部55は、例えばコンピュータであり、上述したよう
に、信号検出部54からの検出信号を各ターゲット1
5,25毎に分解処理し、各構成層10,20毎にウェ
ハ1のずれ量を演算処理して求めるとともに、ウェハ1
の最適位置を求める演算処理を行う。
【0017】また、図4に示したように、1回の露光
(1ショット)により照射される露光領域6に、アライ
メントターゲット7を2箇所以上、例えば四隅に形成す
ることにより、各構成層に対するウェハ1の回転ずれを
検出してそのずれを小さくするように補正することがで
きる。さらに、アライメントターゲット7,7間の距離
を求めることにより縮小倍率のずれの検出を行うことが
できる。さらにまた、4点のアライメントターゲット7
を結んでなる形状の歪を検出することにより像歪の検出
・補正も行うことができる。
【0018】以上、詳述したように、上記実施例によれ
ば、構成層30を所望のパターンに形成するために露光
を行う際に、構成層10,20の各アライメントターゲ
ット15,25に基づいて、ウェハ1の位置合わせを行
うため、構成層10に対する構成層30の位置ずれを小
さくすることができるだけでなく、構成層20に対して
も構成層30の位置ずれを小さくすることができる。つ
まり、各構成層10,20,30,40間相互の位置ず
れをできるだけ小さくすることができる。従って、合わ
せずれ量の規格値をより小さく設定することができ、よ
り一層の微細化及び高集積化を図ることができる。
【0019】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、全
ての構成層に付いてアライメントターゲットを形成して
もよいし、或は位置合わせの重要性の高い構成層に付い
てのみターゲットを形成してもよい。
【0020】また、アライメントターゲット15,2
5,35を一対のマークで構成する代わりに、図5に示
すように、夫々1個のマークで構成してもよい。この場
合には、各ターゲット15,25,35の各位置の設計
値を予め演算処理部55に記憶させておけばよい。さら
に、ターゲットの形状を線状とする代わりに、図6に示
したアライメントターゲット16,26,36のよう
に、矩形のリング状としてもよい。このようにすれば、
上述したアライメントターゲット15,25,35にお
いてはそれらが並んでいる方向(一方向)に付いての位
置合わせしか行うことができなかったが、同時に二方向
に付いての位置合わせを行うことができる。また、ター
ゲットの形状は凹状に限らず凸状でもよいのはいうまで
もない。
【0021】さらにまた、上記露光装置5に限らず、図
7に示したOFF AXIS方式(照明光及び反射光が
縮小投影レンズ51及びマスク52の何れも通らない方
式)の装置を用いてもよいし、また図8に示したTTL
−ON AXIS方式(照明光及び反射光が縮小投影レ
ンズ51及びマスク52の何れも通る方式)の装置を用
いてもよいのは勿論である。
【0022】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、こ
の発明はそれに限定されるものではなく、マイクロマシ
ーニング技術などにも利用することができる。
【0023】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体装置の各構成層に夫
々アライメントターゲットが設けられているため、新た
な構成層を形成する際には各構成層に対して夫々位置合
わせを行うことができるので、各構成層間における相互
の位置ずれ量を小さくすることができる。従って、合わ
せずれ量の規格値を従来よりも小さく設定することがで
き、より一層の微細化及び高集積化を図ることができ
る。
【図面の簡単な説明】
【図1】本発明に係る製造方法において形成された半導
体装置のアライメントターゲットを平面的に示す模式図
である。
【図2】そのアライメントターゲットの断面の様子を示
す模式図である。
【図3】本発明に係る製造方法において使用される露光
装置の一例を示す概略構成図である。
【図4】アライメントターゲットの配置の一例を示す模
式図である。
【図5】アライメントターゲットの他の例を示す模式図
である。
【図6】アライメントターゲットのさらに他の例を示す
模式図である。
【図7】露光装置の他の例を示す概略構成図である。
【図8】露光装置のさらに他の例を示す概略構成図であ
る。
【符号の説明】
1 半導体ウェハ 7,35 アライメントターゲット 10 構成層(第1の構成層) 20 構成層(第2の構成層) 30 構成層(第3の構成層) 40 構成層 15 アライメントターゲット(第1のアライメントタ
ーゲット) 25 アライメントターゲット(第2のアライメントタ
ーゲット)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G03F 9/00 H 9122−2H (72)発明者 荒尾 修 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス 株式会社内 (72)発明者 関口 耕平 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置を構成する各構成層を半導体
    ウェハ上に順次形成するにあたって、第1の構成層に、
    当該第1の構成層よりも上に位置する第2の構成層を形
    成する際のウェハの位置合わせの指標となる第1のアラ
    イメントターゲットを形成し、その第1のアライメント
    ターゲットに基いてウェハの位置合わせを行って第2の
    構成層を形成するとともに、その第2の構成層に、当該
    第2の構成層よりも上に位置する第3の構成層を形成す
    る際のウェハの位置合わせの指標となる第2のアライメ
    ントターゲットを形成し、少なくとも前記第1のアライ
    メントターゲットと前記第2のアライメントターゲット
    とに基いてウェハの位置合わせを行い、第3の構成層を
    形成することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 少なくとも上記第1のアライメントター
    ゲットと上記第2のアライメントターゲットとを検出
    し、それら各アライメントターゲットの位置ずれ量を演
    算処理して求めるとともに、その各位置ずれ量の総和が
    小さくなるような最適位置を演算処理して求め、その最
    適位置にウェハを移動させて露光を行い、半導体ウェハ
    上のレジストに第3の構成層のパターンを転写すること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 上記構成層の露光時に、1回の露光で2
    箇所以上にアライメントターゲットを形成可能なパター
    ンを有しているマスクを用いることを特徴とする請求項
    1または2記載の半導体装置の製造方法。
JP5153516A 1993-06-24 1993-06-24 半導体装置の製造方法 Pending JPH07130603A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5153516A JPH07130603A (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5153516A JPH07130603A (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07130603A true JPH07130603A (ja) 1995-05-19

Family

ID=15564252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153516A Pending JPH07130603A (ja) 1993-06-24 1993-06-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07130603A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610717B1 (ko) * 1998-05-11 2006-08-09 소니 가부시끼 가이샤 반도체 장치의 제조 방법
CN119133149A (zh) * 2024-09-03 2024-12-13 上海积塔半导体有限公司 一种晶圆结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610717B1 (ko) * 1998-05-11 2006-08-09 소니 가부시끼 가이샤 반도체 장치의 제조 방법
CN119133149A (zh) * 2024-09-03 2024-12-13 上海积塔半导体有限公司 一种晶圆结构及其制备方法
CN119133149B (zh) * 2024-09-03 2025-10-10 上海积塔半导体有限公司 一种晶圆结构及其制备方法

Similar Documents

Publication Publication Date Title
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
JP2003519923A (ja) 潜像の格子構造を用いて整合性を測定する方法
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US6342703B1 (en) Exposure apparatus, exposure method, and device manufacturing method employing the exposure method
JPH09199406A (ja) 位置検出装置及びそれを用いた半導体素子の製造方法
JP4613364B2 (ja) レジストパタン形成方法
JP2001296667A (ja) 走査露光方法および走査型露光装置並びにマスク
EP0459737B1 (en) Reticle for a reduced projection exposure apparatus
JPH0917718A (ja) 露光装置及びこれを用いたデバイス生産方法
JPH07130603A (ja) 半導体装置の製造方法
JP2005003965A (ja) 露光装置
JPH08179513A (ja) 露光装置
JPH06324475A (ja) レチクル
JPH0664337B2 (ja) 半導体集積回路用ホトマスク
JP2727784B2 (ja) 縮小投影露光装置用レティクル
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
JPH0612754B2 (ja) 投影露光装置
US6784070B2 (en) Intra-cell mask alignment for improved overlay
JPS588132B2 (ja) 集積回路製造方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
TW495824B (en) Photolithography process for exposing alignment mark
JPS5821740A (ja) 投影露光用フオトマスク
JPH07142329A (ja) 露光方法及び露光装置並びにマスク
JP2987899B2 (ja) 位置合わせ方法
JPH0251214A (ja) 半導体装置の製造方法