JPH07130709A - 高融点金属膜のドライエッチング方法 - Google Patents

高融点金属膜のドライエッチング方法

Info

Publication number
JPH07130709A
JPH07130709A JP5273352A JP27335293A JPH07130709A JP H07130709 A JPH07130709 A JP H07130709A JP 5273352 A JP5273352 A JP 5273352A JP 27335293 A JP27335293 A JP 27335293A JP H07130709 A JPH07130709 A JP H07130709A
Authority
JP
Japan
Prior art keywords
film
etching
dry etching
sio
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5273352A
Other languages
English (en)
Other versions
JP2864967B2 (ja
Inventor
Hideyuki Shoji
秀行 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5273352A priority Critical patent/JP2864967B2/ja
Priority to KR1019940028436A priority patent/KR0163779B1/ko
Publication of JPH07130709A publication Critical patent/JPH07130709A/ja
Priority to US08/630,554 priority patent/US5783036A/en
Application granted granted Critical
Publication of JP2864967B2 publication Critical patent/JP2864967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】下地のシリコン酸化膜に対して選択性の優れた
高融点金属膜のエッチング方法を得る。 【構成】シリコン基板１にＳｉＯ2 膜２を成長し、スパ
ッタリング技術によりＷ膜３を成膜する。そしてフォト
レジスト膜４を塗布し、露光技術によりパターンを形成
する。このシリコン基板を陽極結合型のナローギャップ
タイプのドライエッチング装置によりＳＦ6 ／Ｃｌ2 ／
Ｏ2 を流量比２０：０．５〜１．５：３〜７の範囲の条
件でエッチングを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイスの製造に
用いられるタングステン等の高融点金属膜のエッチング
方法に関する。
【０００２】
【従来の技術】一般にタングステン（Ｗ）膜は半導体デ
バイスにおいて配線として、またコンタクトホールに対
して良好な埋め込み性を有することからコンタクトプラ
グとして用いられている。また、半導体デバイスの中で
も特にＣＣＤのような電荷結合素子において、高い反射
率を有することから遮光膜として用いられている。
【０００３】従来のタングステン膜のエッチング技術と
しては、特開平２−３４９２０号公報に記載されている
ように、反応ガスとして、ＳＦ6 ／Ｃｌ2 を用いたタン
グステン配線のエッチング方法がある。以下図１１を用
いて説明する。
【０００４】まず図１１に示すように、シリコン基板上
に厚さ３００ｎｍのＷ膜３を直流スパッタリング堆積さ
せたのち、Ｗ膜３上に厚さ１．０μｍのフォトレジスト
膜４を塗布し、フォトレジスト膜４をステッパでパター
ニングしてから反応性イオンエッチング（ＲＩＥ）を行
う。
【０００５】ＲＩＥ用の装置としては陰極結合方式で放
電励起周波数が１３．５６ＭＨｚの平行平板型装置を用
いる。エッチングガスＳＦ6 ／Ｃｌ2 を用いることによ
り、Ｗ膜３にサイドエッチングが生ずることの無い異方
性形状を得ることが可能である。
【０００６】またＷ膜を全面エッチバックしてコンタク
トプラグを形成する方法として特開平３−１６１９３０
号公報にＳＦ6 ／Ｃｌ2 を用いたエッチング方法が記載
されている。
【０００７】これは図１２（ａ）に示すように、シリコ
ン基板上の酸化シリコン（ＳｉＯ2）膜２にＴｉＮ，Ｔ
ｉＷ等の耐熱性金属膜１０を成膜し、続いてＷ膜３を成
膜し、このＷ膜３をナローギャップ型ドライエッチング
装置によりエッチバックを行なうものである。
【０００８】エッチング方法としては、まずはじめにＳ
Ｆ6 ／Ｏ2 ／Ｈｅを用いて、図１２（ｂ）に示すよう
に、Ｗ膜３の全厚さの７０％のエッチングを行ない、続
いてＳＦ6 ／Ｃｌ2 ／Ｈｅを用いて、図１２（ｃ）に示
すように、残りのＷ膜３をエッチングし、最後にＣｌ2
／Ｈｅを用いて図１２（ｄ）に示すように、Ｗ膜３の下
層膜である耐熱性金属膜１０をエッチングする。
【０００９】
【発明が解決しようとする課題】この従来技術によるＷ
膜のエッチング方法のうち前者の方法のように陰極結合
方式のＲＩＥ装置を用いた場合、プラズマと下部電極間
に高い電圧差が生ずるので下地膜にＳｉＯ2 膜を用いた
場合、ＳｉＯ2 膜に対する選択比が２〜５程度しか得ら
れない。そのため例えばＷ膜をＣＣＤの遮光膜に使用す
るような、ＳｉＯ2 膜に対して高い選択比が必要とされ
る工程に適用することは困難である。
【００１０】また後者のエッチング方法では、第１段階
のエッチングでエッチングされたＷ膜の膜厚が初期膜厚
の７０％であることを工程を中断せずに検出する手段が
ないため、初期膜厚のばらつきやエッチングレートの変
動に対応することが困難であり安定性に欠けるという問
題があった。
【００１１】また第１段階で用いているエッチング方法
を配線形成に用いた場合、サイドエッチングが生じやす
く寸法制御が困難であること、及び第２段階のエッチン
グについてもＳｉＯ2 膜に対して選択性が乏しいという
問題があった。
【００１２】
【課題を解決するための手段】本発明の高融点金属膜の
ドライエッチング方法は、エッチングガスとしてＳＦ6
／Ｃｌ2 ／Ｏ2 を用い、かつ陽極結合型ドライエッチン
グ装置によりエッチングを行い、また各々のガスの流量
比をＳＦ6 ：Ｃｌ2 ：Ｏ2 ＝２０：０．５〜１．５：３
〜７の範囲とするものである。陽極結合型ドライエッチ
ング装置ではプラズマと下部電極間に高い電圧差が生じ
ないため、選択比を高めるのに有利である。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のタングステン膜のドライ
エッチング方法を説明するための半導体チップの断面図
である。
【００１４】初めに図１に示すように、シリコン基板１
上に厚さ約２２０ｎｍのＳｉＯ2 膜２を成長し、続いて
スパッタリング技術を用いてＷ膜３を成膜する。Ｗ膜の
厚さはＣＣＤの遮光膜として用いる場合は約４００ｎ
ｍ、配線として用いる場合は４００ｎｍ以上が適当であ
る。次に全面にフォトレジスト膜４を形成しパターニン
グする。
【００１５】続いてこのシリコン基板を図２に示すよう
に、上部にガス供給機構を有するチャンバー２１の内部
に相対抗する２つの電極、上部電極２２と、下部電極２
３を備え、上部電極２２にはマッチングボックス２４を
介してＲＦ電源が接続された陽極接合方式のナローギャ
ップ型ドライエッチング装置を用いてエッチングを行な
う。この時、シリコン基板１は下部電極２３上に載置す
る。
【００１６】エッチング条件としてはＳＦ6 を２００ｓ
ｃｃｍ，Ｃｌ2 を１０ｓｃｃｍ，圧力を２５０ｍＴｏｒ
ｒ，ＲＦパワー密度を０．５５Ｗ／ｃｍ2 ，電極間隔を
０．８ｃｍとする。その結果、タングステン膜３の下地
膜であるＳｉＯ2 膜２に対して選択比が約１５と選択性
の優れたエッチングが可能であった。
【００１７】本発明においてＳＦ6 ／Ｃｌ2 ／Ｏ2 ガス
を用いる理由を次に説明する。
【００１８】図３は本実施例で用いているナローギャッ
プ型ドライエッチング装置によりエッチングガスにＳＦ
6 ／Ｏ2 ガスを用いてエッチングを行った時のＷ膜のエ
ッチングレート，均一性及び選択比のＯ2 流量依存性を
示すものである。図３に示されたように、Ｗ膜のエッチ
ングレートはＯ2 流量の増加と共に低下し、またＳｉＯ
2 膜に対する選択比も４〜７．５と低い値を示してお
り、好ましいエッチング条件とはいえない。
【００１９】図４は本実施例で用いているナローギャッ
プ型ドライエッチング装置により、ＳＦ6 ２００ｓｃｃ
ｍ、Ｃｌ2 １０ｓｃｃｍとしてＯ2 流量を変化させた時
のＷ膜のエッチング特性を示したものである。ここでＣ
ｌ2 を添加しているのは、Ｗ膜のエッチングレートを増
加させて下地膜であるＳｉＯ2 膜に対する選択性を増加
させることを目的としているものである。
【００２０】図４に示されるように、Ｗ膜に対する選択
比はＯ2 流量５０ｓｃｃｍの時において１４．４を得る
ことが出来た。これはＯ2 流量が５０ｓｃｃｍの時、Ｓ
ｉＯ2 膜のエッチングレートが低下しているためである
が、これはＯ2 を添加することにより、硫黄（Ｓ）とＳ
ｉＯ2 膜の酸素（Ｏ2 ）の反応が抑えられたためと考え
られる。
【００２１】続いて本実施例で用いているナローギャッ
プ型ドライエッチング装置によりＳＦ6 ２００ｓｃｃ
ｍ、Ｏ2 ５０ｓｃｃｍとしてＣｌ2 流量を変化させた時
のエッチング特性を図５に示す。図５に示したように、
Ｃｌ2 が１０ｓｃｃｍの時、ＳｉＯ2 膜に対するＷ膜の
選択比は１５．８を得ることが出来た。またＣｌ2 を１
０ｓｃｃｍ添加するだけで、Ｗ膜のエッチングレートは
約３倍に増加するが、２０ｓｃｃｍ以上添加するとエッ
チングレートは低下し、それと共にＳｉＯ2 膜に対する
選択比も低下している。Ｗ膜のエッチングレートが低下
する原因はエッチング中にタングステンと塩素（Ｃ
ｌ2 ）の反応生成物であるＷＣｌX が発生し、エッチン
グレートが抑制されることによると考えられる。
【００２２】図６は図５で示したエッチング特性におい
て、Ｗ膜のエッチングレートが急激に変化しているＣｌ
2 流量０〜２０ｓｃｃｍの間でのエッチング特性を示
す。図６に示したように、Ｃｌ2 流量が５〜１５ｓｃｃ
ｍの条件においてＳｉＯ2 膜に対するＷ膜の選択比は１
３．４〜１４．９と良好な値が得られている。
【００２３】これらの結果より、Ｗ膜のエッチング方法
として、ＳＦ6 ／Ｃｌ2 ／Ｏ2 を用い、各々のガス流量
比は、ＳＦ6 ：Ｃｌ2 ：Ｏ2 ＝２０：０．５〜１．５：
３〜７とすることにより、下地のＳｉＯ2 膜に対し選択
性の優れたエッチングが可能である。
【００２４】エッチング圧力については図７に示すよう
に、圧力が１００〜１７５ｍＴｏｒｒの範囲ではＳｉＯ
2 膜に対する選択比は１０前後と低く、また３２５ｍＴ
ｏｒｒ以上ではＷ膜のエッチング均一性が悪化すること
から、２５０ｍＴｏｒｒ前後の圧力条件が適当であっ
た。
【００２５】ＲＦパワー密度の条件については図８に示
すＲＦパワー密度依存性の結果より、ＳｉＯ2 膜に対す
る選択性、Ｗ膜のエッチング均一性及び放電の安定性等
から０．５５Ｗ／ｃｍ2 前後が適当であった。
【００２６】また本実施例においてはナローギャップタ
イプの陽極結合型ドライエッチング装置を用いている
が、これは電極間隔を狭くすることによりＲＩＥの装置
等、一般のドライエッチング装置に比べて高密度のプラ
ズマを得ることが可能となりＷ膜のエッチングレートを
増加させることが可能であるためである。このため一般
の陽極結合型ドライエッチング装置でもシリコン酸化膜
に対して選択性の優れたエッチングが可能である。
【００２７】エッチングの終点検出については、例えば
発光波長７０４ｎｍをモニタリングすることにより再現
性、制御性、どちらも良好な終点検出が可能である。
【００２８】本実施例においてはＷ膜のエッチングにつ
いて説明したが、モリブデン（Ｍｏ）やタンタル（Ｔ
ａ）等の高融点金属膜のエッチングにおいても同様の結
果を得ることができた。
【００２９】図９は本発明の適用例を説明するための半
導体チップの断面図であり特にＷ膜の上下面にＳｉＯ2
膜を有する場合である。
【００３０】まず図９（ａ）に示すようにシリコン基板
１上にＳｉＯ2 膜２Ａを成長したのち、スパッタリング
技術を用いてＷ膜３を成膜する。次にその上に再びＳｉ
Ｏ2膜２Ｂを成長し、フォトレジスト膜４を塗布して露
光技術を用いてパターンを形成する。
【００３１】続いてこのシリコン基板を図１０に示すよ
うに、上部にガス供給機構を有するチャンバー２１Ａの
内部に相対向する上部電極２２と、下部電極２３を備
え、ＲＦ電源２５はマッチングボックス２４を介して上
部電極２２または下部電極２３のどちらの電極にも印加
が可能なドライエッチング装置を用いてエッチングを行
なう。この時シリコン基板は下部電極２３上に載置す
る。
【００３２】初めにＷ膜上のＳｉＯ2 膜２Ｂをエッチン
グする。ＲＦ電源２５は下部電極２３に印加するように
設定し、ＣＦ4 １００ｓｃｃｍ、圧力１００ｍＴｏｒ
ｒ、ＲＦパワー密度２．７５Ｗ／ｃｍ2 、電極間隔５ｃ
ｍの条件でエッチングを行ない、図９（ａ）に示したよ
うに、ＳｉＯ2 膜２Ｂをエッチングする。
【００３３】次にＷ膜３のエッチングを行なう。エッチ
ングは実施例と同様にＲＦ電源２５のパワーを上部電極
２２に印加するように設定し、ＳＦ6 ２００ｓｃｃｍ、
Ｃｌ2 １０ｓｃｃｍ、Ｏ2 ５０ｓｃｃｍ、圧力２５０ｍ
Ｔｏｒｒ、ＲＦパワー密度０．５５Ｗ／ｃｍ2 、電極間
隔０．８ｃｍの条件でエッチングを行なう。
【００３４】この結果、図９（ｂ）に示すように、Ｗ膜
３の下地膜であるＳｉＯ2 膜２Ａに対して選択性の優れ
たエッチングを行うことができた。適用例はＷ膜３上
に、Ｗ膜に比べて反射率の低いシリコン酸化膜２Ｂを成
長しているので、フォトレジスト膜によるパターン形成
の再現性は安定しているので加工精度の優れたエッチン
グが可能である。
【００３５】
【発明の効果】以上説明したように本発明は、タングス
テン膜等の高融点金属膜のドライエッチング方法におい
て、エッチングガスとしてＳＦ6 とＣｌ2 とＯ2 の混合
ガスを用い、陽極結合型ドライエッチング装置によりエ
ッチングを行うことにより、下地膜に用いられるシリコ
ン酸化膜に対し選択性の優れたエッチングが可能である
という効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
【図２】本発明の実施例に用いるドライエッチング装置
の模式断面図。
【図３】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図４】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図５】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図６】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図７】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図８】本発明のドライエッチング方法の条件を説明す
るためのエッチング特性を示す図。
【図９】本発明の適用例を説明するための半導体チップ
の断面図。
【図１０】本発明の適用例に用いるドライエッチング装
置の模式断面図。
【図１１】従来のタングステン膜のドライエッチング方
法を説明するための半導体チップの断面図。
【図１２】従来のタングステン膜の他のドライエッチン
グ方法を説明するための半導体チップの断面図。
【符号の説明】
１ シリコン基板 ２，２Ａ，２Ｂ ＳｉＯ2 膜 ３ Ｗ膜 ４ フォトレジスト膜 １０ 耐熱性金属膜 １１ コンタクトホール ２１，２１Ａ チャンバー ２２ 上部電極 ２３ 下部電極 ２４ マッチングボックス ２５ ＲＦ電源
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１０月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】エッチング条件としてはＳＦ6 を２００ｓ
ｃｃｍ，Ｃｌ2 を１０ｓｃｃｍ、Ｏ2 を５０ｓｃｃｍ、
圧力を２５０ｍＴｏｒｒ、ＲＦパワー密度を０．５５Ｗ
／ｃｍ2 ，電極間隔を０．８ｃｍとする。その結果、タ
ングステン膜３の下地膜であるＳｉＯ2 膜２に対して選
択比が約１５と選択性の優れたエッチングが可能であっ
た。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 エッチングガスとしてＳＦ6 とＣｌ2 と
    Ｏ2 の混合ガスを用い、陽極結合型のドライエッチング
    装置によりエッチングを行うことを特徴とする高融点金
    属膜のドライエッチング方法。
  2. 【請求項２】 ＳＦ6 とＣｌ2 とＯ2 の各々のガス流量
    比が２０：０．５〜１．５：３〜７であるエッチングガ
    スを用いる請求項１記載の高融点金属膜のドライエッチ
    ング方法。
JP5273352A 1993-11-01 1993-11-01 高融点金属膜のドライエッチング方法 Expired - Lifetime JP2864967B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5273352A JP2864967B2 (ja) 1993-11-01 1993-11-01 高融点金属膜のドライエッチング方法
KR1019940028436A KR0163779B1 (ko) 1993-11-01 1994-10-31 고융점 금속막의 드라이에칭 방법
US08/630,554 US5783036A (en) 1993-11-01 1996-04-10 Method for dry etching metal films having high melting points

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5273352A JP2864967B2 (ja) 1993-11-01 1993-11-01 高融点金属膜のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH07130709A true JPH07130709A (ja) 1995-05-19
JP2864967B2 JP2864967B2 (ja) 1999-03-08

Family

ID=17526706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5273352A Expired - Lifetime JP2864967B2 (ja) 1993-11-01 1993-11-01 高融点金属膜のドライエッチング方法

Country Status (3)

Country Link
US (1) US5783036A (ja)
JP (1) JP2864967B2 (ja)
KR (1) KR0163779B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853602A (en) * 1996-02-16 1998-12-29 Nec Corporation Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
JP2001007084A (ja) * 1999-06-21 2001-01-12 Nec Corp エッチング終点判定方法
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799037B1 (en) * 1996-12-12 2004-09-28 Verizon Airfone Inc. Method and apparatus for communication with a mobile unit
KR100510466B1 (ko) * 1998-05-12 2005-10-24 삼성전자주식회사 폴리사이드 게이트 전극 형성방법
US6867143B1 (en) 2000-06-22 2005-03-15 International Business Machines Corporation Method for etching a semiconductor substrate using germanium hard mask
US6423644B1 (en) * 2000-07-12 2002-07-23 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262334A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 窒化シリコン膜のドライエッチング方法
JPH0472082A (ja) * 1990-07-10 1992-03-06 Anelva Corp ドライエッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754578B2 (ja) * 1988-07-25 1998-05-20 ソニー株式会社 エッチング方法
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262334A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 窒化シリコン膜のドライエッチング方法
JPH0472082A (ja) * 1990-07-10 1992-03-06 Anelva Corp ドライエッチング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853602A (en) * 1996-02-16 1998-12-29 Nec Corporation Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
EP0790643A3 (en) * 1996-02-16 1999-03-17 Nec Corporation Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
JP2001007084A (ja) * 1999-06-21 2001-01-12 Nec Corp エッチング終点判定方法
US6537460B1 (en) 1999-06-21 2003-03-25 Nec Corporation Method for detecting an end point of etching in a plasma-enhanced etching process
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
US5783036A (en) 1998-07-21
JP2864967B2 (ja) 1999-03-08
KR950015619A (ko) 1995-06-17
KR0163779B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
US5180464A (en) Dry etching method
JPH11204504A (ja) シリコン層のエッチング方法
JP3511802B2 (ja) 金属配線の形成方法
JP2864967B2 (ja) 高融点金属膜のドライエッチング方法
JP3028927B2 (ja) 高融点金属膜のドライエッチング方法
WO2002086957A1 (en) Dry etching method
JPH0734109B2 (ja) フォトマスクの製造方法
JP2950110B2 (ja) プラズマエッチング方法
US4608118A (en) Reactive sputter etching of metal silicide structures
JP2001267301A (ja) エッチング進行度検出方法、エッチング方法、半導体装置の製造方法、エッチング進行度検出装置およびドライエッチング装置
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JPS58212136A (ja) 微細パタ−ンの形成方法
JPS6290934A (ja) 平坦化エツチング方法
JP2690900B2 (ja) ドライエッチング方法
JP3109059B2 (ja) ドライエッチング方法
JPH07201830A (ja) 半導体装置の製造方法
JP3661851B2 (ja) ドライエッチング方法およびドライエッチング装置
JP2000077386A (ja) パターン形成方法
JP2001284319A (ja) ドライエッチングプロセスおよびそれを含む半導体製造方法
JP2773770B2 (ja) 半導体装置の製造方法
JPH0555220A (ja) 半導体装置の製造方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JPH0744173B2 (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法
JPS60145624A (ja) パタ−ンの形成方法
JP2643584B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981117