JPH07131710A - ビデオ撮像装置 - Google Patents
ビデオ撮像装置Info
- Publication number
- JPH07131710A JPH07131710A JP27226093A JP27226093A JPH07131710A JP H07131710 A JPH07131710 A JP H07131710A JP 27226093 A JP27226093 A JP 27226093A JP 27226093 A JP27226093 A JP 27226093A JP H07131710 A JPH07131710 A JP H07131710A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- title
- character
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 ビデオ撮像装置において、タイトル画がメモ
リ領域に対して小さい場合でも高品位のタイトル画が得
られるようにする。 【構成】 この発明に係るビデオ撮像装置は、タイトル
領域信号をメモリ容量全体に割り付けて記憶するメモリ
4と、上記メモリ4に記憶されたタイトル領域信号を任
意の倍率で読み出すメモリ制御回路5と、読み出された
タイトル領域信号を撮像信号と混合する混合回路10と
からなるビデオタイトルメモリを備えたものである。
リ領域に対して小さい場合でも高品位のタイトル画が得
られるようにする。 【構成】 この発明に係るビデオ撮像装置は、タイトル
領域信号をメモリ容量全体に割り付けて記憶するメモリ
4と、上記メモリ4に記憶されたタイトル領域信号を任
意の倍率で読み出すメモリ制御回路5と、読み出された
タイトル領域信号を撮像信号と混合する混合回路10と
からなるビデオタイトルメモリを備えたものである。
Description
【0001】
【産業上の利用分野】この発明はビデオ撮像装置、特に
そのビデオタイトルメモリに関するものである。
そのビデオタイトルメモリに関するものである。
【0002】
【従来の技術】図15は従来のカメラ一体形ビデオ撮像
装置に採用されているビデオタイトルメモリのブロック
図である。図において、1は輝度信号入力端子、2は輝
度信号をタイトル画信号に変換するための比較器、3は
比較器2でタイトル画信号を得るための基準電圧を発生
させる基準電圧発生回路、4は比較器2で生成したタイ
トル画信号を記憶するメモリ、5はメモリ4の書き込み
及び読み出しを制御するメモリ制御回路、6はメモリ制
御回路5の動作モードを決定する入出力制御回路であ
る。
装置に採用されているビデオタイトルメモリのブロック
図である。図において、1は輝度信号入力端子、2は輝
度信号をタイトル画信号に変換するための比較器、3は
比較器2でタイトル画信号を得るための基準電圧を発生
させる基準電圧発生回路、4は比較器2で生成したタイ
トル画信号を記憶するメモリ、5はメモリ4の書き込み
及び読み出しを制御するメモリ制御回路、6はメモリ制
御回路5の動作モードを決定する入出力制御回路であ
る。
【0003】7はメモリ4の書き込み及び読み出しのク
ロックを発生させる電圧制御発振器(以下VCOと呼
ぶ)、8は輝度信号から、VCO7のクロックの同期合
わせのために必要である水平同期信号(HSync)と
垂直同期信号(VSync)を分離する同期分離回路、
9はメモリ4から読み出した信号をアナログ信号に変換
するD/A変換回路、10は、D/A変換回路9で適当
なレベルに変換されたアナログ信号と、輝度信号とを混
合する混合回路、11はタイトル付き輝度信号出力端子
である。
ロックを発生させる電圧制御発振器(以下VCOと呼
ぶ)、8は輝度信号から、VCO7のクロックの同期合
わせのために必要である水平同期信号(HSync)と
垂直同期信号(VSync)を分離する同期分離回路、
9はメモリ4から読み出した信号をアナログ信号に変換
するD/A変換回路、10は、D/A変換回路9で適当
なレベルに変換されたアナログ信号と、輝度信号とを混
合する混合回路、11はタイトル付き輝度信号出力端子
である。
【0004】次に動作について説明する。輝度信号入力
端子1より入力された輝度信号は、比較器2で、基準電
圧発生回路3より入力されるタイトルしきい値電圧と比
較され、比較器2の出力がタイトル画信号となり、メモ
リ4へ入力される。このとき基準電圧発生回路3より出
力されるしきい値電圧は、タイトル画信号が正確に得ら
れるように適切なレベルに設定する。
端子1より入力された輝度信号は、比較器2で、基準電
圧発生回路3より入力されるタイトルしきい値電圧と比
較され、比較器2の出力がタイトル画信号となり、メモ
リ4へ入力される。このとき基準電圧発生回路3より出
力されるしきい値電圧は、タイトル画信号が正確に得ら
れるように適切なレベルに設定する。
【0005】一方、同期分離回路8は、輝度信号入力端
子1より入力された輝度信号から、同期信号(HSyn
c、VSync)を分離する。分離された同期信号は、
メモリ制御回路5、VCO7へ入力され、メモリ4の書
き込み及び読み出しのクロックとの同期合わせをする。
入出力制御回路6は、メモリ4の書き込みまたは読み出
しの動作モードを決定する信号をメモリ制御回路5へ出
力する。
子1より入力された輝度信号から、同期信号(HSyn
c、VSync)を分離する。分離された同期信号は、
メモリ制御回路5、VCO7へ入力され、メモリ4の書
き込み及び読み出しのクロックとの同期合わせをする。
入出力制御回路6は、メモリ4の書き込みまたは読み出
しの動作モードを決定する信号をメモリ制御回路5へ出
力する。
【0006】メモリ4への書き込みの場合、入出力制御
回路6から、書き込み制御信号がメモリ制御回路5に出
力される。メモリ制御回路5は、比較器2の出力をメモ
リ4に記憶するために、制御信号及び書き込みクロック
をメモリ4へ出力し、メモリ4には、比較器2より抽出
されたタイトル画信号が記憶される。
回路6から、書き込み制御信号がメモリ制御回路5に出
力される。メモリ制御回路5は、比較器2の出力をメモ
リ4に記憶するために、制御信号及び書き込みクロック
をメモリ4へ出力し、メモリ4には、比較器2より抽出
されたタイトル画信号が記憶される。
【0007】メモリ4からの読み出しの場合、入出力制
御回路6から、読み出し制御信号がメモリ制御回路5に
出力される。メモリ制御回路5は、メモリ4に記憶され
ているタイトル画信号を読み出すために、制御信号及び
読み出しクロックをメモリ4へ出力し、メモリ4からタ
イトル画信号が読み出される。
御回路6から、読み出し制御信号がメモリ制御回路5に
出力される。メモリ制御回路5は、メモリ4に記憶され
ているタイトル画信号を読み出すために、制御信号及び
読み出しクロックをメモリ4へ出力し、メモリ4からタ
イトル画信号が読み出される。
【0008】メモリ4から読み出されたタイトル画信号
は、D/A変換回路9により適当なレベルのアナログ信
号に変換されるとともに、混合制御信号が生成される。
混合制御信号のコントロールにより、混合回路10で、
輝度信号と上記アナログ信号とが混合され、タイトル付
き輝度信号として輝度信号出力端子11より出力され
る。
は、D/A変換回路9により適当なレベルのアナログ信
号に変換されるとともに、混合制御信号が生成される。
混合制御信号のコントロールにより、混合回路10で、
輝度信号と上記アナログ信号とが混合され、タイトル付
き輝度信号として輝度信号出力端子11より出力され
る。
【0009】
【発明が解決しようとする課題】従来のビデオ撮像装置
のビデオタイトルメモリは以上のように構成されている
ため、撮像画面全体がメモリ領域となり、画面の一部に
小さく文字をタイトルとして入れる場合、使用している
メモリの容量によっては、文字がつぶれてしまうという
問題があった。また、抽出したタイトルに使用している
メモリのビット数が少ないため、水平方向、垂直方向の
分解能が低く、タイトル画としてのつながりが粗く、品
質が低くなるなどの問題もある。
のビデオタイトルメモリは以上のように構成されている
ため、撮像画面全体がメモリ領域となり、画面の一部に
小さく文字をタイトルとして入れる場合、使用している
メモリの容量によっては、文字がつぶれてしまうという
問題があった。また、抽出したタイトルに使用している
メモリのビット数が少ないため、水平方向、垂直方向の
分解能が低く、タイトル画としてのつながりが粗く、品
質が低くなるなどの問題もある。
【0010】この発明は上記のような問題点を解消する
ためになされたもので、画面に対して小さいタイトルで
も、つぶれることなく、美しく、品位の高い文字をタイ
トル画信号として取り出せるようなビデオ撮像装置を提
供しようとするものである。
ためになされたもので、画面に対して小さいタイトルで
も、つぶれることなく、美しく、品位の高い文字をタイ
トル画信号として取り出せるようなビデオ撮像装置を提
供しようとするものである。
【0011】また、手書きによるタイトル文字を、電気
的に発生する文字データに変換することにより、美し
く、品位の高い文字を出力できるようにしたものであ
る。
的に発生する文字データに変換することにより、美し
く、品位の高い文字を出力できるようにしたものであ
る。
【0012】
【課題を解決するための手段】この発明に係るビデオ撮
像装置は、タイトル領域信号をメモリ容量全体に割り付
けて記憶するメモリと、上記メモリに記憶されたタイト
ル領域信号を任意の倍率で読み出すメモリ制御回路と、
読み出されたタイトル領域信号を撮像信号と混合する混
合回路とからなるビデオタイトルメモリを備えたもので
ある。
像装置は、タイトル領域信号をメモリ容量全体に割り付
けて記憶するメモリと、上記メモリに記憶されたタイト
ル領域信号を任意の倍率で読み出すメモリ制御回路と、
読み出されたタイトル領域信号を撮像信号と混合する混
合回路とからなるビデオタイトルメモリを備えたもので
ある。
【0013】また、この発明に係るビデオ撮像装置は、
撮像した映像信号を記憶する第1のメモリと、上記メモ
リに記憶された撮像画全体から得られたタイトル画信号
より必要な部分のみを抽出し、これをメモリ領域全体に
割り付けて記憶する第2のメモリと、上記第2のメモリ
に記憶されたタイトル領域信号を任意の倍率で読み出す
メモリ制御回路と、読み出されたタイトル領域信号を撮
像信号と混合する混合回路とからなるビデオタイトルメ
モリを備えたものである。
撮像した映像信号を記憶する第1のメモリと、上記メモ
リに記憶された撮像画全体から得られたタイトル画信号
より必要な部分のみを抽出し、これをメモリ領域全体に
割り付けて記憶する第2のメモリと、上記第2のメモリ
に記憶されたタイトル領域信号を任意の倍率で読み出す
メモリ制御回路と、読み出されたタイトル領域信号を撮
像信号と混合する混合回路とからなるビデオタイトルメ
モリを備えたものである。
【0014】さらに、この発明に係るビデオ撮像装置
は、タイトル領域信号をメモリ容量全体に割り付けて記
憶するタイトル画信号メモリと、上記メモリに記憶され
たタイトル領域信号を任意の倍率で読み出すメモリ制御
回路と、手書き文字を前もって記憶しておく手書き文字
メモリと、電気的に発生する文字データを記憶する文字
データメモリと、上記タイトル画信号メモリから読み出
されたタイトル領域信号の文字の特徴を抽出し、これを
上記手書き文字メモリの文字と比較して上記文字データ
メモリにおいて電気的に発生させた文字に変換するよう
制御する文字判別回路と、上記文字データメモリの出力
信号を撮像信号と混合する混合回路とからなるビデオタ
イトルメモリを備えたものである。
は、タイトル領域信号をメモリ容量全体に割り付けて記
憶するタイトル画信号メモリと、上記メモリに記憶され
たタイトル領域信号を任意の倍率で読み出すメモリ制御
回路と、手書き文字を前もって記憶しておく手書き文字
メモリと、電気的に発生する文字データを記憶する文字
データメモリと、上記タイトル画信号メモリから読み出
されたタイトル領域信号の文字の特徴を抽出し、これを
上記手書き文字メモリの文字と比較して上記文字データ
メモリにおいて電気的に発生させた文字に変換するよう
制御する文字判別回路と、上記文字データメモリの出力
信号を撮像信号と混合する混合回路とからなるビデオタ
イトルメモリを備えたものである。
【0015】
【作用】この発明におけるビデオ撮像装置は、タイトル
文字を、使用しているメモリの容量全体に割り付けて記
憶するとともに、記憶したタイトル領域信号を適当な大
きさに変換して出力できる。
文字を、使用しているメモリの容量全体に割り付けて記
憶するとともに、記憶したタイトル領域信号を適当な大
きさに変換して出力できる。
【0016】また、メモリを複数個使用し、撮像画面全
体から得られたタイトル画信号のメモリより、必要な部
分のみを抽出し、その部分を拡大していま一つのメモリ
に記憶させ、これを適当な大きさに変換して出力でき
る。
体から得られたタイトル画信号のメモリより、必要な部
分のみを抽出し、その部分を拡大していま一つのメモリ
に記憶させ、これを適当な大きさに変換して出力でき
る。
【0017】さらにまた、汎用的な文字を記憶した文字
データメモリと、予め手書き文字を記憶した手書き文字
メモリを備え、タイトル画信号メモリから読み出された
タイトル領域信号の文字の特徴を抽出し、文字判別回路
により、これを上記手書き文字メモリの文字と比較して
文字データメモリにおいて電気的に発生させた文字に変
換し、これを適当な大きさに変換して出力できる。
データメモリと、予め手書き文字を記憶した手書き文字
メモリを備え、タイトル画信号メモリから読み出された
タイトル領域信号の文字の特徴を抽出し、文字判別回路
により、これを上記手書き文字メモリの文字と比較して
文字データメモリにおいて電気的に発生させた文字に変
換し、これを適当な大きさに変換して出力できる。
【0018】
【実施例】実施例1.図1はこの発明の実施例を示すも
ので、図において、1は輝度信号入力端子、2は輝度信
号をタイトル画信号に変換するための比較器、3は比較
器2でタイトル画信号を得るための基準電圧を発生させ
る基準電圧発生回路、4は比較器2で生成したタイトル
画信号を記憶するメモリ、5はメモリ4の書き込み及び
読み出しを制御するメモリ制御回路、6はメモリ制御回
路5の動作モードを決定する入出力制御回路である。
ので、図において、1は輝度信号入力端子、2は輝度信
号をタイトル画信号に変換するための比較器、3は比較
器2でタイトル画信号を得るための基準電圧を発生させ
る基準電圧発生回路、4は比較器2で生成したタイトル
画信号を記憶するメモリ、5はメモリ4の書き込み及び
読み出しを制御するメモリ制御回路、6はメモリ制御回
路5の動作モードを決定する入出力制御回路である。
【0019】7はメモリ4の書き込み及び読み出だしの
クロックを発生させる電圧制御発振器(以下VCOと呼
ぶ)、8は輝度信号から、VCO7のクロックの同期合
わせのために必要である水平同期信号(HSync)と
垂直同期信号(VSync)を分離する同期分離回路、
9はメモリ4から読み出した信号をアナログ信号に変換
するD/A変換回路、10は、D/A変換回路9で適当
なレベルに変換されたアナログ信号と、輝度信号とを混
合する混合回路、11はタイトル付き輝度信号出力端子
である。
クロックを発生させる電圧制御発振器(以下VCOと呼
ぶ)、8は輝度信号から、VCO7のクロックの同期合
わせのために必要である水平同期信号(HSync)と
垂直同期信号(VSync)を分離する同期分離回路、
9はメモリ4から読み出した信号をアナログ信号に変換
するD/A変換回路、10は、D/A変換回路9で適当
なレベルに変換されたアナログ信号と、輝度信号とを混
合する混合回路、11はタイトル付き輝度信号出力端子
である。
【0020】このような構成において、図2のようにタ
イトル(ABC)を画面の中に表示する場合、ビデオカ
メラでズームによりタイトル領域のみを拡大して撮像
し、図3に示すように画面いっぱいのタイトル画の状態
でメモリ4に記憶する。
イトル(ABC)を画面の中に表示する場合、ビデオカ
メラでズームによりタイトル領域のみを拡大して撮像
し、図3に示すように画面いっぱいのタイトル画の状態
でメモリ4に記憶する。
【0021】メモリ読み出しの場合は、この状態から任
意の倍率で縮小してメモリ4からタイトル領域の信号を
読み出し、撮像信号(輝度信号)とタイトル領域信号を
混合回路10で混合することによりタイトル合成信号を
得る。
意の倍率で縮小してメモリ4からタイトル領域の信号を
読み出し、撮像信号(輝度信号)とタイトル領域信号を
混合回路10で混合することによりタイトル合成信号を
得る。
【0022】このようにタイトル領域信号を縮小してメ
モリ4から出力する方法を図2、図3、図4を用いて説
明する。入出力制御回路6より任意の倍率1/αでメモ
リ4からタイトル領域信号を縮小して出力するための制
御信号をメモリ制御回路5へ出力する。メモリ制御回路
5は、上記制御信号に基づいて、VCO7でα倍の周波
数のメモリクロックである信号Vを発生させる。また、
メモリ制御回路5は、同期信号分離回路8から出力され
た水平同期信号の周期の1/αの期間「H」となる信号
Wを生成させ、信号VとWによりXで示すメモリ読み出
しクロックを生成する。
モリ4から出力する方法を図2、図3、図4を用いて説
明する。入出力制御回路6より任意の倍率1/αでメモ
リ4からタイトル領域信号を縮小して出力するための制
御信号をメモリ制御回路5へ出力する。メモリ制御回路
5は、上記制御信号に基づいて、VCO7でα倍の周波
数のメモリクロックである信号Vを発生させる。また、
メモリ制御回路5は、同期信号分離回路8から出力され
た水平同期信号の周期の1/αの期間「H」となる信号
Wを生成させ、信号VとWによりXで示すメモリ読み出
しクロックを生成する。
【0023】垂直方向についても同様に、同期信号分離
回路8から出力された垂直同期信号の周期の1/α期間
「H」となる信号Yを生成させ、信号Xと信号Yにより
Zで示すメモリ読み出しクロックを得る。
回路8から出力された垂直同期信号の周期の1/α期間
「H」となる信号Yを生成させ、信号Xと信号Yにより
Zで示すメモリ読み出しクロックを得る。
【0024】メモリ制御回路5よりメモリ読み出しクロ
ックZをメモリ4へ出力し、メモリ4からタイトル領域
を高速読み出しするが、この際、(α−1)行とばしに
メモリを読むように制御すれば、水平方向と垂直方向に
1/α倍に縮小されたタイトル領域信号を得ることがで
きる。
ックZをメモリ4へ出力し、メモリ4からタイトル領域
を高速読み出しするが、この際、(α−1)行とばしに
メモリを読むように制御すれば、水平方向と垂直方向に
1/α倍に縮小されたタイトル領域信号を得ることがで
きる。
【0025】実施例2.上記実施例1では、撮像画面全
体にタイトルを撮像し、高品位のタイトルを得る手段を
示したが、本実施例では通常の画角で撮像をし、しかも
実施例1と同等な性能のタイトルが得られる例を説明す
る。
体にタイトルを撮像し、高品位のタイトルを得る手段を
示したが、本実施例では通常の画角で撮像をし、しかも
実施例1と同等な性能のタイトルが得られる例を説明す
る。
【0026】以下この実施例を図5について説明する。
4は撮像画面全体より抽出したタイトルを記憶する第1
のメモリ、12は第1のメモリ4のタイトル領域の位置
を第1のメモリ4のアドレスデータで検出する位置検出
回路、13は位置検出回路12の検出領域のみを記憶す
るための第2のメモリ、7は位置検出回路12の出力に
より第2のメモリ13の書き込みクロック及び読み出し
クロックを発生させるVCO、14は位置検出回路12
の出力及びVCO7のクロックにより第2のメモリ13
の書き込み及び読み出しの制御を行う第2のメモリ制御
回路、6は第2のメモリ制御回路14に書き込み及び読
み出しのモード指令を行う入出力制御回路である。
4は撮像画面全体より抽出したタイトルを記憶する第1
のメモリ、12は第1のメモリ4のタイトル領域の位置
を第1のメモリ4のアドレスデータで検出する位置検出
回路、13は位置検出回路12の検出領域のみを記憶す
るための第2のメモリ、7は位置検出回路12の出力に
より第2のメモリ13の書き込みクロック及び読み出し
クロックを発生させるVCO、14は位置検出回路12
の出力及びVCO7のクロックにより第2のメモリ13
の書き込み及び読み出しの制御を行う第2のメモリ制御
回路、6は第2のメモリ制御回路14に書き込み及び読
み出しのモード指令を行う入出力制御回路である。
【0027】次に本実施例の動作を図6〜図9を用いて
説明する。図6は第1のメモリ4上に記憶されている撮
像画面より抽出されたタイトルである。位置検出回路1
2は抽出されたタイトルの領域を、第1のメモリ4のデ
ータにより、水平方向アドレスH1、H2、垂直方向ア
ドレスV1、V2として検出する。H1、H2はそれぞ
れ、タイトルデータ領域の水平方向の開始アドレス、終
了アドレスを表す。また、V1、V2は同様に、垂直方
向の開始アドレス、終了アドレスを表す。この位置検出
回路12の出力データにより、図7に示す第2のメモリ
13の書き込み領域を決定する。
説明する。図6は第1のメモリ4上に記憶されている撮
像画面より抽出されたタイトルである。位置検出回路1
2は抽出されたタイトルの領域を、第1のメモリ4のデ
ータにより、水平方向アドレスH1、H2、垂直方向ア
ドレスV1、V2として検出する。H1、H2はそれぞ
れ、タイトルデータ領域の水平方向の開始アドレス、終
了アドレスを表す。また、V1、V2は同様に、垂直方
向の開始アドレス、終了アドレスを表す。この位置検出
回路12の出力データにより、図7に示す第2のメモリ
13の書き込み領域を決定する。
【0028】第1のメモリ4と第2のメモリ13との記
憶容量は同じであるため、図7で示した第2メモリ13
への書き込みは図6とは異なる。図8において、E、J
はそれぞれ第1のメモリ4の水平書き込みクロック1、
垂直書き込みクロック1であり、第1のメモリ制御回路
5により入力される。第2のメモリ制御回路14は位置
検出回路12の出力により、抽出したタイトル領域を第
2メモリ13に記憶するように動作し、Fで示す水平書
き込みクロック2、K1、K2で示した垂直書き込みク
ロック2を出力する。
憶容量は同じであるため、図7で示した第2メモリ13
への書き込みは図6とは異なる。図8において、E、J
はそれぞれ第1のメモリ4の水平書き込みクロック1、
垂直書き込みクロック1であり、第1のメモリ制御回路
5により入力される。第2のメモリ制御回路14は位置
検出回路12の出力により、抽出したタイトル領域を第
2メモリ13に記憶するように動作し、Fで示す水平書
き込みクロック2、K1、K2で示した垂直書き込みク
ロック2を出力する。
【0029】水平書き込みクロック2は、アドレスH1
〜アドレスH2の間に第2のメモリ13の水平方向の容
量すべてを使用するため高速となる。Eの水平書き込み
クロック1のクロック周波数をfck1、書き込み領域を
th、アドレスH1〜アドレスH2の領域をth2-h1とす
ると、Fの水平書き込みクロック2のクロック周波数f
ck2は、fck2=(th/th2-h1)・fck1となる。この
クロック周波数の変化は、位置検出回路12の出力によ
りVCO7の発振周波数を制御することにより得られ、
これらの動作により水平方向の分解能が向上する。
〜アドレスH2の間に第2のメモリ13の水平方向の容
量すべてを使用するため高速となる。Eの水平書き込み
クロック1のクロック周波数をfck1、書き込み領域を
th、アドレスH1〜アドレスH2の領域をth2-h1とす
ると、Fの水平書き込みクロック2のクロック周波数f
ck2は、fck2=(th/th2-h1)・fck1となる。この
クロック周波数の変化は、位置検出回路12の出力によ
りVCO7の発振周波数を制御することにより得られ、
これらの動作により水平方向の分解能が向上する。
【0030】一方、垂直方向に関しては、アドレスV1
〜アドレスV2の領域tv2-v1の期間、垂直書き込み動
作を行う。垂直書き込みクロック1の書き込み領域をt
vとすると、tv2-v1>tv/2の場合は、1フィールド
の信号の中で、アドレスV1〜アドレスV2で示した領
域のみを、K1で示した垂直書き込みクロック2により
第2のメモリ13に書き込む。
〜アドレスV2の領域tv2-v1の期間、垂直書き込み動
作を行う。垂直書き込みクロック1の書き込み領域をt
vとすると、tv2-v1>tv/2の場合は、1フィールド
の信号の中で、アドレスV1〜アドレスV2で示した領
域のみを、K1で示した垂直書き込みクロック2により
第2のメモリ13に書き込む。
【0031】tv2-v1≦tv/2の場合は、図9に示すよ
うに、K1による第2のメモリ13への書き込みを、垂
直アドレス1つおきに行い、とばした垂直アドレスに
は、次のフィールドの同一領域のデータが、K2で示す
垂直書き込みクロック2により書き込まれる。このよう
に垂直補完されることにより、垂直方向の分解能が向上
する。
うに、K1による第2のメモリ13への書き込みを、垂
直アドレス1つおきに行い、とばした垂直アドレスに
は、次のフィールドの同一領域のデータが、K2で示す
垂直書き込みクロック2により書き込まれる。このよう
に垂直補完されることにより、垂直方向の分解能が向上
する。
【0032】第2のメモリ13に記憶されているタイト
ルは、水平、垂直ともに分解能の高いデータであり、入
出力制御回路6により、適当な大きさで出力するように
第2のメモリ制御回路14が制御され、間引き読み出し
等により第2のメモリ13から読み出される。第2のメ
モリ13から読み出された信号は、D/A変換回路9で
適当なアナログ信号に変換され、混合回路10により撮
像信号(輝度信号)と混合され、タイトル付き信号とし
て出力される。
ルは、水平、垂直ともに分解能の高いデータであり、入
出力制御回路6により、適当な大きさで出力するように
第2のメモリ制御回路14が制御され、間引き読み出し
等により第2のメモリ13から読み出される。第2のメ
モリ13から読み出された信号は、D/A変換回路9で
適当なアナログ信号に変換され、混合回路10により撮
像信号(輝度信号)と混合され、タイトル付き信号とし
て出力される。
【0033】実施例3.この発明の他の実施例を図1
0、図11を用いて説明する。図10において、15は
第1のメモリ4の任意の領域を第2のメモリ13に書き
込むために、領域指定を行うカーソル発生回路である。
その他の構成は図5と同様である。
0、図11を用いて説明する。図10において、15は
第1のメモリ4の任意の領域を第2のメモリ13に書き
込むために、領域指定を行うカーソル発生回路である。
その他の構成は図5と同様である。
【0034】カーソル発生回路15は、実施例2の位置
検出回路12と同等の働きを行い、図11に示すよう
に、第1のメモリ4に記憶されているタイトル画の必要
な部分を破線で示すカーソルで任意に選択でき、この選
択アドレスにより実施例2と同様の動作を行い、同様の
効果を得ることが可能である。
検出回路12と同等の働きを行い、図11に示すよう
に、第1のメモリ4に記憶されているタイトル画の必要
な部分を破線で示すカーソルで任意に選択でき、この選
択アドレスにより実施例2と同様の動作を行い、同様の
効果を得ることが可能である。
【0035】実施例4.この発明の他の実施例を図1
2、図13を用いて説明する。図12において、16は
第3のメモリ、17は第4のメモリであり、その他の構
成は図10と同様である。
2、図13を用いて説明する。図12において、16は
第3のメモリ、17は第4のメモリであり、その他の構
成は図10と同様である。
【0036】カーソル発生回路15により、図13に示
すように、抽出したい文字タイトルを一文字ずつ選択
し、それぞれ第2のメモリ13、第3のメモリ16、第
4のメモリ17に記憶する。読み出しの場合は、上記記
憶したそれぞれのメモリから順次信号を読み出し、タイ
トル文字として並び替えて出力する。このように一文字
に対してメモリ1個が割り当てられるため、タイトルの
品位はさらに向上する。本実施例ではメモリを3個使用
しているが、文字の数によりその数を変更する。
すように、抽出したい文字タイトルを一文字ずつ選択
し、それぞれ第2のメモリ13、第3のメモリ16、第
4のメモリ17に記憶する。読み出しの場合は、上記記
憶したそれぞれのメモリから順次信号を読み出し、タイ
トル文字として並び替えて出力する。このように一文字
に対してメモリ1個が割り当てられるため、タイトルの
品位はさらに向上する。本実施例ではメモリを3個使用
しているが、文字の数によりその数を変更する。
【0037】実施例5.図14はこの発明の他の実施例
を示すもので、図において、18は汎用的な文字データ
を記憶している文字データメモリ、19は文字判別回
路、20は前もって自筆の文字を記憶している手書き文
字メモリ、21は手書き文字メモリ20のデータと、文
字データメモリ18のデータにより、手書き文字を文字
データに割り当てる手書き文字判別回路である。
を示すもので、図において、18は汎用的な文字データ
を記憶している文字データメモリ、19は文字判別回
路、20は前もって自筆の文字を記憶している手書き文
字メモリ、21は手書き文字メモリ20のデータと、文
字データメモリ18のデータにより、手書き文字を文字
データに割り当てる手書き文字判別回路である。
【0038】手書き文字メモリ20は、予めタイトルに
使用する文字(アルファベット、数字等)をメモリして
おく記憶部である。手書き文字判別回路21は、手書き
文字メモリ20と文字データメモリ18のデータを比較
し、誤り率により手書き文字メモリ20のデータと文字
データメモリ18のデータを一対一に割り当てる。
使用する文字(アルファベット、数字等)をメモリして
おく記憶部である。手書き文字判別回路21は、手書き
文字メモリ20と文字データメモリ18のデータを比較
し、誤り率により手書き文字メモリ20のデータと文字
データメモリ18のデータを一対一に割り当てる。
【0039】文字判別回路19は、実施例4と同様に、
第2のメモリ13、第3のメモリ16、第4のメモリ1
7に記憶されているそれぞれ一文字に対して、前もって
記憶されている手書き文字メモリ20のデータと比較す
ることにより、文字が何であるかを判別し、判別結果を
文字データメモリ18に出力する。文字データメモリ1
8は、文字判別回路19の指令により該当する文字を出
力する。
第2のメモリ13、第3のメモリ16、第4のメモリ1
7に記憶されているそれぞれ一文字に対して、前もって
記憶されている手書き文字メモリ20のデータと比較す
ることにより、文字が何であるかを判別し、判別結果を
文字データメモリ18に出力する。文字データメモリ1
8は、文字判別回路19の指令により該当する文字を出
力する。
【0040】この手段により手書きで入力されたタイト
ル画データが、電気的に発生させた文字データに変換さ
れ、高品位なタイトル画が得られる。本実施例は実施例
1〜実施例3に関しても適用できる。この場合、タイト
ル文字の一字ずつを位置指定またはカーソルで指定し、
一文字ずつを手書き文字メモリのデータと照合する。
ル画データが、電気的に発生させた文字データに変換さ
れ、高品位なタイトル画が得られる。本実施例は実施例
1〜実施例3に関しても適用できる。この場合、タイト
ル文字の一字ずつを位置指定またはカーソルで指定し、
一文字ずつを手書き文字メモリのデータと照合する。
【0041】
【発明の効果】以上のように、この発明によれば、抽出
するタイトルを、使用しているメモリ全体に割り付けて
記憶し、また、任意の大きさのタイトル領域信号を得る
ための読み出し制御手段により、記憶されているタイト
ル領域信号を処理して出力するため、高品位のタイトル
画が得られる。
するタイトルを、使用しているメモリ全体に割り付けて
記憶し、また、任意の大きさのタイトル領域信号を得る
ための読み出し制御手段により、記憶されているタイト
ル領域信号を処理して出力するため、高品位のタイトル
画が得られる。
【0042】また、手書きによるタイトル文字を、電気
的に発生させた文字に置換してタイトル表示できるの
で、美しい、高品位のタイトル画が得られる。
的に発生させた文字に置換してタイトル表示できるの
で、美しい、高品位のタイトル画が得られる。
【図1】この発明の実施例1に係るタイトルメモリを示
すブロック図である。
すブロック図である。
【図2】実施例1の動作を説明するタイトル画面を示す
図である。
図である。
【図3】実施例1の動作を説明するタイトル画面を示す
図である。
図である。
【図4】実施例1の動作を説明する信号波形図である。
【図5】この発明の実施例2に係るビデオ撮像装置を示
すブロック図である。
すブロック図である。
【図6】実施例2の動作を説明するタイトル画面を示す
図である。
図である。
【図7】実施例2の動作を説明するタイトル画面を示す
図である。
図である。
【図8】実施例2の動作を説明する信号波形図である。
【図9】実施例2の動作を説明するメモリへの書き込み
状態を示す図である。
状態を示す図である。
【図10】この発明の実施例3に係るビデオ撮像装置を
示すブロック図である。
示すブロック図である。
【図11】実施例3の動作を説明するタイトル画面を示
す図である。
す図である。
【図12】この発明の実施例4に係るビデオ撮像装置を
示すブロック図である。
示すブロック図である。
【図13】実施例4の動作を説明するタイトル画面を示
す図である。
す図である。
【図14】この発明の実施例5に係るビデオ撮像装置を
示すブロック図である。
示すブロック図である。
【図15】従来のビデオ撮像装置のタイトルメモリを示
すブロック図である。
すブロック図である。
1 輝度信号入力端子 2 比較器 3 基準電圧発生回路 4 メモリ 5 メモリ制御回路 6 入出力制御回路 7 VCO 8 同期信号分離回路 9 D/A変換回路 10 混合回路 11 タイトル付き輝度信号出力端子 12 位置検出回路 13 メモリ 14 メモリ制御回路 15 カーソル発生回路 16 メモリ 17 メモリ 18 文字データメモリ 19 文字判別回路 20 手書き文字メモリ 21 手書き文字判別回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横内 恒樹 京都府長岡京市馬場図所1番地 三菱電機 エンジニアリング株式会社京都事業所内
Claims (12)
- 【請求項1】 タイトル領域信号をメモリ容量全体に割
り付けて記憶するメモリと、このメモリに記憶されたタ
イトル領域信号を任意の倍率で読み出すメモリ制御回路
と、読み出されたタイトル領域信号を撮像信号と混合す
る混合回路とからなるビデオタイトルメモリを備えたこ
とを特徴とするビデオ撮像装置。 - 【請求項2】 タイトル部分のみを拡大して撮像する手
段により撮像されたタイトル領域信号を記憶するメモリ
と、このメモリに記憶されたタイトル領域信号を任意の
倍率で読み出すメモリ制御回路と、読み出されたタイト
ル領域信号を撮像信号と混合する混合回路とからなるビ
デオタイトルメモリを備えたことを特徴とするビデオ撮
像装置。 - 【請求項3】 撮像した映像信号を記憶する第1のメモ
リと、この第1のメモリに記憶された撮像画全体から得
られたタイトル画信号より必要な部分のみを抽出し、こ
れをメモリ領域全体に割り付けて記憶する第2のメモリ
と、この第2のメモリに記憶されたタイトル領域信号を
任意の倍率で読み出すメモリ制御回路と、読み出された
タイトル領域信号を撮像信号と混合する混合回路とから
なるビデオタイトルメモリを備えたことを特徴とするビ
デオ撮像装置。 - 【請求項4】 撮像した映像信号を記憶する第1のメモ
リと、この第1のメモリに記憶された映像信号の位置を
検出する位置検出回路と、この位置検出回路の出力デー
タにより映像信号のタイトル領域のみをメモリ領域全体
に割り付けて記憶する第2のメモリと、この第2のメモ
リに記憶されたタイトル領域信号を任意の倍率で読み出
すメモリ制御回路と、読み出されたタイトル領域信号を
撮像信号と混合する混合回路とからなるビデオタイトル
メモリを備えたことを特徴とするビデオ撮像装置。 - 【請求項5】 撮像した映像信号を記憶する第1のメモ
リと、この第1のメモリに記憶された映像信号の任意の
領域を抽出するためのカーソル発生回路と、このカーソ
ル発生回路のデータにより抽出したタイトル領域のみを
メモリ領域全体に割り付けて記憶する第2のメモリと、
この第2のメモリに記憶されたタイトル領域信号を任意
の倍率で読み出すメモリ制御回路と、読み出されたタイ
トル領域信号を撮像信号と混合する混合回路とからなる
ビデオタイトルメモリを備えたことを特徴とするビデオ
撮像装置。 - 【請求項6】 撮像した映像信号を記憶する第1のメモ
リと、この第1のメモリに記憶された映像信号の複数の
任意の領域を抽出するためのカーソル発生回路と、この
カーソル発生回路のデータにより抽出した複数のタイト
ル領域のみをそれぞれメモリ領域全体に割り付けて記憶
する第2、第3、・・・第nのメモリと、上記第2、第
3、・・・第nのメモリに記憶されたタイトル領域信号
を任意の倍率で読み出すメモリ制御回路と、読み出され
たタイトル領域信号を撮像信号と混合する混合回路とか
らなるビデオタイトルメモリを備えたことを特徴とする
ビデオ撮像装置。 - 【請求項7】 一つのカーソルにより指定される一領域
に一文字のタイトル領域信号が割り当てられているビデ
オタイトルメモリを備えたことを特徴とする請求項6記
載のビデオ撮像装置。 - 【請求項8】 タイトル領域信号をメモリ容量全体に割
り付けて記憶するタイトル画信号メモリと、このメモリ
に記憶されたタイトル領域信号を任意の倍率で読み出す
メモリ制御回路と、手書き文字を前もって記憶しておく
手書き文字メモリと、電気的に発生する文字データを記
憶する文字データメモリと、上記タイトル領域信号メモ
リから読み出されたタイトル領域信号の文字の特徴を抽
出し、これを上記手書き文字メモリの文字と比較して上
記文字データメモリにおいて電気的に発生させた文字に
変換するよう制御する文字判別回路と、上記文字データ
メモリの出力信号を撮像信号と混合する混合回路とから
なるビデオタイトルメモリを備えたことを特徴とするビ
デオ撮像装置。 - 【請求項9】 タイトル部分のみを拡大して撮像する手
段により撮像されたタイトル領域信号を記憶するタイト
ル画信号メモリと、手書き文字を前もって記憶しておく
手書き文字メモリと、電気的に発生する文字データを記
憶する文字データメモリと、上記タイトル画信号メモリ
から読み出されたタイトル領域信号の文字の特徴を抽出
し、これを上記手書き文字メモリの文字と比較して上記
文字データメモリにおいて電気的に発生させた文字に変
換するよう制御する文字判別回路と、上記文字データメ
モリの出力信号を撮像信号と混合する混合回路とからな
るビデオタイトルメモリを備えたことを特徴とするビデ
オ撮像装置。 - 【請求項10】 撮像した映像信号を記憶する第1のメ
モリと、この第1のメモリに記憶された映像信号の位置
を検出する位置検出回路と、この位置検出回路の出力デ
ータにより映像信号のタイトル領域のみをメモリ領域全
体に割り付けて記憶する第2のメモリと、この第2のメ
モリに記憶されたタイトル領域信号を任意の倍率で読み
出すメモリ制御回路と、手書き文字を前もって記憶して
おく手書き文字メモリと、電気的に発生する文字データ
を記憶する文字データメモリと、上記第2のメモリから
順次読み出されるタイトル領域信号の一文字ずつの特徴
を抽出し、これを上記手書き文字メモリの文字と比較し
て上記文字データメモリにおいて電気的に発生させた文
字に変換するよう制御する文字判別回路と、上記文字デ
ータメモリの出力信号を撮像信号と混合する混合回路と
からなるビデオタイトルメモリを備えたことを特徴とす
るビデオ撮像装置。 - 【請求項11】 撮像した映像信号を記憶する第1のメ
モリと、この第1のメモリに記憶された映像信号の任意
の領域を抽出するためのカーソル発生回路と、このカー
ソル発生回路のデータにより抽出したタイトル領域のみ
をメモリ領域全体に割り付けて記憶する第2のメモリ
と、この第2のメモリに記憶されたタイトル領域信号を
任意の倍率で読み出すメモリ制御回路と、手書き文字を
前もって記憶しておく手書き文字メモリと、電気的に発
生する文字データを記憶する文字データメモリと、上記
第2のメモリから順次読み出されたタイトル領域信号の
一文字ずつの特徴を抽出し、これを上記手書き文字メモ
リの文字と比較して上記文字データメモリにおいて電気
的に発生させた文字に変換するよう制御する文字判別回
路と、上記文字データメモリの出力信号を撮像信号と混
合する混合回路とからなるビデオタイトルメモリを備え
たことを特徴とするビデオ撮像装置。 - 【請求項12】 撮像した映像信号を記憶する第1のメ
モリと、この第1のメモリに記憶された映像信号のタイ
トル画信号の一文字ずつを抽出するためのカーソル発生
回路と、このカーソル発生回路のデータにより抽出した
タイトル領域信号の一文字ずつをそれぞれメモリ領域全
体に割り付けて記憶する第2、第3、・・・第nのメモ
リと、上記第2、第3、・・・第nのメモリに記憶され
たタイトル領域信号を任意の倍率で読み出すメモリ制御
回路と、手書き文字を前もって記憶しておく手書き文字
メモリと、電気的に発生する文字データを記憶する文字
データメモリと、上記第1、第2、・・・第nのメモリ
から読み出されたタイトル領域信号の文字の特徴を抽出
し、これを上記手書き文字メモリの文字と比較して上記
文字データメモリにおいて電気的に発生させた文字に変
換するよう制御する文字判別回路と、上記文字データメ
モリの出力信号を撮像信号と混合する混合回路とからな
るビデオタイトルメモリを備えたことを特徴とするビデ
オ撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27226093A JPH07131710A (ja) | 1993-10-29 | 1993-10-29 | ビデオ撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27226093A JPH07131710A (ja) | 1993-10-29 | 1993-10-29 | ビデオ撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131710A true JPH07131710A (ja) | 1995-05-19 |
Family
ID=17511372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27226093A Pending JPH07131710A (ja) | 1993-10-29 | 1993-10-29 | ビデオ撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131710A (ja) |
-
1993
- 1993-10-29 JP JP27226093A patent/JPH07131710A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356314B1 (en) | Image synthesizing device and image conversion device for synthesizing and displaying an NTSC or other interlaced image in any region of a VCA or other non-interlaced image | |
| JPH04104684A (ja) | 自動視野調整方法及び装置 | |
| US6141055A (en) | Method and apparatus for reducing video data memory in converting VGA signals to TV signals | |
| JPH09116828A (ja) | 縮小画像の書き込み/読み出し方法及び縮小画像処理回 路 | |
| US6008854A (en) | Reduced video signal processing circuit | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2593721Y2 (ja) | 画面重畳回路 | |
| JPH07131710A (ja) | ビデオ撮像装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| KR0151441B1 (ko) | 영상 처리 시스템의 영상 확대 장치 | |
| US7221392B2 (en) | Color imaging apparatus and method for generating digital component signal | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JPH0748822B2 (ja) | 二画面表示装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH0662338A (ja) | 字幕の縦横変換装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPS6239872B2 (ja) | ||
| KR0132433Y1 (ko) | 비데오 필드 메모리의 쓰기 제어장치 | |
| JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
| JP2740579B2 (ja) | 表示制御装置 | |
| JP3717590B2 (ja) | プロンプターの映像信号処理装置 | |
| JPS61192185A (ja) | 2画面テレビ受信機 | |
| KR940001831B1 (ko) | 캠코더의 화상떨림 보상방법 및 장치 | |
| JPH0346882A (ja) | 画像情報変換装置 | |
| JPH07334136A (ja) | 画像信号のサンプリング方法及び装置 |