JPH07134689A

JPH07134689A - バスアービトレーション装置

Info

Publication number: JPH07134689A
Application number: JP27959293A
Authority: JP
Inventors: Bure Fuan; ヴレファン; Takashi Sakakura; 隆史坂倉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-11-09
Filing date: 1993-11-09
Publication date: 1995-05-23

Abstract

(57)【要約】【目的】共有バス型のマルチプロセッサ計算機システ
ムにおいて、バスアービトレーションにおける即時応答
性の改善を図る。【構成】バスアービター１０３と共有バス１０２に接
続されるユニットを信号線１０４で結び、バス競合があ
る時は、該信号線に送出されるプライオリティ情報によ
って、バス使用を許可するユニットを決定する。また、
バスアービター自身も共有バスに接続されることによ
り、プロセッサユニット１０５から優先順位の情報の更
新を可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機システムにおけ
るバスアービトレーション装置に係わり、特に、バス共
有型のマルチプロセッサシステムにおけるバスアービト
レーション方式に関する。

【０００２】

【従来の技術】バスは計算機システムにおいて、ＣＰＵ
や入力装置や主記憶装置等を接続し、相互にデータ交
換、あるいは、通信を行うために用いられる。接続され
た複数の機器同士が１つの通信路を共有するため、その
使用に当っては使用に係わる以外の機器からの妨害を避
けるために、バスの使用権を獲得した上でバスを使用す
ることにより、共有の通信路を排他的に使用している。
このバスの使用権の獲得をアービトレーションと呼んで
いるが、同時に２つ以上の機器よりバス使用要求があっ
た時は、バスアービターと呼ばれる調停装置により、い
ずれかの要求を選択する方式が一般的である。選択のた
めの方式として、必ずあらかじめそれぞれの機器に対し
て設定された優先順位に従うフィックストプライオリテ
ィ方式や、機器を順番に選択するラウンドロビン方式な
どが知られている。更に、きめの細かい制御方式とし
て、特開昭６２−２６３５５７号公報に示された「バス
アービトレーション制御方式」では、各機器からの使用
要求回数を記憶しておき、それに基づいて、機器に与え
られる優先順位を巡回させる方式が紹介されている。ま
た、特開平４−２４８５７号公報に示された「マルチＣ
ＰＵシステムのバスアービトレーション方法」には、マ
ルチプロセッサシステム上の共有バスに関するハードウ
ェアの結線量の削減を目的として、各々のＣＰＵに与え
られた優先順位をＣＰＵ間に施されたワイアードオア結
線上に送出、監視を行いバス使用権を確保する方法が述
べられており、使用権確保失敗時には優先順位に応じた
再試行までのタイムインターバルが与えられることを特
徴にしている。上記２件のアイデアはバスを均等に分配
することを目的としている。

【０００３】ところで、一般にバスのアービトレーショ
ン機能を考える時、主に２つの側面が考慮される。１つ
は、上記２件のアイデアが解決しようとしているよう
に、各機能にいかに均等にバス分配を行うかという側面
であり、もう１つは、本発明の改善しようとする即時応
答性である。既存のバス共有型マルチプロセッサシステ
ムにおいては、バスアービトレーション方式として、単
にラウンドロビン方式等を採用するものが多く、共有バ
スのアービトレーションにおいて即時応答性を主眼とし
て行うものはなかった。

【０００４】

【発明が解決しようとする課題】マルチプロセッサ計算
機システムにおいて、アプリケーションプログラムの即
時応答性が課題となる場合に、従来のバスアービトレー
ション方式では、ソフトウェアによって優先順位を設定
することができないため、例えば、マスタースレーブ方
式と呼ばれる方式によってフィックストプライオリティ
方式で、高い優先度の設定されたＣＰＵに即時応答性の
要求されるアプリケーションプログラムを割り当てる等
の方法が取られている。この方法によると、マルチプロ
セッサシステム内のＣＰＵ数が増えるほど優先度が高く
設定されているＣＰＵに負担がかかり、即時応答性の面
から逆に不利になることが多かった。また、特にＣＰＵ
を限定せずに実行すると、バスアービトレーションはラ
ウンドロビン等に準ずる方法によるしかなく、バスアー
ビトレーションにおける即時応答性を保証することがで
きなかった。

【０００５】本発明は、上記問題点を解決するためなさ
れたもので、ソフトウェアによってバスアービトレーシ
ョンの優先順位を設定する手段を与えることにより、マ
ルチプロセッサ計算機システム特に、全てのＣＰＵをソ
フトウェアで対等に扱う対称型マルチプロセッサ計算機
システムにおいて、即時応答性の改善を測ることを目的
とする。

【０００６】

【課題を解決するための手段】第１の発明に係るバスア
ービトレーション装置は、バスアービターと各ＣＰＵ間
にそれぞれ信号線を設け、バス使用権要求時には該信号
線にプライオリティ情報を送出することにより、２つ以
上のバス使用権要求が同時にあった時は、バスアービタ
ーがより高い優先順位に対応するプライオリティ情報を
送出した機器にバス使用権を与えることによって行う。
ただし、プライオリティ情報によってその勝者が決定し
ない時は、従来方式、つまりフィックストプライオリテ
ィあるいはラウンドロビンにより決定する。

【０００７】第２の発明に係るバスアービトレーション
装置は、共有バスに対するバストランザクションにおい
てアクセスするアドレスをプライオリティ情報とするも
のである。信号線の結線量を考慮し、アドレスは必ずし
も全ビット送出される必要はない。バスアービターはア
ドレス情報と優先順位の対応をあらかじめ決めておく
か、または対応表を持っており、２つ以上のバス使用要
求が同時にあった時は、該対応関係に基づいて最も優先
順位の高い機器にバス使用権を与える。

【０００８】第３の発明に係るバスアービトレーション
装置は、プライオリティ情報と優先順位の対応表をプロ
セッサユニットからの指示により、バスアービターにロ
ードすることによって、ソフトウェアから柔軟にバスア
ービトレーションの優先順位制御を行うことを可能とす
る。

【０００９】

【作用】本発明によれば、バス共有型のマルチプロセッ
サ計算機システムにおいて、即時応答性が要求されるア
プリケーションプログラムを実行する際に、ソフトウェ
アによって共有バスの使用権獲得における優先順位の制
御が可能となり、即時応答性の改善を図ることができ
る。

【００１０】第１の発明におけるバスアービトレーショ
ン装置は、バスアービターと各ＣＰＵ間にそれぞれ信号
線を設け、バス使用権要求時には該信号線にプライオリ
ティ情報を送出することにより、２つ以上のバス使用権
要求が同時にあった時は、バスアービターがより高い優
先順位に対応するプライオリティ情報を送出した機器に
バス使用権を与えることによってバスアービトレーショ
ンの即時応答性を改善することができる。

【００１１】第２の発明におけるバスアービトレーショ
ン装置は、共有バスに対するバストランザクションにお
いてアクセスするアドレスをプライオリティ情報とする
ものである。信号線の結線量を考慮し、アドレスは必ず
しも全ビット送出される必要はない。バスアービター
は、アドレス情報と優先順位の対応をあらかじめ決めて
おくか、又は対応表を持っており、２つ以上のバス使用
要求が同時にあった時は、該対応関係に基づいて、最も
優先順位の高い機器にバス使用権を与える。これにより
主記憶上のどのアドレスをアクセスするかによってバス
アービトレーションにおける優先順位の制御が可能にな
る。

【００１２】第３の発明におけるバスアービトレーショ
ン装置は、プライオリティ情報と優先順位の対応表をプ
ロセッサユニットからの指示によってバスアービターに
ロードすることによって、ソフトウェアから柔軟にバス
アービトレーションの優先順位制御を行うことが可能と
なる。

【００１３】

【実施例】

実施例１．図１に本発明の一実施例によるバスアービト
レーション方式を適用した共有バス型マルチプロセッサ
計算機システムのシステム構成図を示す。共有バス１０
２には、主記憶装置１０１、バスアービター１０３、プ
ロセッサユニット１０５が４つ、入出力装置１０６がそ
れぞれ接続されている。この実施例では、バスアービタ
ー１０３は、共有バス１０２に接続されているが接続し
なくても構わない。また、全てのプロセッサユニット及
び入出力装置はバスアービターに信号線１０４でそれぞ
れ別個に接続されている。ここで、以降ＣＰＵ、入出力
装置、及びプロセッサユニットを総称してユニットとい
うことにする。図２は、各ユニットに設置されるバス獲
得ロジック２０２の構成を示したものである。該ユニッ
トの内部バス２０３にプライオリティ情報を送出するバ
ス獲得ロジック２０２が接続され、信号線１０４によっ
てバスアービターに接続される。

【００１４】また、バス獲得ロジック２０２はプロセッ
サユニット１０５から可視のプライオリティ情報レジス
タ２０４を持っており、ここにプライオリティ情報を格
納し、バス獲得試行時には信号線１０４を通しバスアー
ビターへ送出する。入出力装置１０６に設置されるプラ
イオリティ情報レジスタ２０４は、該装置の内部バス経
由で共有バス空間上にマップされているので、これもま
た任意のプロセッサユニット１０５よりアクセス可能で
ある。

【００１５】これは、例えばＣＰＵ０，ＣＰＵ１，ＣＰ
Ｕ３，Ｉ／Ｏのプライオリティ情報レジスタがＣＰＵ２
からアクセス可能であるということである。これは、緊
急度の高いアプリケーションプログラムをＣＰＵ２で実
行する時に、そのプログラムの初期処理の部分で他のユ
ニットのプライオリティを低くするように、プライオリ
ティ情報レジスタの内容を書き換えられるようにするた
めである。これにより、ＣＰＵ２上の当該プログラムが
常に最優先で共有バスを獲得することができる。

【００１６】図３にキャッシュ記憶装置２００におかれ
たバス獲得ロジック２０２を示す。プロセッサユニット
と共有バスの間にキャッシュ記憶装置が設置される時
は、図３に示すようにバス獲得ロジック２０２はキャッ
シュ記憶装置におかれ、キャッシュ記憶装置に接続され
たプロセッサユニットからプライオリティ情報レジスタ
２０４はアクセス可能である。

【００１７】このような構成によりプライオリティ情報
の送出は、プロセッサユニット、あるいは、入出力装置
から行われる。図４に例えば、ＣＰＵ０がバス確保をす
るときのタイミング図を示す。バスグラント信号は、共
有バスが使用されていない時は、Ｌレベルであり使用さ
れている間はＨレベルとなる。バスリクエスト信号は、
バス使用リクエストが出されるとＬレベルからＨレベル
になる。

【００１８】図４でバスグラント信号は（ａ）の時、あ
るユニットがバスを使用しているのでＨレベルにある。
このバス使用が終了し、バスが開放されている間は
（ｂ）のＬレベルとなる。この時ＣＰＵ０がバスリクエ
スト信号を出すとする。ＣＰＵ０のプライオリティ情報
−１は、バスリクエスト信号と同じタイミングで出され
る。バスグラント信号は、バスリクエストが受け付けら
れた時点（ｃ）でＨレベルとなり、バスリクエスト信号
は、Ｌレベルになりリクエスト要求とプライオリティ情
報−１の送出は停止される。バスグラント信号は、ＣＰ
Ｕ０が共有バスを使用している間はＨレベルとなり、他
のユニットがバスリクエスト信号を出してもこの間は受
け付けない。ＣＰＵ０が共有バスの使用を終了した時点
（ｅ）で、バスグラント信号は、Ｌレベルとなり、他の
ユニットからのリクエスト信号を受け付けることができ
る。

【００１９】次に、この実施例におけるバスアービター
の動作を図５のフローチャートを用いて説明する。ただ
し、当実施例においてプライオリティ情報は２ビットで
表現される０〜３の値で信号線２本で表現され、そのま
ま優先順位に対応しており０が最も高いとする。バスア
ービターがバスリクエスト信号を受けると、３０１で同
時に２つ以上のプロセッサユニット、あるいは、入出力
装置から使用要求があるかチェックする。もし、１つで
あれば３０５にとび、該ユニットを後に説明するラウン
ドロビンアルゴリズムのために内部レジスタに登録し、
該ユニットにバスグラント信号を送出する。もし２つ以
上のユニットからの使用要求があったら、３０２におい
てプライオリティ情報を比較し、優先順位の最も高いユ
ニットを選択する。プライオリティが同一である場合
は、３０２で１つを選択できず依然２つ以上のバス要求
が競合している。そこで、３０３で依然２つ以上の同一
プライオリティのユニットが競合しているかのチェック
をする。もしなければ、３０５の処理を行い終了する。

【００２０】同じプライオリティで２つ以上のバス獲得
要求が競合する時は、３０４においてラウンドロビン方
式によって、バス使用権を与えるユニットを決定する。
３０５の処理にあるように、バス獲得に成功したユニッ
トをバスアービターの内部レジスタに登録しておくこと
により、あらかじめ登録された環状順位に従って同一プ
ライオリティのもので前回のバス獲得に成功したユニッ
トに近いもの（前回バス獲得したユニットは含まない）
を選択し、処理３０５を実行して終了する。図６に示す
環状順位の例を用いてラウンドロビン方式を説明する。
ＣＰＵ１が前回バス獲得に成功したユニットとして登録
されているとする。今回ＣＰＵ３とＩ／Ｏが同じプライ
オリティで競合したとすると、前回のバス獲得に成功し
たユニットＣＰＵ１に近いＣＰＵ３が選択され処理３０
５が実行され終了する。

【００２１】以上のように本実施例では、バスに接続さ
れるユニット毎にプライオリティ情報の信号線を有し、
２つ以上のユニットからバス使用要求があった時は、各
々ユニットから該信号線に送出されるプライオリティ情
報によりバス調停を行うことを特徴とするバスアービト
レーション装置について述べた。

【００２２】実施例２．本実施例は、図１の構成におい
て、共有バスに対するバストランザクションにおいてア
クセスするアドレスをプライオリティ情報とするもので
ある。本共有バスのアドレス空間は３２ビットで表現さ
れるが、図７、図８を用いてプライオリティ情報をアド
レスからどの部分を抽出し、また、どのように用いてい
るかを説明する。

【００２３】図７に示すように、本システムには１６Ｍ
Ｂの主記憶装置が実装されており、０ｘ０〜０ｘ１００
００００の空間にマップされている。また、０ｘｆｆｆ
ｆ００００以上の空間には、入出力装置のＩ／Ｏスペー
ス、実施例４で説明する、バスアービターのＩ／Ｏスペ
ースがマップされている。アクセスするアドレスをプラ
イオリティ情報とするにあたり、本実施例では１６ＭＢ
を１ＭＢずつの１６に区分する。ただし、入出力装置、
バスアービターのＩ／Ｏスペースがマップされている０
ｘｆｆｆｆ００００以上の空間に割り当てられる優先順
位は一律とする。図８には、３２ビットで表現される共
有バス上の物理アドレスが示されている。プライオリテ
ィ情報生成用ビット４０２に示す２０から２３ビットの
４ビットで、主記憶装置上の１６の区分が表現され、プ
ライオリティ情報生成用ビット４０１に示す２４ビット
の１ビットで、主記憶上かＩ／Ｏスペースかが表現され
ている。この５ビットを抽出してプライオリティ情報と
して、各ユニットは信号線１０４に送出する。この場
合、信号線１０４は１つのユニットに対し５本線とな
る。

【００２４】本実施例では、１６に区分されたその区分
番号を即ち、２０から２３ビットの４ビットで与えられ
る番号ををのまま優先順位とする。アドレスの低い順又
は高い順のプライオリティと決め、０ｘｆｆｆｆ０００
０以上の空間に割り当てられる優先順位を０より前又は
１５より後、又は０〜１５の間の任意の位置にあらかじ
め決めておく。これにより、対応表を用いて優先順位を
決める後述の実施例に比べ、自由度はないが対応表によ
る変換がないのでより速いバスアービトレーションが行
える。

【００２５】バスアービターではこの５ビットのプライ
オリティ情報を用いて実施例１の図５と同様の処理を行
う。

【００２６】次に、アクセスするアドレスをプライオリ
ティ情報とするということの意味を説明する。例えば、
Ａプログラムは主記憶装置の１ＭＢ目を使用し、Ｂプロ
グラムは２〜３ＭＢ目を使用する。このように決めるこ
とにより、ソフトウェアにプライオリティを付与するこ
とを意味している。上記実施例では、ユニット毎に優先
順位が識別されたがアクセスするアドレスをプライオリ
ティとすれば、アプリケーションプログラム毎にどのユ
ニットを使うかによらず、優先順位を決めることができ
る。

【００２７】以上のように本実施例では、各々のユニッ
トがアクセスするアドレスを示す所定のビットをプライ
オリティ情報として送出し、この情報によりバス調停を
行うことを特徴とするバスアービトレーション装置につ
いて述べた。

【００２８】実施例３．本実施例は、前記実施例と同様
の構成であり、アクセスするアドレスをプライオリティ
情報としている。しかし、本実施例はバスアービターの
内部に図９に示す上記プライオリティ情報と優先順位の
対応表を持っている点が違っている。図９では、それぞ
れの領域に別個に０〜１６までの優先順位が与えられて
いるが、同位の優先順位を複数の領域に与えても構わな
い。ただし、優先順位は０が最高位である。

【００２９】バスアービターは各ユニットがバストラン
ザクションにおいてアクセスするアドレスを元に、抽出
され送出されるプライオリティ情報をバスアービター内
に持つプライオリティ情報と優先順位の対応表を使って
比較し、最も優先順位の高いユニットを選出することに
より実施例１の図５における３０２に相当する処理を行
い、他は実施例１と同様に処理することにより、バスア
ービトレーションを行う。

【００３０】以上のように本実施例は、各々ユニットが
アクセスするアドレスを構成する複数ビットの中から少
なくとも一部のビットをプライオリティ情報として送出
し、あらかじめ与えられた該アドレス情報に対応するア
ドレス領域の優先順位により、バス調停を行うことを特
徴とするバスアービトレーション装置について述べた。

【００３１】実施例４．本実施例は図１に示すとおり、
バスアービター１０３は共有バス１０２に接続されてお
り、自身のレジスタ共有バス空間にマップしている。従
って、このレジスタにプロセッサユニットはアクセスす
ることができる。このレジスタは、プロセッサユニット
から見てライトオンリーとなっている。主記憶上には、
図１０のように、図９のような対応表をあらかじめｎ種
類用意しておく。例えば、対応表２を新たな対応表とし
て使いたい場合、プロセッサユニットは、バスアービタ
ー１０３のレジスタに対応表２の物理アドレス２００を
書込む。これにより、バスアービターはプロセッサユニ
ットが指定したアドレスにある対応表２を読み込み、更
新する。以降、更新された対応表に従って実施例２，３
と同様に動作する。

【００３２】このようにプロセッサユニットに書き込み
を行わせることによって、対応表をソフトウェアにより
更新することができるので、アプリケーションプログラ
ムに対する優先順位付けをより柔軟に行うことができ
る。

【００３３】以上のように本実施例では、各々のユニッ
トから送出されるプライオリティ情報とその優先順位の
対応表をプロセッサユニットからの指示によりロードす
る手段を有することを特徴とするバスアービトレーショ
ン装置について述べた。

【００３４】

【発明の効果】第１の発明によれば、バスアービトレー
ションにおける即時応答性の改善を、ソフトウェアによ
る制御により、図ることができる。

【００３５】第２の発明によれば、主記憶上のデータ配
置によって、バスアービトレーションにおける優先順位
の制御が可能であり、どのユニットを使うかに係わら
ず、アプリケーションプログラム毎に優先順位を付与す
ることが可能となる効果がある。

【００３６】第３の発明によれば、バスアービターが保
持する優先順位の対応表を、ソフトウェアによって更新
することが可能となるので、より柔軟なバスアービトレ
ーションにおける優先順位制御を可能とする効果があ
る。

【図面の簡単な説明】

【図１】本発明における共有バス型マルチプロセッサ計
算機システムのブロック図。

【図２】本発明における共有バスに接続されるユニット
のプライオリティ情報送出ロジックを示すブロック図。

【図３】本発明におけるキャッシュ記憶装置にバス獲得
ロジックが置かれた場合のブロック図。

【図４】本発明におけるバスグラント信号、バスリクエ
スト信号、プライオリティ情報の送出タイミング図。

【図５】本発明におけるバスアービターの実行フローの
一例を示すフローチャート図。

【図６】本発明におけるラウンドロビン方式を説明する
ための図。

【図７】本発明におけるアドレス空間マップ図。

【図８】本発明における共有バス上の物理アドレスの構
成を示す図。

【図９】本発明におけるバスアービターが保持するプラ
イオリティ情報と優先順位の対応表例を示す図。

【図１０】本発明における複数の対応表例とそれが格納
されている主記憶上のアドレスの例を示す図。

【符号の説明】

１０１主記憶装置１０２共有バス１０３バスアービター１０４信号線１０５プロセッサユニット１０６入出力装置２００キャッシュ記憶装置２０２バス獲得ロジック２０３内部バス２０４プライオリティ情報レジスタ４０１プライオリティ情報生成用ビット４０２プライオリティ情報生成用ビット

Claims

【特許請求の範囲】

【請求項１】バスに接続されるユニット毎にプライオ
リティ情報の信号線を有し、２つ以上のユニットからバ
ス使用要求があった時は、各々のユニットから該信号線
に送出されるプライオリティ情報によりバス調停を行う
ことを特徴とするバスアービトレーション装置。
【請求項２】上記バスアービトレーション装置の各々
のユニットはアクセスするアドレスを構成する複数ビッ
トの中から少なくとも一部のビットをプライオリティ情
報として送出し、該プライオリティ情報に対応する優先
順位によりバス調停を行うことを特徴とする請求項１記
載のバスアービトレーション装置。
【請求項３】上記バスアービトレーション装置の各々
のユニットから送出されるプライオリティ情報とその優
先順位の対応表を記憶する手段と、上記対応表を変更す
る手段を有することを特徴とする請求項１又は２記載の
バスアービトレーション装置。