JPH07134728A - 論理シミュレータにおける同期装置と制御情報作成装置 - Google Patents
論理シミュレータにおける同期装置と制御情報作成装置Info
- Publication number
- JPH07134728A JPH07134728A JP5280985A JP28098593A JPH07134728A JP H07134728 A JPH07134728 A JP H07134728A JP 5280985 A JP5280985 A JP 5280985A JP 28098593 A JP28098593 A JP 28098593A JP H07134728 A JPH07134728 A JP H07134728A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- synchronizing
- synchronization message
- message
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000004088 simulation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】
【目的】モデル上の依存関係に従って、プロセッサ間で
個別に同期処理を行うことを可能とする。 【構成】プロセッサとプロセッサ間を接続するプロセッ
サ間接続網から構成される論理シミュレータにおいてプ
ロセッサ間の同期を行う同期装置であって、同期メッセ
ージ送信情報テーブル１０６と、このテーブル１０６を
参照して同期メッセージを送信する同期メッセージ送信
手段１０７と、動機成立条件を保持する同期成立条件テ
ーブル１０８と、同期メッセージを受信する同期メッセ
ージ受信手段１０９と、同期メッセージ受信手段１０９
によって更新される同期メッセージ計数テーブル１１０
と、同期メッセージ計数テーブル１１０から同期の成立
を判断する同期成立判定手段１１１とを有する。
個別に同期処理を行うことを可能とする。 【構成】プロセッサとプロセッサ間を接続するプロセッ
サ間接続網から構成される論理シミュレータにおいてプ
ロセッサ間の同期を行う同期装置であって、同期メッセ
ージ送信情報テーブル１０６と、このテーブル１０６を
参照して同期メッセージを送信する同期メッセージ送信
手段１０７と、動機成立条件を保持する同期成立条件テ
ーブル１０８と、同期メッセージを受信する同期メッセ
ージ受信手段１０９と、同期メッセージ受信手段１０９
によって更新される同期メッセージ計数テーブル１１０
と、同期メッセージ計数テーブル１１０から同期の成立
を判断する同期成立判定手段１１１とを有する。
Description
【０００１】
【産業上の利用分野】本発明は同期装置と制御情報作成
装置、特にレベルソートアルゴリズムに基づき、レベル
毎に同期を取りながら論理シミュレータを実行するマル
チプロセッサ構成の論理シミュレータにおける同期装置
と制御情報作成装置に関する。
装置、特にレベルソートアルゴリズムに基づき、レベル
毎に同期を取りながら論理シミュレータを実行するマル
チプロセッサ構成の論理シミュレータにおける同期装置
と制御情報作成装置に関する。
【０００２】
【従来の技術】従来の論理シミュレータは、プロセッサ
と、プロセッサ間を接続するプロセッサ間接続網から構
成され、プロセッサはプロセッサ間の同期を行う同期手
段と、シミュレーションの実行制御を行う制御手段と、
ノードの処理を行うノード処理手段とを有する。そし
て、レベルソート方式の論理シミュレーションをマルチ
プロセッサシステム上で実行する場合、レベル毎の同期
を全プロセッサのバリア同期で実現しており、同期待ち
によるオーバーヘッドが発生していた。
と、プロセッサ間を接続するプロセッサ間接続網から構
成され、プロセッサはプロセッサ間の同期を行う同期手
段と、シミュレーションの実行制御を行う制御手段と、
ノードの処理を行うノード処理手段とを有する。そし
て、レベルソート方式の論理シミュレーションをマルチ
プロセッサシステム上で実行する場合、レベル毎の同期
を全プロセッサのバリア同期で実現しており、同期待ち
によるオーバーヘッドが発生していた。
【０００３】
【発明が解決しようとする課題】上述の従来の論理シミ
ュレータにおける同期装置では、プロセッサ間に評価時
間のばらつきがあった場合、実行時間の短いプロセッサ
はバリア同期が成立するまで同期待ちを行う必要があっ
た。プロセッサは同期待ちの間はゲート評価を行うこと
ができず、論理シミュレータ全体のマルチプロセッサと
しての並列処理効率を悪化させているという問題点があ
る。
ュレータにおける同期装置では、プロセッサ間に評価時
間のばらつきがあった場合、実行時間の短いプロセッサ
はバリア同期が成立するまで同期待ちを行う必要があっ
た。プロセッサは同期待ちの間はゲート評価を行うこと
ができず、論理シミュレータ全体のマルチプロセッサと
しての並列処理効率を悪化させているという問題点があ
る。
【０００４】
【課題を解決するための手段】本発明の論理装置におけ
る同期装置は、レベルソートアルゴリズムに基づき、レ
ベル毎に同期を取りながら論理シミュレーションを実行
するマルチプロセッサ構成の論理シミュレータにおける
同期装置において、プロセッサ間の同期をとるための同
期メッセージ送信情報を保持する同期メッセージ送信情
報テーブルと、該テーブルを参照して同期メッセージを
他のプロセッサに送信する同期メッセージ送信手段と、
同期成立条件を保持する同期成立条件テーブルと、前記
同期メッセージを受信する同期メッセージ受信手段と、
前記同期メッセージ受信手段によって更新される同期メ
ッセージ計数テーブルと、前記同期メッセージ計数テー
ブルから同期の成立を判断する同期成立判定手段とを有
し、プロセッサ間で個別に同期処理を行うことを特徴と
する。
る同期装置は、レベルソートアルゴリズムに基づき、レ
ベル毎に同期を取りながら論理シミュレーションを実行
するマルチプロセッサ構成の論理シミュレータにおける
同期装置において、プロセッサ間の同期をとるための同
期メッセージ送信情報を保持する同期メッセージ送信情
報テーブルと、該テーブルを参照して同期メッセージを
他のプロセッサに送信する同期メッセージ送信手段と、
同期成立条件を保持する同期成立条件テーブルと、前記
同期メッセージを受信する同期メッセージ受信手段と、
前記同期メッセージ受信手段によって更新される同期メ
ッセージ計数テーブルと、前記同期メッセージ計数テー
ブルから同期の成立を判断する同期成立判定手段とを有
し、プロセッサ間で個別に同期処理を行うことを特徴と
する。
【０００５】本発明の論理装置における制御情報作成装
置は、論理シミュレーションモデルから抽出されたプロ
セッサ間接続情報に対してプロセサッサ間依存関係を最
適化する手段を設けて前記同期メッセージ送信情報およ
び同期成立条件情報を作成することを特徴とする。
置は、論理シミュレーションモデルから抽出されたプロ
セッサ間接続情報に対してプロセサッサ間依存関係を最
適化する手段を設けて前記同期メッセージ送信情報およ
び同期成立条件情報を作成することを特徴とする。
【０００６】
【実施例】本発明の同期装置の一実施例を示す図１を参
照すると、本実施例は複数のプロセッサ１０１とプロセ
ッサ１０１を結ぶプロセッサ間接続網１０２から構成さ
れる。プロセッサ１０１は同期手段１０３と、制御手段
１０４と、ノード処理手段１０５を含む。同期手段１０
３は同期メッセージ送信情報を保持する同期メッセージ
送信情報テーブル１０６と、このテーブル１０６を参照
して同期メッセージを送信する同期メッセージ送信手段
１０７と、同期成立条件を保持する同期成立条件テーブ
ル１０８と、同期メッセージを受信する同期メッセージ
受信手段１０９と、同期メッセージ受信手段１０９によ
って更新される同期メッセージ計数テーブル１１０と、
同期メッセージ計数テーブル１１０から同期の成立を判
断する同期成立判定手段１１１とを有する。
照すると、本実施例は複数のプロセッサ１０１とプロセ
ッサ１０１を結ぶプロセッサ間接続網１０２から構成さ
れる。プロセッサ１０１は同期手段１０３と、制御手段
１０４と、ノード処理手段１０５を含む。同期手段１０
３は同期メッセージ送信情報を保持する同期メッセージ
送信情報テーブル１０６と、このテーブル１０６を参照
して同期メッセージを送信する同期メッセージ送信手段
１０７と、同期成立条件を保持する同期成立条件テーブ
ル１０８と、同期メッセージを受信する同期メッセージ
受信手段１０９と、同期メッセージ受信手段１０９によ
って更新される同期メッセージ計数テーブル１１０と、
同期メッセージ計数テーブル１１０から同期の成立を判
断する同期成立判定手段１１１とを有する。
【０００７】図２は、本発明が適用されるプロセッサお
よびプロセッサ間接続網のモデル例を示す。
よびプロセッサ間接続網のモデル例を示す。
【０００８】このモデルは、４つのノード１１，１２，
１３および１４を有するプロセッサ１と、４つのノード
２１，２２，２３および２４を有するプロセッサ２の間
を接続する２本のプロセッサ間接続２０１およびプロセ
ッサ間接続２０２が存在する。したがって、このモデル
のプロセッサ間接続情報は以下のようである。
１３および１４を有するプロセッサ１と、４つのノード
２１，２２，２３および２４を有するプロセッサ２の間
を接続する２本のプロセッサ間接続２０１およびプロセ
ッサ間接続２０２が存在する。したがって、このモデル
のプロセッサ間接続情報は以下のようである。
【０００９】 Ｓ：Ｐ＝１，Ｌ＝１ → Ｄ：Ｐ＝２，Ｌ＝４ Ｓ：Ｐ＝１，Ｌ＝２ → Ｄ：Ｐ＝２，Ｌ＝３ ここに、Ｓはソース、Ｄはデスティネーション、Ｐはプ
ロセッサ、Ｌはレベを示す。
ロセッサ、Ｌはレベを示す。
【００１０】まず、同期成立条件テーブル１０８の値が
初期値として同期メッセージ計数テーブル１１０に複写
される。ある１レベルのノード処理が終了したならば、
制御手段１０４によって同期手段１０３が起動される。
同期メッセージ送信手段１０７は同期メッセージ送信情
報テーブル１０６をレベル値で参照し、同期対象プロセ
ッサの同期対象レベルに対して同期メッセージを出力す
る。
初期値として同期メッセージ計数テーブル１１０に複写
される。ある１レベルのノード処理が終了したならば、
制御手段１０４によって同期手段１０３が起動される。
同期メッセージ送信手段１０７は同期メッセージ送信情
報テーブル１０６をレベル値で参照し、同期対象プロセ
ッサの同期対象レベルに対して同期メッセージを出力す
る。
【００１１】同期メッセージ受信手段１０９は同期メッ
セージを受信したならば、同期メッセージ中に格納され
ている同期対象レベルの同期メッセージ計数テーブル１
１０を減算する。この処理はプロセッサ同期待ち状態に
あるか否かに関わらず行われる。同期成立判定手段１１
１は、現在同期待ちを行っているレベルの同期メッセー
ジ計数テーブル１１０を参照し、０であったならば該当
レベルの同期成立と判断し、制御手段に通知し、同期成
立条件テーブル１０８の値を同期メッセージ計数テーブ
ル１１０に複写し、次回の処理を可能とする。
セージを受信したならば、同期メッセージ中に格納され
ている同期対象レベルの同期メッセージ計数テーブル１
１０を減算する。この処理はプロセッサ同期待ち状態に
あるか否かに関わらず行われる。同期成立判定手段１１
１は、現在同期待ちを行っているレベルの同期メッセー
ジ計数テーブル１１０を参照し、０であったならば該当
レベルの同期成立と判断し、制御手段に通知し、同期成
立条件テーブル１０８の値を同期メッセージ計数テーブ
ル１１０に複写し、次回の処理を可能とする。
【００１２】次に、同期メッセージ送信情報および同期
成立情報を生成するときに、プロセッサ依存関係最適化
を行うようにした本発明の制御情報作成装置を図３に示
す。
成立情報を生成するときに、プロセッサ依存関係最適化
を行うようにした本発明の制御情報作成装置を図３に示
す。
【００１３】すなわち、モデル３０１からプロセッサ間
の接続情報を抽出し、プロセッサ間接続情報３０３を出
力するプロセッサ間接続情報抽出３０２と、プロセッサ
間接続情報３０３からプロセッサ間の依存関係を最適化
し、同期メッセージ送信情報３０５と同期成立条件情報
３０６とを出力するプロセッサ間依存関係最適化手段３
０５を設けるのである。
の接続情報を抽出し、プロセッサ間接続情報３０３を出
力するプロセッサ間接続情報抽出３０２と、プロセッサ
間接続情報３０３からプロセッサ間の依存関係を最適化
し、同期メッセージ送信情報３０５と同期成立条件情報
３０６とを出力するプロセッサ間依存関係最適化手段３
０５を設けるのである。
【００１４】プロセッサ間に複数の接続があった場合、
一般に接続情報間に以下の（１）および（２）ような関
係がある場合、（３）のように最適化が可能である。
一般に接続情報間に以下の（１）および（２）ような関
係がある場合、（３）のように最適化が可能である。
【００１５】 Ｓ：Ｐ＝ａ，Ｌ＝ｎ−ｘ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ＋ｙ …（１） Ｓ：Ｐ＝ａ，Ｌ＝ｎ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ …（２） Ｓ：Ｐ＝ａ，Ｌ＝ｎ → Ｄ：Ｐ＝ｂ，Ｌ＝ｍ …（３） 図２の例の場合には、ｘ＝ｙであり、プロセッサ間接続
情報は Ｓ：Ｐ＝１，Ｌ＝２ → Ｄ：Ｐ＝２，Ｌ＝３に最適化
され、この情報に基づいた同期メッセージ送信情報と同
期成立条件情報とが出力される。
情報は Ｓ：Ｐ＝１，Ｌ＝２ → Ｄ：Ｐ＝２，Ｌ＝３に最適化
され、この情報に基づいた同期メッセージ送信情報と同
期成立条件情報とが出力される。
【００１６】
【発明の効果】バリア同期に代わってるプロセッサ間で
個別に同期を行うことにより、また、プロセッサ間接続
状況を解析して依存関係を最適化する事により、モデル
上で必要とされない同期待ちによるオーバーヘッドを削
減し、処理効率を向上させる。
個別に同期を行うことにより、また、プロセッサ間接続
状況を解析して依存関係を最適化する事により、モデル
上で必要とされない同期待ちによるオーバーヘッドを削
減し、処理効率を向上させる。
【００１７】
【図１】本発明の同期装置の一実施例のブロック図であ
る。
る。
【図２】本発明が適用されるモデル例を示す図である。
【図３】本発明の制御情報作製装置の一実施例の要部を
示す図である。
示す図である。
【符号の説明】 １０１ プロセッサ １０２ プロセッサ間接続網 １０３ 同期手段 １０４ 制御手段 １０５ ノード処理手段 １０６ 同期メッセージ送信情報テーブル １０７ 同期メッセージ送信手段 １０８ 同期成立条件テーブル １０９ 同期メッセージ受信手段 １１０ 同期メッセージ計数テーブル ２０１ プロセッサ間接続 ２０２ プロセッサ間接続 ３０１ モデル ３０２ プロセッサ間接続状況抽出手段 ３０３ プロセッサ間接続情報 ３０４ プロセッサ間依存関係最適化手段 ３０５ 同期メッセージ送信情報 ３０６ 同期成立条件情報
Claims (2)
- 【請求項１】 レベルソートアルゴリズムに基づき、レ
ベル毎に同期を取りながら論理シミュレーションを実行
するマルチプロセッサ構成の論理シミュレータにおける
同期装置において、 プロセッサ間の同期をとるための同期メッセージ送信情
報を保持する同期メッセージ送信情報テーブルと、 該テーブルを参照して同期メッセージを他のプロセッサ
に送信する同期メッセージ送信手段と、 同期成立条件を保持する同期成立条件テーブルと、 前記同期メッセージを受信する同期メッセージ受信手段
と、 前記同期メッセージ受信手段によって更新される同期メ
ッセージ計数テーブルと、 前記同期メッセージ計数テーブルから同期の成立を判断
する同期成立判定手段とを有し、プロセッサ間で個別に
同期処理を行うことを特徴とする論理シミュレータにお
ける同期装置。 - 【請求項２】 論理シミュレーションモデルから抽出さ
れたプロセッサ間接続情報に対してプロセサッサ間依存
関係を最適化する手段を設けて前記同期メッセージ送信
情報および同期成立条件情報を作成することを特徴とす
る論理シミュレータにおける制御情報作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280985A JP2908202B2 (ja) | 1993-11-10 | 1993-11-10 | 論理シミュレータにおける同期装置と制御情報作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280985A JP2908202B2 (ja) | 1993-11-10 | 1993-11-10 | 論理シミュレータにおける同期装置と制御情報作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134728A true JPH07134728A (ja) | 1995-05-23 |
| JP2908202B2 JP2908202B2 (ja) | 1999-06-21 |
Family
ID=17632654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280985A Expired - Lifetime JP2908202B2 (ja) | 1993-11-10 | 1993-11-10 | 論理シミュレータにおける同期装置と制御情報作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908202B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223788A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | プロセス間通信機構 |
-
1993
- 1993-11-10 JP JP5280985A patent/JP2908202B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223788A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | プロセス間通信機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2908202B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772304B2 (ja) | 並列処理の負荷均一化方法 | |
| CN101739381B (zh) | 屏障同步设备、屏障同步系统以及屏障同步方法 | |
| JP3746371B2 (ja) | 性能シミュレーション方法 | |
| JPH04350758A (ja) | 多重処理能力を備えたワークステーション | |
| US5634071A (en) | Synchronous processing method and apparatus for a plurality of processors executing a plurality of programs in parallel | |
| Nicol | Noncommittal barrier synchronization | |
| Peacock et al. | A distributed approach to queueing network simulation | |
| CN116166396A (zh) | 调度模型的训练方法、装置、电子设备及可读存储介质 | |
| JPH07134728A (ja) | 論理シミュレータにおける同期装置と制御情報作成装置 | |
| Awerbuch et al. | Dynamic deadlock resolution protocols | |
| Beraldi et al. | Distributed simulation of timed Petri nets. A modular approach using actors and Time Warp | |
| KR20010085985A (ko) | 분산 프로세스에 의해 수행되는 데이터 처리 요청을평가하기 위한 방법 및 장치 | |
| Nicol | Global synchronization for optimistic parallel discrete event simulation | |
| US20210216321A1 (en) | Control of Data Transfer Between Processors | |
| Madisetti et al. | Efficient distributed simulation | |
| JP2590179B2 (ja) | 並列論理シミュレーション制御方式 | |
| US11907725B2 (en) | Communication in a computer having multiple processors | |
| Peterson et al. | Performance of a globally-clocked parallel simulator | |
| JPH05250346A (ja) | ニューラルネットワークシミュレーション装置 | |
| CN111208980B (zh) | 一种数据分析处理方法和系统 | |
| Chiola et al. | Exploiting timed petri net properties for distributed simulation partitioning | |
| JPH01241662A (ja) | 並列処理方法 | |
| JPH0628319A (ja) | 論理シミュレータ | |
| Ammar et al. | Parallel simulation of stochastic Petri nets using spatial decomposition | |
| JPH0318958A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |