JPH07134776A - 画像レンダリング方法とその装置 - Google Patents

Abstract

(57)【要約】 【目的】 エイリアス除去と透明性のための視覚画像の
レンダリングを行う方法とその装置を提供する。 【構成】 本レンダリングシステムは、エイリアス除去
/ピクセルブレンド/パイプライン技術から成る。並列化
レンダリングパイプラインは、ポリゴンエッジの補間と
ピクセルブレンドとエイリアス除去レンダリングを実行
する。プリミテイブポリゴンは、サブピクセル座標に変
換され、スライスされ、ダイシングされて、各ピクセル
にマッピングした"ピクスリンク"要素を生成する。フレ
ームバッファメモリは、各ピクセルに対する多くのピク
スリンクを格納する。Ｚソーテイングは、ピクセルスタ
ックの各ピクスリンクベクトルに対してリンクされたリ
ストデータオブジェクトによって不要となる。X、Y、Z、R、
G、BとピクセルカバレージAに対する全画像データは、ピ
クスリンクデータオブジェクト内に保持され、ブレンデ
ィング処理がエイリアス除去と透明化に対して適用可能
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に、画像のレン
ダリング方法とその装置、特に、面積計算およびピクセ
ルブレンディングを行うことによって、ピクセルブレン
ディングおよびエイリアス除去を行なう高速ハードウエ
アプロセッサに関する。

【０００２】

【従来の技術】従来の三次元グラフィックワークステー
ションには、きわめて単純な走査変換ハードウエアがあ
り、単一のきわめて小さいサンプルピクセルを用いて、
点、線、ポリゴンをサンプリングする。結果的にこれら
表示要素をレンダリングすると、エイリアスのある画像
が生じる。モニタピクセル密度を増加させると、エイリ
アス効果は多少軽減されるが、現代の高速ワークステー
ションにおいて、モーションの使用が増大すると、この
改良されたエイリアスが相殺される。このため、エイリ
アスの問題は、全てのワークステーション画像レンダリ
ングプロセッサで、厄介な問題として残されている。

【０００３】現代のワークステーションを用いる技術に
携わる人々は、様々な技術を駆使して、エイリアスの問
題を解決しようとしている。点および線に対する適切な
ピクセルカバレッジを計算する装置を提供している業者
もある。その一例として、ポール ハエバリ（Paul haeb
erly）らが提案する累積バッファ技術がある。（”The
Accumulation Buffer: Hardware Support forA High-Q
uality Rendering",ACM Computer Graphics , Vol.24,
No.4, pp.309-318, August 1990)。ハエバリ（Haeberl
i）らはポリゴンエイリアス除去解決方法を提案してお
り、この場合、既存の走査変換システムと互換性がある
上、低性能ワークステーションにおいて品質を高めかつ
円滑に性能／品質のトレードオフを行なう。この技術に
おいては、全体画像は何度もピクセルメモリ内に描き直
される。画像の作画は、作画ごとにわずかに異なる画面
位置決め値を用いる。画像は累積バッファ内で平均化さ
れ、最終画像を生成し、エイリアス除去された特性を示
す。この技術は、点、線、ポリゴンに適している。その
技術は、単純な透過を許し、他の特定の目的にも使用で
きるが、複数の作画が必要であるため非効率である。

【０００４】ローレン カーペンター（Loren Carpente
r） ("The A Buffer And Anti-Aliased Hidden Surface
Method", ACM Computer Graphics, Vol.18, No.3, pp.
103-108, July 1984)は、Ａ−バッファエイリアス除去
領域平均化累積バッファ技術を提案した。Ａ−バッファ
は、比較的単純なエイリアス除去機構であり、例外的な
ケースでは計算時間がかかることもあるが、膨大な数の
ピクセルを最小手順で最高精度に処理することを目的と
して設計されている。このため、同一ピクセルにおい
て、いくつかの表面が交差する場合には、この技法に用
いるフラグメントの交差近似は問題を生じうる。ビット
マスク間隔より小さいポリゴンについては、適切にサン
プリングされない。

【０００５】他の業者は、Ｊ. ツルーブラッド（J. Tru
eblood）らが提案した近似テーブルコンセプトに追従し
ている（"An Efficient Anti-Aliasing Software Algor
ithm", Society For Information Display Internation
al Symposium, San diego, Session 19,Digest of Tech
nical Papers, Vol.17, pp.348-351, May 6-8, 1986)。
ツルーブラッド（Trueblood）らは、錯視を利用するソ
フトウエアエイリアス除去アルゴリズムを提案してい
る。二つの隣接するピクセルの相対輝度を制御すること
によって眼球は光を統合し、単一スポットの印象を与え
る。ここで、この単一スポットの中心は、二つのスポッ
トの明るい方にオフセットされ、また、そのスポット輝
度は、両スポット輝度の合計に等しい。この種のエイリ
アス除去技術は、主として線および点の作画に利用され
てきた。ピクセルに関する位置およびオリエンテーショ
ンは、消去値テーブルの指標として用いられる。その値
は、ピクセルを介する線の輝度を示す。ピクセルに寄与
する複数の線は累積されて、輝度レベルは最高に達す
る。残念ながら、この輝度近似技術は、ポリゴンには適
用できず、透過をサポートしない。正確なサンプリン
グ、およびポリゴンエイリアス除去の問題は、たびた
び、数多くの方法で解決されてきた。しかしながら、ほ
とんどの高性能ワークステーショングラフィックプロセ
ッサでの明らかな傾向は、毎秒当たり大量の小ポリゴン
をレンダリングする能力の方に向いている。最近の装置
は、ＲＧＢ照射され、ゴーラッド（Gourad）シェーディ
ングされ、Ｚバッファリングされた連結した三角形を、
毎秒100万個以上処理することができる。第２の傾向
は、サンプリングの質の改善である。

【０００６】これらは、相反する利益をもたらす傾向が
ある。従来のワークステーション走査変換システムは、
算術処理において多くの簡便法を用い、大量のポリゴン
のスループットをサポートする。これらの簡便法は、精
密な技術を使用せずに、サブピクセル以外の位置決め
（変換後、頂点座標を整数画面空間において最も近いピ
クラル位置に丸められる）と、ブレセンハム（Bresenha
m）サンプリング（領域サンプリングの代わりに線フィ
ルに対する最適の算術に基づいたポリゴンの走査変換の
中にピクセルが含まれる）と、スロッピー反復（輪郭反
復中、正確度は不十分のままであり、傾斜および初期パ
ラメータ値は頂点、スパンまたは走査のサブピクセル位
置に関して補正を受けない）から発生するエイリアスを
除去する。正確なポリゴンサンプリングアーキテクチャ
は、１９８５年にすでにヘンリーフチ（Henry Fuchs）
らが導入している（"Fast Spheres, Shadows, Texture
s, Transparencies and Image Enhancements in Pixel-
Planes", ACM Computer Graphics, Vol.19, No.3, pp.1
11-120, July 1985)が、近年になって、ようやく最高速
のグラフィックプロセッサが出現し、これら三つの問題
にすべて正確に対応できるようになった。

【０００７】多くの他の業者も、エイリアス問題に関す
る解決方法を提示している。たとえば、米国特許第５,
１４２,２７３号において、オバーミン（Wobermin）
は、シンボルジェネレータを開示し、これによりピクセ
ルの重なりを表わす頂点は、色ブレンディングリストを
用いて色をブレンドする。米国特許第５,１５３,９３７
号において、オバーミン（Wobermin）らは、エイリアス
除去ビデオ信号を生成する同様のシステムを開示してい
る。さらに、米国特許第５,１７５,８０９号において、
オバーミン（Wobermin）らは、これより先に開示したピ
クセルソート方法および色重複方法を使用するパイプラ
イン処理装置を開示している。パイプライン機構によっ
て、技術上の処理能力は高まるが、レンダリングを適用
する場合には非常に効率が悪い。

【０００８】米国特許４,９３０,０９１号において、ブ
ライアン Ｄ. シュローダー（BrianD. Schroeder）ら
は、グラフィックプロセッサのレンダリングエンジンに
基本三角形入力の自動的アレンジメントを実行する三次
元グラフィック表示システムのための三角形分類機構を
開示した。シュローダー（Schroeder）らは、ルックア
ップテーブルを使用し、入力される頂点から三角形パラ
メータを計算した後、入力される三角形をカバーする。
こうして前処理をすると、後の処理は不要になる。

【０００９】米国特許第５,１３８,６９９号において、
バレー Ｌ. ミラー（Barry L. Minor）らは、ハードウ
ェア色補間装置を開示しており、この装置はレイ・トレ
ーシング法を用い、以前に色画像化されたピクセル間の
領域に介在するピクセルに対する色値を補間する。処理
能力およびマージンの向上方法を考慮していない業者は
少数である。

【００１０】米国特許第４,８８５,６８８号において、
カール Ｒ. クロフォード（Carl R.Crawford）は、ピク
セルデータを補間し、三次元表面構造を表示するシステ
ムを開示している。米国特許第５,０７０,４６５号にお
いて、テツロウ カトウ（Tetsurou Kato）らは、ビデオ
画像変換方法およびビデオ画像変換装置を開示してお
り、これは長方形のプリミテイブを用い、生成される三
角形の区画上で補間する。同様に、米国特許第５,１０
９,４８１号において、オーリン Ｇ. ラスロップ（Olin
G. Lathrop）らは、三角形のプリミテイブ内の頂点補
間に基づく二次のシェーディングを使用するシェーディ
ング画像生成のために、二次の補間技術を開示してい
る。最後に、米国特許第５,１２３,０８５号において、
スターツＣ. ウエルズ（Stuart C.Wells）らは、エイリ
アス除去ポリゴンをレンダリングする方法および装置を
開示しており、これは、単一パス走査変換処理に依存
し、ポリゴンのエッジおよび頂点のピクセルは、最初に
ポリゴン頂点データから決定される。ウエルズ（Well
s）らによれば、各入力因子を合成することによって、
以後の各プリミテイブに対応するサブピクセル値から、
１つのピクセルでの画像を累積する。この方法によっ
て、合成前にポリゴンをＺ深度の順にソートする処理に
時間を消費せずに、ポリゴンを最小のエイリアスでレン
ダリングすることができる。ウエルズ（Wells）らは、
幾何ピクセルカバレッジ面積計算については触れておら
ず、またこの装置は、レンダリングされた画像データを
格納するための単一層のフレームバッファに限られてい
る。単一層フレームバッファは、複数ポリゴンからピク
セル因子を効果的に統合することができず、ソーティン
グ処理に時間消費しなければ透過性のレンダリングをサ
ポートすることができない。これらの業者は、この技術
に制約を課す処理能率限界を引き下げることに努力して
いる。

【００１１】他の業者は、各ピクセルの画像をレンダリ
ングするための改良技術を提案している。たとえば米国
特許第４,６７９,０４０号において、ジョンソン Ｋ.
ヤン（Johnson K. Yan）は、信号変調回路を有するシス
テムを開示し、このシステムは予め決定された輝度変調
因子をいまだ凍結されていない領域すべてに適用する。
このため、ヤン（Yan）の技術では、輝度が低下した半
透明領域の裏の領域の表示が可能になる。

【００１２】米国特許第４,９４５,５００号において、
ミッシェル Ｆ. デイアリング（Michael F. Deering）
は、三次元グラフィックディスプレイシステムに関する
三角形プロセッサを開示し、これは走査中の各ピクセル
をポリゴンと比較し、そのピクセルがポリゴン内にある
かどうかを決定する。デイアリング（Deering）は、そ
の後、相対Ｚ位置に対応して、そのピクセルデータを格
納し、ハードウエア内の能率向上のためのパイプライン
処理を提案している。"走査ライン"ピクセルプロセッサ
の代わりに"ポリゴンプロセッサ"を使用することによっ
て、正規ポリゴンオーバレイ処理を覆した。

【００１３】米国特許第５,１４２,６１７号において、
ジョン Ｃ. ダリンプル（John C. Dalrymple）らは、各
頂点に対応する表面正規ベクトルと頂点とを連結する線
によって定義される表示領域をタイリングするための方
法およびその装置を開示した。補間を介して、付加的な
頂点および表面正規ベクトルを計算することによって、
この表示領域は、下位表示領域に細分化される。こうし
て生じた副表示領域は、その頂点の輝度値を計算し、算
出した頂点輝度値を直線補間することにより領域をタイ
リングすることによって、レンダリングされる。

【００１４】米国特許第５,１７９,６３８号において、
ジョン Ｆ. ドーソン（John F. Dawson）らは、テクス
チュアマッピングされた正面図を生成する方法および装
置を開示しているが、これは平面のポリゴン頂点補間に
依存している。このため、エイリアス除去は、各ポリゴ
ンエッジの描写を不鮮明にすることにより完成させるこ
とができ、"階段ステップ"エイリアス効果の出現を抑え
るだけならば十分であるが、実際に線をぼやけさせるに
は不十分である。

【００１５】他の構成では、ピクセルの幾何学的中心か
らのエッジの距離によってピクセル上のエッジ効果にウ
エイト付けすることで、エイリアスを減少させ、その結
果、ピクセルの中心に近接するポリゴンエッジの色がそ
のピクセルを支配するものもある。エッジがピクセルを
ただかすめるだけの場合は、エッジの色はピクセルの色
に対して最小限の影響しか与えない。また周知のよう
に、実際の画面ピクセルより緻密な解像度を有するサブ
ピクセルの仮想セット上の線またはエッジの因子を計算
し、その後、実際のピクセル各々に対応するサブピクセ
ルの因子を累積することによって、画像をレンダリング
する。透過の問題も、多くのレンダリング技術によって
追求されている。透過の問題に関して提示された従来の
解決方法には、スクーリンドア技術があるが、この技術
は最も使用方法が単純である。マスクを用いて、あるオ
ブジェクトにおけるピクセルのいくつかを存在するもの
とし、残りを存在しないものとして選別する。これは、
新聞の写真印刷に使用するカバー技術に似ている。結果
はきわめて粗雑なクラスで、コンピュータ画面上に現れ
る。透過性のレンダリングを扱う当業者も、ソートＺリ
スト技術を提案している。まず、プリミテイブの物体
は、不透明と透明の二つのリストに区分される。不透明
の物体は、可視性を決定するために、通常Ｚバッファを
使用してレンダリングされる。透明の物体は、視点から
の距離によってソートされ、その後レンダリングされ
る。この技術によって、適度に上質な画像が得られる
が、分離およびソート操作はきわめて非効率で遅い。

【００１６】マルチパス技術もまた、透過性のレンダリ
ングに有用であるが、本来は、上述の累積バッファレン
ダリングと併用する。透明度50％のオブジェクトは、図
形の半分においては不透明としてレンダリングされ、か
つ残りの半分においては透明としてレンダリングされ、
最終的に、図形は平均化されオブジェクトの透明度は５
０％になる。マルチパス方法は、複数の図形に対して必
要なため時間を要し、また、透明のタイプにも制限があ
る。パス数を増加させることによってレンダリングが遅
くなるのと引き換えに、精密な透明特性が得られるが、
離散断片的透明値でのみでしかレンダリングをすること
ができない。この方法では、ポリゴンを横切る透明値を
補間することはできない。

【００１７】数多くの高度なレンダリング技術が存在す
るにもかかわらず、ほとんどのワークステーションレン
ダリング処理には、限界があるので、多くの簡便法を用
いる単純な方法に制限される。このため、エイリアス除
去の問題は、より汎用性の高い画像変換アルゴリズムお
よびプロシージャと同様に、正確なハードウエア処理を
用いることに着目すべきである。

【００１８】

【発明が解決しようとする課題】本発明は上記従来例に
鑑みてなされたもので、エイリアス除去と透明性の処理
を含むグラフィクスデータのレンダリングを高精度にか
つ高速に行うレンダリング処理方法とその装置を提供す
ることを目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像レンダリング処理方法とその装置は以
下の構成を備える。即ち、各ピクセルデータは複数の画
像値を含み、画像表示装置上に前記ピクセルデータの配
列としてのグラフィクスデータをレンダリングするレン
ダリング装置であって、グラフィクスデータに対応し、
複数の画像値を有する少なくとも１つの頂点画像データ
を含むプリミテイブポリゴンデータを作成するポリゴン
ジェネレータ手段と、前記プリミテイブポリゴンデータ
の拡張とソートを行い、また、前記頂点画像データのペ
ア間の傾斜を計算する、前記ポリゴンジェネレータ手段
に結合されたセットアップ手段と、前記頂点画像データ
のペア間を補間し、前記ピクセル配列内の個々のピクセ
ルに対する前記プリミテイブポリゴンデータの部分のマ
ッピングを表すピクスリンクデータを生成する、前記セ
ットアップ手段に結合したレンダリング手段と、複数の
前記ピクスリンクデータを合成し、前記ピクセル配列中
の前記ピクセルデータの各々に対する前記画像値を生成
する、前記レンダリング手段に結合したブレンディング
手段と、第１の複数の前記ピクスリンクデータと第２の
複数の前記ピクスリンクデータを格納する、前記ブレン
ディング手段に結合したフレームバッファ手段と、ビデ
オ表示信号を前記ピクセルデータに対応して生成する、
前記ブレンディグ手段に接続したミキサー手段とを備
え、前記ピクスリンクデータの各々は、水平位置（Ｘ）
と、垂直位置（Ｙ）と、視点からの距離（Ｚ）と、赤
（Ｒ）と、緑（Ｇ）と、青（Ｂ）と、ピクセル領域カバ
レッジ（Ａ）を含み、前記ピクセル画像は、前記画像表
示装置でレンダリングされる。

【００２０】また、別の発明は、表示装置上に、ピクセ
ル画像配列としてのグラフィクスデータをレンダリング
する方法であって、前記グラフィクスデータの複数の２
次元断片を表すプリミテイブポリゴンデータを生成する
工程と、前記第１の頂点データを拡張して、前記画像値
を複数の第２の頂点データの各々が備える第２のポリゴ
ンデータを形成する工程と、第２の頂点データのペアを
表現する複数の第２のポリゴンエッジの傾斜を計算する
工程と、前記第２のポリゴンエッジの各々に沿って、前
記第２の頂点画像値を補間して、前記第２のポリゴン画
像の各々に沿った位置毎に、前記画像値を定義する工程
と、前記第２のポリゴンデータを、前記ピクセル画像配
列の水平境界にマッピングして、前記第２のポリゴンデ
ータをスライスし、また、複数の第３のポリゴンデータ
を生成する工程と、前記第３のポリゴンデータを、前記
ピクセル画像配列の垂直境界にマッピングして、前記第
３のポリゴンデータをダイシングし、各々が複数の前記
画像値を有する各複数のピクスリンクデータを生成する
工程と、前記ピクセル画像配列のピクセル領域に対し、
前記ピクスリンクデータの各々の面積を計算する工程
と、前記ピクスリンクデータを、前記ピクスリンクデー
タが視点（Ｚ）の画像値からの前記距離によって順序付
けされるようにメモリに格納する工程と、前記ピクセル
配列中の前記ピクセルの各々に対する前記ピクセルデー
タを生成する工程とを備え、前記プリミテイブポリゴン
データは、水平位置（Ｘ）と、垂直位置（Ｙ）と、視点
からの距離（Ｚ）と、赤（Ｒ）と、緑（Ｇ）と、青
（Ｂ）と、透明度（Ｔ）とを含む複数の画像値を有す
る、少なくとも１つの第１の頂点データを含み、前記ピ
クセルデータを生成する工程は、前記ピクセルデータ
を、もし、対応するピクスリンク領域カバレッジ値Ａが
単一であるなら、前記画像値（Ｚ）の最小値を有する前
記対応するピクスリンクデータと等しいみなし、単一で
ないなら、前記視点からの距離（Ｚ）の相対値に比例す
る前記対応するピクスリンクデータの各々に対する前記
画像値と、前記対応するピクスリンクデータ内の前記領
域カバレッジ（Ａ）をブレンディングして、前記ピクセ
ルデータの各々に対する画像値を生成する工程と、前記
ピクセルデータを、メモリに格納する工程と、前記格納
されたピクセルデータに対応するビデオ表示信号を生成
する工程を備える。

【００２１】また、別の発明は、複数の画像値を含むピ
クセルデータの配列としてのグラフィクスデータを、画
像表示装置上にレンダリングするレンダリング装置であ
って、グラフィクスデータに対応するプリミテイブポリ
ゴンデータを作成するポリゴンジェネレータ手段と、前
記プリミテイブポリゴンデータの拡張とソートを行い、
また、前記プリミテイブポリゴンデータが備える頂点画
像データのペア間の傾斜を計算するセットアップ手段
と、前記頂点画像データのペア間を補間し、前記ピクセ
ル配列内の個々のピクセルに対する前記プリミテイブポ
リゴンデータの部分のマッピングを示すピクスリンクデ
ータを生成するレンダリング手段と、複数の前記ピクス
リンクデータを合成し、前記ピクセル配列中の前記ピク
セルデータの各々に対する前記画像値を生成するブレン
ディング手段と、第１の複数の前記ピクスリンクデータ
と第２の複数の前記ピクスリンクデータを格納するフレ
ームバッファ手段と、ビデオ表示信号を前記ピクセルデ
ータに対応して生成するミキサー手段と、前記ビデオ表
示信号に基づいて、前記画像表示装置上に画像を形成す
る画像形成手段とを備える。

【００２２】また、別の発明は、複数の画像値を含むピ
クセルデータの配列としてのグラフィクスデータを、画
像表示装置上にレンダリングするレンダリング方法であ
って、グラフィクスデータに対応するプリミテイブポリ
ゴンデータを作成するポリゴンジェネレータ工程と、前
記プリミテイブポリゴンデータの拡張とソートを行い、
また、前記プリミテイブポリゴンデータが備える頂点画
像データのペア間の傾斜を計算するセットアップ工程
と、前記頂点画像データのペア間を補間し、前記ピクセ
ル配列内の個々のピクセルに対する前記プリミテイブポ
リゴンデータの部分のマッピングを示すピクスリンクデ
ータを生成するレンダリング工程と、複数の前記ピクス
リンクデータを合成し、前記ピクセル配列中の前記ピク
セルデータの各々に対する前記画像値を生成するブレン
ディング工程と、第１の複数の前記ピクスリンクデータ
と第２の複数の前記ピクスリンクデータを格納するフレ
ームバッファ工程と、ビデオ表示信号を前記ピクセルデ
ータに対応して生成するミキサー工程と、前記ビデオ表
示信号に基づいて、画像を形成する画像形成工程とを備
える。

【００２３】

【作用】以上の構成において、グラフィクスデータに対
応し、複数の画像値を有する少なくとも１つの頂点画像
データを含むプリミテイブポリゴンデータを、ポリゴン
ジェネレータ手段が作成し、前記ポリゴンジェネレータ
手段に結合されたセットアップ手段が、前記プリミテイ
ブポリゴンデータの拡張とソートを行い、また、前記頂
点画像データのペア間の傾斜を計算し、前記セットアッ
プ手段に結合したレンダリング手段が、前記頂点画像デ
ータのペア間を補間し、前記ピクセル配列内の個々のピ
クセルに対する前記プリミテイブポリゴンデータの部分
のマッピングを表すピクスリンクデータを生成し、前記
レンダリング手段に結合したブレンディング手段が、複
数の前記ピクスリンクデータを合成し、前記ピクセル配
列中の前記ピクセルデータの各々に対する前記画像値を
生成し、前記ブレンディング手段に結合したフレームバ
ッファ手段が、第１の複数の前記ピクスリンクデータと
第２の複数の前記ピクスリンクデータを格納し、前記ブ
レンディグ手段に接続したミキサー手段が、ビデオ表示
信号を前記ピクセルデータに対応して生成し、前記ピク
セル画像は、前記画像表示装置でレンダリングされる。

【００２４】また、別の発明は、表示装置上に、ピクセ
ル画像配列としてのグラフィクスデータをレンダリング
する方法であって、前記グラフィクスデータの複数の２
次元断片を表すプリミテイブポリゴンデータを生成し、
前記第１の頂点データを拡張して、前記画像値を複数の
第２の頂点データの各々が備える第２のポリゴンデータ
を形成し、第２の頂点データのペアを表現する複数の第
２のポリゴンエッジの傾斜を計算し、前記第２のポリゴ
ンエッジの各々に沿って、前記第２の頂点画像値を補間
して、前記第２のポリゴン画像の各々に沿った位置毎
に、前記画像値を定義し、前記第２のポリゴンデータ
を、前記ピクセル画像配列の水平境界にマッピングし
て、前記第２のポリゴンデータをスライスし、また、複
数の第３のポリゴンデータを生成し、前記第３のポリゴ
ンデータを、前記ピクセル画像配列の垂直境界にマッピ
ングして、前記第３のポリゴンデータをダイシングし、
各々が複数の前記画像値を有する各複数のピクスリンク
データを生成し、前記ピクセル画像配列のピクセル領域
に対し、前記ピクスリンクデータの各々の面積を計算
し、前記ピクスリンクデータを、前記ピクスリンクデー
タが視点（Ｚ）の画像値からの前記距離によって順序付
けされるようにメモリに格納し、前記ピクセル配列中の
前記ピクセルの各々に対する前記ピクセルデータを生成
し、前記プリミテイブポリゴンデータは、水平位置
（Ｘ）と、垂直位置（Ｙ）と、視点からの距離（Ｚ）
と、赤（Ｒ）と、緑（Ｇ）と、青（Ｂ）と、透明度
（Ｔ）とを含む複数の画像値を有する、少なくとも１つ
の第１の頂点データを含み、前記ピクセルデータの生成
は、以下の手順で実行する。即ち、前記ピクセルデータ
を、もし、対応するピクスリンク領域カバレッジ値Ａが
単一であるなら、前記画像値（Ｚ）の最小値を有する前
記対応するピクスリンクデータと等しいみなし、単一で
ないなら、前記視点からの距離（Ｚ）の相対値に比例す
る前記対応するピクスリンクデータの各々に対する前記
画像値と、前記対応するピクスリンクデータ内の前記領
域カバレッジ（Ａ）をブレンディングして、前記ピクセ
ルデータの各々に対する画像値を生成し、前記ピクセル
データを、メモリに格納し、前記格納されたピクセルデ
ータに対応するビデオ表示信号を生成する。

【００２５】また、別の発明は、複数の画像値を含むピ
クセルデータの配列としてのグラフィクスデータを、画
像表示装置上にレンダリングするレンダリング装置であ
って、ポリゴンジェネレータ手段が、グラフィクスデー
タに対応するプリミテイブポリゴンデータを作成し、セ
ットアップ手段が、前記プリミテイブポリゴンデータの
拡張とソートを行い、また、前記プリミテイブポリゴン
データが備える頂点画像データのペア間の傾斜を計算
し、レンダリング手段が、前記頂点画像データのペア間
を補間し、前記ピクセル配列内の個々のピクセルに対す
る前記プリミテイブポリゴンデータの部分のマッピング
を示すピクスリンクデータを生成し、ブレンディング手
段が、複数の前記ピクスリンクデータを合成し、前記ピ
クセル配列中の前記ピクセルデータの各々に対する前記
画像値を生成し、フレームバッファ手段が、第１の複数
の前記ピクスリンクデータと第２の複数の前記ピクスリ
ンクデータを格納し、ミキサー手段が、ビデオ表示信号
を前記ピクセルデータに対応して生成し、画像形成手段
が、前記ビデオ表示信号に基づいて、前記画像表示装置
上に画像を形成する。

【００２６】また、別の発明は、複数の画像値を含むピ
クセルデータの配列としてのグラフィクスデータを、画
像表示装置上にレンダリングするレンダリング方法であ
って、グラフィクスデータに対応するプリミテイブポリ
ゴンデータを作成し、前記プリミテイブポリゴンデータ
の拡張とソートを行い、また、前記プリミテイブポリゴ
ンデータが備える頂点画像データのペア間の傾斜を計算
し、前記頂点画像データのペア間を補間し、前記ピクセ
ル配列内の個々のピクセルに対する前記プリミテイブポ
リゴンデータの部分のマッピングを示すピクスリンクデ
ータを生成し、複数の前記ピクスリンクデータを合成
し、前記ピクセル配列中の前記ピクセルデータの各々に
対する前記画像値を生成し、第１の複数の前記ピクスリ
ンクデータと第２の複数の前記ピクスリンクデータをフ
レームバッファに格納し、ビデオ表示信号を前記ピクセ
ルデータに対応して生成し、前記ビデオ表示信号に基づ
いて、画像を形成する。

【実施例】ハードウェア内で実行される本実施例に係る
方法は、標準幾何学的公式を使用し、あらゆるピクセル
と各エッジのオーバーラップを計算することによる第１
の原理に帰着する。面積計算を制御自在にするために、
各ポリゴンを水平方向バンドおよび垂直方向バンドにス
ライスして、長方形、三角形、台形に変換し、全体の複
雑な面積計算を減らす。本実施例に係る方法は、添付の
図１〜図５に示される一連のステップを含む。

【００２７】図１において、三角形またはポリゴンが設
定され、関連するピクセルが設定される。点は、大きさ
がゼロの数学的抽象点から、その点のサブピクセル位置
に中心を置くピクセルよりもやや広く覆う小ポリゴンま
で拡張される。端点のサブピクセル位置を用いて、線
は、幅がゼロの抽象点から細長長方形にまで拡張され
る。ポリゴン頂点は、最小画像パラメータ値を有する頂
点から、反時計回り（ＣＣＷ）に順番に順序付けられ
る。ピクセルの境界は、図１に点線で示されている。各
ポリゴンエッジの傾斜は、所望の画像パラメータ各々に
対して計算され、線形補間係数は所望の画像パラメータ
すべてに対して計算される（図６）。

【００２８】図２は、図１の三角形を垂直ピクセル境界
に沿って走査ラインに"スライス"したものである。各走
査ラインの最初のピクセルに対する画像パラメータ値が
計算される。

【００２９】図３においては、走査ライン区画はさいの
目状に切られ、複数の単一のピクセルが生成され、ま
た、部分的にカバーされた各ピクセルの面積が計算され
る。各ピクセルを通過するエッジの位置に依存して、種
々の加減算を使用すれば、部分的なピクセル領域カバレ
ージを十分計算することができる。各カバレージ領域
は、三角形、長方形または台形のいずれかであるので、
計算は比較的単純である。

【００３０】図４は、代表的な部分的カバーピクセルを
示す。その領域は、長方形の領域から三角形を差引いた
ものである。

【００３１】図５は、３つの個別の面積計算を必要とす
る複合カバレージ計算を示す図である。各画像成分から
の因子を加算することによって、７つの所望の画像パラ
メータが、各ピクセルで計算される。ここで、この因子
は、全ピクセル領域によって分割された画像成分によっ
てカバーされるピクセル領域の割合に等しい。

【００３２】最終表示画像は、各ピクセルでの、複数の
異なる構成ポリゴンからの因子を混合することによって
得られる。"さいの目分割"によって生成された因子を"
ピクスリンク"と呼ぶ。さいの目分割処理から得られる
各ピクスリンクは、７つの画像パラメータに対する個々
の値を含むデータオブジェクトにリンクされる。単一の
ピクスリンクは、ピクセル全体または一部をカバーする
ことができる。幾つかのピクスリンクは、一つの単一の
ピクセルに寄与するかもしれない。さいの目分割処理か
らの得られる各ピクスリンクは、独立して処理され、こ
の処理の結果は混合され、合成画像パラメータが生成さ
れる。

【００３３】例えば、視点（Ｚ）からの画像"距離"が比
較され、視点からの距離の順に、より近い因子は遠い因
子上に混合される。より近いピクセルリンク領域値が完
全なカバレージを示す時、最上部のピクスリンクの色が
そのピクセルに割当てられる。もし、より上部のピクス
リンクが完全にピクセルをカバーしない場合は、その色
は、より下部のピクセルリンクからのピクスリンク色と
混合される。この色の混合は、より上部のピクセルリン
クとより下部のピクセルリンクの領域カバレージに比例
する。もし、２つ以上のピクセルリンクが単一のピクセ
ルに寄与する場合、ピクセルの完全なカバレージを得る
ために、これらの因子は最上部から最下部まで混合され
る。他のイメージパラメータ、例えば、輝度のようなも
のも、同様に混合される。

【００３４】１つ以上のポリゴンまたはエッジが、いく
つかのピクセルで存在するかもしれない。このことは、
線がその他の線またはポリゴン上に描かれた場合やオブ
ジェクトがポリゴンエッジの陰に見える時などに、実際
に頻繁に発生する。また、透明画像の場合、単一のピク
セルが、しばしばより近くの透明オブジェクトおよびよ
り遠くの不透明オブジェクトの両方を表すことがある。
これらの異なるピクセルの因子の効果は合成される必要
がある。

【００３５】従来の技術では、より遠くのオブジェクト
上のエッジのエイリアス除去と透過性を得るためには、
視点からオブジェクトまでの距離に対応して、オブジェ
クトをソーテイングする必要があった。本実施例の方法
では、リストデータオブジェクトを用いることによっ
て、複数因子の合成が各ピクセルごとに達成され、様々
な関連するポリゴンに対する画像パラメータ因子を格納
する。このため、色の画像パラメータについては、１つ
のポリゴンがピクセルの色に寄与する場合、視点からの
ポリゴンの距離が用いられ、リスト中のその場所を得
る。本実施例の利点は、このようなすべてのポリゴン
を、どのような順序でもシステムに提供することができ
るので、ソーテイング操作は必要とされない。さらに、
本実施例では、視点から遠方のオブジェクトに対して、
適切なエッジのエイリアス除去を行うことができる。

【００３６】本実施例に係るリストデータオブジェクト
は、視点からの距離の順に維持される。このリストは、
リスト中のどの点にでも新しい要素を挿入することがで
きるよう構成されている。リストは、デイスプレー上の
各ピクセルに対して維持される。完全にカバーされ、そ
のため見ることができないオブジェクトは、そのリスト
が構築されるとき、そのリストから除去される。このた
め、ソーテイング処理は必要とされない。本実施例によ
れば、大きい画像が多数の小ポリゴンから構成される場
合、処理時間を大幅に節約することができる。

【００３７】最後に、本実施例のシステム全体は、ハー
ドウェアに組み込まれる。これは、コマンドパイプライ
ン処理の導入と、プロセス制御のシングルステートマシ
ンを用いることで可能となる。本実施例の目的と有効な
点は、サブピクセルスライス技術と、さいの目分割技術
と、ピクスリンク混合技術との組合せをハードウェアに
組み込むことによって、そのハードウェア実行の処理パ
ワーを高めることにある。

【００３８】[図面の簡単な説明] 本実施例をより完全に理解するために、添付図面に描か
れた実施例の詳細な説明を以下行う。図１は、本実施例
の基本三角形の用語を示す図である。

【００３９】図２は、本実施例の基本三角形スライス操
作を示す図である。

【００４０】図３は、本実施例の基本三角形ダイシング
（さいの目分割）操作を示す図である。

【００４１】図４は、本実施例のシステムに使用する部
分的にカバーされたピクセルの面積計算を示す図であ
る。

【００４２】図５は、本実施例のシステムに使用する部
分的にカバーされたピクセルの複合面積計算を示す図で
ある。

【００４３】図６は、本実施例のシステムにおいて使用
する画像パラメータに関する平面方程式の公式を示す図
である。

【００４４】図７は、本実施例の方法の利用に適したワ
ークステーショングラフィックプロセッサを示す図であ
る。

【００４５】図８は、本実施例のレンダリングパイプラ
インの機能ブロック図である。

【００４６】図９Ａと図９Ｂは、本実施例の画像生成ボ
ード（ＩＧＢ）の詳細機能ブロック図である。

【００４７】図１０Ａと図１０Ｂは、本実施例のＰＨＩ
ＧＳ幾何ボード（ＰＧＢ）の詳細機能ブロック図であ
る。

【００４８】図１１Ａと図１１Ｂは、本実施例のフレー
ムバッファメモリを示すブロック図である。

【００４９】図１２Ａ、図１２ＢＡ、図１２ＢＢ、図１
２ＢＣ、図１２ＢＤ、図１２ＣＡ、図１２ＣＢ、図１２
ＣＣは、本実施例のブレンダＡＳＩＣを示す詳細機能ブ
ロック図である。

【００５０】図１３は、本実施例の単純パイプライン制
御の概念を示す図である。

【００５１】図１４は、本実施例の完全パイプライン制
御の概念を示す図である。

【００５２】図１５は、本実施例のステートマシンで使
われる２ホットステート符号化パラメータのテーブルを
示す。

【００５３】図１６Ａと図１６Ｂと図１６Ｃは、本実施
例のレンダリング（スライサー／ダイサー）ＡＳＩＣを
示す詳細機能ブロック図である。

【００５４】図１７は、本実施例のレンダリングＡＳＩ
Ｃにおいて使用されるX-on-next-Y公式を示す図であ
る。

【００５５】図１８は、本実施例のレンダリングＡＳＩ
Ｃにおいて使用されるX-on-next-Y公式を示す図であ
る。

【００５６】図１９は、本実施例のレンダリングＡＳＩ
Ｃによって使用される調整された基本色公式を示す図で
ある。

【００５７】図２０は、本実施例のレンダリングＡＳＩ
Ｃによって使用される長方形公式を示す図である。

【００５８】図２１Ａ、図２１Ｂ、図２１Ｃは、本実施
例のフィル長方形(Fill Rectangle)プロシージャとフィ
ルイン次ピクセル(Fill-in Next Pixel)プロシージャを
示す図である。

【００５９】図２２Ａ、図２２Ｂ、図２２Ｃは、本実施
例の点と線インターセプトプロシージャを示す図であ
る。

【００６０】図２３Ａ、図２３ＢＡ、図２３ＢＢは、本
実施例の三角形インターセプトプロシージャを示す図で
ある。

【００６１】図２４Ａ、図２４Ｂ、図２４Ｃ、図２４Ｄ
は、本実施例のピクセル生成ユニットのポリゴン処理ユ
ニット（ＰＩＸＧＥＮＡ）の特性を示す図である。

【００６２】図２５は、本実施例のピクセル生成ユニッ
トのスパン処理ユニット（ＰＩＸＧＥＮＢＥＮ）のスパ
ンカウンタユニット（ＰＢＣＮＴ）の特性を示す図であ
る。

【００６３】図２６Ａ、図２６Ｂ、図２６Ｃ、図２６
Ｄ、図２６Ｅは、本実施例のピクセル生成ユニットのス
パン処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメント
ユニット（ＰＢＳＥＧ）の特性を示す図である。

【００６４】図２７Ａ、図２７Ｂ、図２７Ｃは、本実施
例のピクセル生成ユニットのスパン処理ユニット（ＰＩ
ＸＧＥＮＢＥＮ）のセグメントユニット（ＰＢＳＥＧ）
によって使用される計算プロシージャを示す図である。

【００６５】図２８Ａと図２８Ｂは、本実施例のピクセ
ル生成ユニットのピクセル処理ユニット（ＰＩＸＧＥＮ
Ｃ）の面積計算要素において使用される計算プロシージ
ャを示す図である。

【００６６】図２９Ａと図２９Ｂは、本実施例のピクセ
ル生成ユニットのピクセル処理ユニット（ＰＩＸＧＥＮ
Ｃ）の面積計算要素によって使用される擬似コードを示
す図である。

【００６７】図３０は、本実施例のピクセル生成ユニッ
トのピクセル処理ユニット（ＰＩＸＧＥＮＣ）の色補間
要素の機能ブロックを示す図である。

【００６８】図３１は、本実施例のセットアップＡＳＩ
Ｃの機能ブロック図である。 [好適な実施例の詳細な説明] レンダリングシステムの性能の概要 本実施例のレンダリングシステムは、以下の性能を有す
る。点、線およびポリゴンはエイリアス除去される。本
システムは、主に、使用可能なエイリアス除去を実行す
る。標準解像度は、１２８０×１０２４である。オプシ
ョン解像度は、２０４８×２０４８である。仮想画像解
像度は、少なくとも物理解像度の８倍である（すなわち
１２８０×１０２４システムに対しては１０２４０×８
１９２である）。色は、完全２４ビットＲＧＢである。
表示信号は、標準色モニタに適応する。

【００６９】点、線の端点およびポリゴンの頂点は、少
なくともピクセルの８分の１の精度で位置設定される。
背景は、いかなる色でも可能で、黒色である必要はな
い。線の輝度は、表示の角度により異なる。線端は、正
方形で線の角度に対し垂直である。透明はサポートさ
れ、透明オブジェクトをランダムなＺ順にレンダリング
することができる。本実施例のレンダリングシステム
は、一枚の９Ｕ形式因子ボードに完全に適合するハード
ウエア内で実現される。

【００７０】本実施例のレンダリングプロシージャは、
概念的に、以下に示す３つのタスクに分類される。 １） 基本ポリゴンによってカバーされるピクセルが認
識される。

【００７１】２） 赤（Ｒ）、緑（Ｇ）、青（Ｂ）、Ｚ
深度（Ｚ）、透明度（Ｔ）およびパターン座標（Ｕおよ
びＶ）値は、第１のタスクにおいて認識される各ピクセ
ルに対して決定される。

【００７２】３） 第２のタスクから生じたピクセル
（色とＺ値を含む）は、予めレンダリングされたプリミ
テイブから生じたピクセルと合体される。第１のカバレ
ージタスク開始には、各プリミテイブは、１個以上の頂
点を有することに注意する。各頂点は、それぞれに対応
するＸ、Ｙ、Ｚ、Ｒ、Ｇ、Ｂ、Ｔ、ＵおよびＶの値を有
する。ピクセルは、長方形二次元グリッドとして考える
ことができる。Ｘ値およびＹ値は整数部と小数部の両方
から成る実数であり、ピクセルグリッド上のプリミテイ
ブの頂点の位置を表す。点は、領域内の１つかそれ以上
のピクセルをわずかに広くカバーする正方形として表さ
れる。線は、一方の端点から他の端点まで伸びる細長い
長方形で、幅はピクセルよりわずかに広いものとして表
される。ポリゴンは、単に頂点によって囲まれた領域と
して表される。

【００７３】ピクセルは、部分的または全体的にプリミ
テイブにカバーされる。完全にカバーされたピクセルの
処理は単純だが、部分的にカバーされたピクセルには、
より多くの作業が必要になる。これらのピクセルについ
て、そのカバレージ領域は計算される必要がある。プリ
ミテイブ内の全ピクセルが識別され、部分的カバレージ
領域が計算された時、第１のカバレージタスクの処理は
終了する。

【００７４】第２のタスクでは、第１の工程における各
ピクセルの色値およびＺ値は、プリミテイブ頂点の色お
よびＺ値を線形補間することにより計算される。

【００７５】第３のタスクでは、Ｚバッファのように配
列したリンクリストを使用することによって、第２の工
程からのピクセルは、他のプリミテイブからのピクセル
と混合される。ピクセルの部分カバレージの場合には、
複数の部分カバレージ因子は、Ｚ順に格納される。プリ
ミテイブによって部分的にカバーされたピクセルに対す
る因子は、そのプリミテイブによってカバーされたピク
セル領域に比例する。これは、ボックスフィルタを用い
ることによって、効果的なエイリアス除去を行う。

【００７６】上述のプロシージャのコンピュータによる
実現は、異なるシーケンスで生じる。ピクセルを識別す
るタスク１と、ピクセルにおける値を検出するタスク２
とが組み合わされる。ピクセルを混合するタスク３は、
異なる工程として残される。

【００７７】タスク１とタスク２を組み合せて、以下３
つのサブタスクを実行する。サブタスク１Ａ） セット
アップ − 点は、ゼロサイズの数学的抽象点から、そ
の点のサブピクセル位置に中心を置くピクセルよりもや
や広くカバーする小ポリゴンまで拡張される。線は、そ
の端点のサブピクセル位置を用いて、幅がゼロの抽象線
から、細長い長方形まで拡張される。ポリゴンの頂点
は、方向（時計回りと反時計回り）がチェックされ、必
要に応じて（このハードウエアは、反時計回り（ＣＣ
Ｗ）のポリゴンだけを描画する）、反転されて、Ｘにお
ける最小頂点が配置される。図１は、ＣＣＷ順にソート
された頂点Ｐ０、Ｐ１およびＰ２を持つ三角形を示す。
ピクセルの境界は、鎖線で描画され、ポリゴンの処理を
描いている。セットアップＡＳＩＣは、ポリゴンエッジ
の斜きを計算する。次に、Ｒ、Ｇ、Ｂ、Ｚ、Ｔ、Ｕおよ
びＶの線形補間係数が計算される。ポリゴンによって
は、これらの値の全ての補間を必要としないものもある
かもしれない。例えば、パタンがそのプリミテイブに適
用されていないならば、ＵおよびＶは不要である。パタ
ンが適用されているプリミテイブに対して、そのパタン
のミップマップ（mipmap）レベルが計算される。

【００７８】サブタスク（１Ｂ） スライシング −
ポリゴン（今、すべてのプリミテイブはポリゴンである
とする）は、走査ライン境界上でスライスされる。図２
は、図１と同様の三角形を示し、垂直ピクセル境界に沿
って、複数の走査ラインにスライスされる。走査ライン
上の第１のピクセルのＲ、Ｇ、Ｂ、Ｚ、Ｔ、ＵおよびＶ
の値が計算される。

【００７９】サブタスク（１Ｃ）ダイシング − 走査
ラインの小片を、個々のピクセルに分割し、部分的にカ
バーされたピクセルの領域（Ａ）が計算される。図３
は、水平ピクセル境界に沿ってカットされた三角形を示
す。部分的にカバーされたピクセルの領域が計算され
る。ピクセルを通過する基本ポリゴンエッジに基づい
て、ピクセル領域カバレッジを計算するために、領域の
様々な加減算が必要とされる。各サブ領域は、三角形か
長方形か台形であるため、必要な計算は単純である。

【００８０】図４は、部分的にカバーされたピクセルの
一例を示す。その領域は、長方形の面積（Ｈ＊Ｗ）から
三角形の面積（ｈ１＊ｗ１）／２を引いた部分になる。
図５は、より複雑な例を示す。エリア１は、上辺より下
の領域であり、長方形（Ｈ＊Ｗ）から三角形（（ｈｒ＊
ｗｒ）／２）を引いた領域である。エリア２は、底辺よ
り下の領域であり、台形（（ｈ11＋ｈ12）／２＊ｗ））
である。カバーピクセル領域は、エリア１からエリア２
を引いた領域である。

【００８１】図６は、頂点間のＺ、Ｒ、Ｇ、Ｂ、Ｔ、Ｕ
およびＶの値の補間に使用する平面方程式の公式化を示
す。部分的に透明なプリミテイブに関して、領域（Ａ）
には透明度（Ｔ）が乗じられ、縮小された領域カバレッ
ジ因子（Ａ）を生成する。

【００８２】タスク（３）ブレンディング − ここで
は"ピクセル"という用語は、より厳密に定義され、本実
施例のブレンダで使用する部分カバー要素を識別する。
ピクセルは、画面の最小の離散アドレス可能領域として
定義される。フレ−ムバッファ内に格納され、また、画
面のアップデートに用いられる最終色もまた、ピクセル
と呼ばれる。逆に、ピクスリンク（ＰＩＸＬＩＮＫ）
は、ダイサによって生成された値として定義される。ダ
イサから生成された各ピクスリンクは、Ｘ、Ｙ、Ｚ、
Ｒ、Ｇ、ＢおよびＡ値のベクトルにリンクされる。ピク
スリンクは、ピクセルの一部または全部をカバーするこ
とができる。いくつかのピクスリンクは、単一のピクセ
ルに寄与するかも知れない。フレームバッファは、各ピ
クセルいおいて、Ｚ、Ｒ、Ｇ、ＢおよびＡ値を含む、１
個以上のピクスリンクを格納する。

【００８３】ダイサから生成される各ピクスリンクは、
独立に処理される。この処理結果は、ブレンドされて、
フレームバッファに格納される。各新ピクスリンクのＺ
値は、フレームバッファの最上部のピクスリンク値と比
較される。もし、新Ｚが旧Ｚより視点に近ければ、新ピ
クスリンクは、旧ピックスリンク上に"ブレンド"され
る。それ以外は、新ピクスリンクは、旧ピクスリンクの
下に"ブレンド"される。Ｚが等しい場合は、新ピックス
リンクは、旧ピックスリンクの下に"ブレンド"される。
最上部のピクスリンク領域値が、完全なカバレージを示
している場合には、最上部のピクスリンクの色が使われ
る。この１つの条件が、本技術における標準Ｚバッファ
プロシージャに等価である。

【００８４】最上部のピクスリンクが、ピクセルの部分
的カバレージを示す領域値を有する場合には、ブレンデ
ィングは必要とされない。結果として生成されるピクセ
ル色は、最上部ピクスリンク色と下層ピクスリンク色を
ブレンディングした混合色である。色の混合は、最上部
および下位のピックスリンクの領域カバレージに比例す
る。単一のピクセルに寄与する、２つ以上のピクスリン
クがあっても良い。このような場合には、完全なピクセ
ルカバレージが達成されるまで、いくつかのピックスリ
ンクは先頭から底部までブレンドされる。

【００８５】パタンは、ブレンダによって適用される。
パタンが使用可能な場合には、ピクスリンクからのＵお
よびＶのパタン座標値、およびミップマップ（ｍｉｐｍ
ａｐ）レベルが、セットアップ手続きによって計算され
る。その後、これらは８個のパタン値を得るために使わ
れる。パタン値は３線補間され、単一のパタン値を生成
する。この値は、ピクスリンクのＲ、Ｇ、ＢおよびＡ値
を修正するために適用される。ピクスリンクがフレーム
バッファで処理される前に、パタンは適用される。 ハードウェア実施例の概要 本実施例のレンダリングシステムのハードウェア態様
は、上述した手続き的実現に非常に似ている。そのハー
ドウェア態様は、４つの異なる専用集積回路（ＡＳＩ
Ｃ）設計を含む。フレームバッファを伴い、それらの４
つのＡＳＩＣは、本実施例のレンダリングパイプライン
を構成する。本実施例のパイプラインを説明するため
に、ＰＨＩＧＳ画像表示システムハードウェアが、トッ
プダウンに説明される。

【００８６】図７のＰＨＩＧＳウィンドウズ表示システ
ムは、２つの主要なサブシステムから成るグラフィクス
ワークステーションである。第１のサブシステムは、Ｃ
ＰＵ（Sun SPARC）、またはワークステーションプロセ
ッサ（ＷＰ）２０である。第２のサブシステムは、Mega
tecグラフィックアクセラレータ２２である。各サブシ
ステムは、独自のシャーシに存在する。両サブシステム
は、ケーブルによって接続されている。本実施例のレン
ダリングシステムは、グラフィックアクセラレータ２２
内に備えられる。

【００８７】ＷＰ２０は、標準ＣＰＵであり、キーボー
ド、色モニタ、ディスクなどを含む。ワークステーショ
ンインタフェースボード（ＷＩＢ）２４は、ＷＰシャシ
内のスロットを占有する。

【００８８】グラフィックスサブシステム２２は、バッ
クプレーン（図示せず）と３枚のボードとを備えるシャ
ーシを含む。グラフィックスインタフェースボード（Ｇ
ＩＢ）２６はケーブルを介してＷＩＢ２４に接続され、
バックプレーンを介してその他のボードに接続される。
ＰＨＩＧＳ幾何ボード（ＰＧＢ）２８は、グラフィック
ス表示リストを格納し、表示リストを検索し、幾何プリ
ミティブを変換する。画像生成ボード（ＩＧＢ）３０
は、幾何プリミティブをレンダリングし、画像を構築
し、完成画像をＲＧＢケーブルを介して色モニタ（不図
示）に表示する。

【００８９】図７の画像表示システムの心臓部は、ＰＧ
Ｂ２８とＩＧＢ３０にあり、これらは互いにすべてのグ
ラフィックスを機能的に供給する。ＰＧＢ２８は、サー
バ側の中央構造記憶装置（ＣＳＳ）と複数（９個まで）
のインテル社（Intel）80860XPマイクロプロセッサとを
含む。これらは、ＰＨＩＧＳ ＣＳＳ検索と、Ｘおよび
ＰＨＩＧＳの幾何計算と、イメージングなどの付加的な
機能とを実行する。ＩＧＢ３０は、フレームバッファ
と、オフ画面記憶装置と、色探索表と、カーソルハード
ウェアと、複数のカスタムグラフィックスチップを含
み、本実施例に係るピクセルレンダリングプリミティブ
およびビデオ出力生成プロシージャを実行する。

【００９０】図８は、本実施例に係るレンダリングシス
テムを示し、これはＩＧＢ３０内に含まれる。ＩＧＢ３
０は、グラフィックスアクセラレータの半分である。Ｉ
ＧＢ３０は、専用レンダリングパイプラインと、フレー
ムバッファと、オフスクリーンメモリとから成る。ＩＧ
Ｂ３０は、専用集積回路（ＡＳＩＣ）を使用し、非常に
高い性能を提供する。ＩＧＢ３０は、限定数の処理を非
常に高速に実行する。複合タスクはＩＧＢ３０用に単純
な演算に分解される。ＩＧＢ３０レンダリングパイプラ
インは、主に図８に示す５つの構成要素を含む。セット
アップＡＳＩＣ３２は、頂点データをバッファリング
し、傾斜を計算し、線を指定の線幅にまで拡張し、点を
指定の点サイズまで拡大し、その点を三角形にソート
し、データをスライサ／ダイサに伝送する。ＩＧＢ３０
は、２つのセットアップＡＳＩＣを含む。上述のセット
アップ演算に加えて、セットアップＡＳＩＣも１組の頂
点レジスタを含む。これらのレジスタは、バッファとし
て機能し、複数の頂点のロードを一度に１つ実行するこ
とができる。

【００９１】スライサ／ダイサＡＳＩＣ３４（レンダリ
ングＡＳＩＣ３４とも呼ぶ）は、点、線およびポリゴン
のエッジを走査し、Ｘ、Ｙ、Ｚ、Ｒ、Ｇ、Ｂ、Ｔ、Ｕお
よびＶのデータを走査線に補間する。そして、走査線の
ピクセルの領域カバレージを計算し、ピクセルデータを
ブレンダにパスする。ＩＧＢ３０は、５つのスライサ／
ダイサを含む。

【００９２】ブレンダＡＳＩＣ３６は、領域カバレージ
を含むピクセル値をスライサ／ダイサから受信し、Ｚバ
ッファリングを実行する。そして、複数のプリミティブ
によって部分的にカバーされ、またパタンをマッピング
するピクセルに対して、色をブレンドする。ＩＧＢ３０
は、１０個のブレンダＡＳＩＣを含む。ブレンダＡＳＩ
Ｃ３６は、（非常に高速の）２０通りのインタリーブア
クセスをバッファメモリ３８に提供する。

【００９３】フレームバッファメモリ３８は、（Ａ）
（ピクセルエリアカバレージ）と同様に、通常のＲＧＢ
Ｚ値を格納する。フレームバッファメモリ３８は、ピク
セルあたりＲＧＢＺＡ値の複数のセットを格納し、エイ
リアス除去および透明化プロシージャに使用する。フレ
ームバッファ３８は、２０バンクのメモリに分割され
る。

【００９４】ミクサＡＳＩＣ４０は、ビテオタイミング
と制御ロジックを含む。これは、７色ハードウェアカー
ソルを組み込む。ＩＧＢ３０は、３つのミクサＡＳＩＣ
を含む。

【００９５】本実施例に係るレンダリングシステムは、
スライサ／ダイサＡＳＩＣ３４、ブレンダＡＳＩＣ３６
およびフレームバッファメモリ３８に含まれる。

【００９６】図９Ａと図９Ｂは、本実施例に係るＩＧＢ
３０の機能ブロック図である。図１０Ａと図１０Ｂは、
本実施例のＰＧＢ２８の機能ブロック図である。ＰＨＩ
ＧＳ幾何ボード（ＰＧＢ）ＰＧＢ２８は、グラフィック
スパイプラインの第１のボードであり、ＷＰと残りのグ
ラフィックスシステムの間の論理インタフェースを提供
する。図１０Ａと図１０Ｂは、ＰＧＢハードウェアを示
し、カスタム高性能バスに対するインタフェースと、Ｃ
ＣＳマネジメントと、変換と、ＩＧＢインタフェース
と、タイミングレジスタと、ＬＥＤクラス標識、バージ
ョンＥＡＲＯＭ、ブートＰＲＯＭおよびワークステーシ
ョンプロセッサコンソールサポートとを含む。

【００９７】ＰＧＢ−ＷＰインタフェースは、ＷＰのＳ
バス上の単一のインタフェースボード２４を介する。Ｆ
ＩＦＯは、システムデータフローに対して、ＷＰ２０を
補助する。

【００９８】サーバ側中央ストラクチャストア（ＣＳ
Ｓ）管理は、編集および検索処理を含む。これらの機能
は、トラバーサルエンジン（ＴＥ）４２によって、ＰＧ
Ｂ２８上で実行される。ハードウェア構成要素（図１０
Ａと図１０Ｂ）は、ＣＳＳ管理に含まれ、ワークステー
ションプロセッサトラバーサルエンジン（ＷＰ−ＴＥ）
ＦＩＦＯ４４と、トラバーサルエンジン（ＴＥ）４２
と、トラバーサルエンジン中央ストラクチャストアメモ
リ４６と、トラバーサルエンジンダイレクトメモリアク
セスサポート４８とを含む。

【００９９】ＰＧＢ２８は、ＷＰ２０とＴＥ４２との間
に、ハードウェアＷＰ−ＴＥ ＦＩＦＯ４４を含む。こ
れによって、ＴＷ４２がＷＰ２０からのデータ受取りが
可能になるまで、ＷＰ２０を待たせることなしに、３２
ビットコマンドおよびデータをＷＰ２０からＴＥ４２へ
パスすることを許す。

【０１００】ＰＧＢ上のトラバーサルエンジン（ＴＥ）
４２は、５０MHzのIntel 80860XPである。ＴＥ４２は、
ＰＨＩＧＳサーバ側ＣＳＳを検索し、ＰＦＩＧＳウィン
ドウグラフィックスのプリミティブ、属性および変換値
と、Ｘウィンドウのグラフィックスのプリミティブおよ
び属性とを幾何エンジン（ＧＥＳ）に伝送する。ＴＥ４
２は、ＷＰ−ＴＥ ＦＩＦＯ４４と、ＴＷ−ＣＳＳメモ
リ４６と、ブートＰＲＯＭ（不図示）と、バージョンＥ
ＡＲＯＭ（不図示）と、タイミングレジスタ５０と、Ｇ
Ｅメモリ５２と、フレームバッファメモリ３８とにアク
セスする。ＰＧＢ２８上のＴＥ−ＣＳＳメモリ４６は、
ＴＥ４２に対するコードおよびデータと、ＰＨＩＧＳサ
ーバ側ＣＳＳすなわちＰＨＩＧＳ表示リストを含む。

【０１０１】ＴＥ−ＣＳＳメモリ４６のコンフィグレー
ションは、表面実装メモリチップである４MBパリティ保
護ＤＲＡＭを用いて、３２MBまたは６４MBを構成してい
る。ユーザが入手できるＴＥ−ＣＳＳメモリ４６の量
は、ＴＥコードとデータの格納に必要な概算の２MB、お
よびコンソールメールボックスメモリに割当てられる１
６０KBよりも少ない。ＴＥ−ＣＳＳメモリ４６を、プロ
プラエタリ高性能ＩバスおよびＴＥ−ＣＳＳローカルバ
スからアクセスすることができる。プロプラエタリ高性
能Ｉバスインタフェースによって、ＴＥ−ＣＳＳメモリ
４６のすべてにアクセスし、ＴＥ４２に対するコードお
よびデータをロードすることができる。ＴＥ４２は、80
860XPメモリマネジメント装置（ＭＭＵ）を利用し、Ｃ
ＳＳデータを含むＴＥ−ＣＳＳメモリ４６の部分を仮想
アドレス空間にマッピングする。ＴＥ４２は、ＷＰ２０
で実行するページドメイン処理（不図示）を伴い、仮想
ＣＳＳをサポートする。ＣＳＳデータを含むＴＥ−ＣＳ
Ｓメモリ４６の物理ページは、ＷＰ２０のメモリから、
また、ＷＰ２０のメモリにスワップされ、ページドメイ
ンによって管理される。

【０１０２】ＣＳＳとＷＰ−ＴＥ ＦＩＦＯ４４の間の
データ転送速度を上げるため、ＤＭＡ機能が提供され
る。ＴＥ４２が、命令語と、エレメントの１つかそれ以
上の引数を読込み、そのタイプとサイズを決定しなけれ
ばならない場合、ＣＳＳからのエレメントを読込み、必
要に応じて、ＷＰ−ＴＥ ＦＩＦＯ４４に書込む。これ
からＷＰ−ＴＥ ＦＩＦＯ４４に書込まれなければなら
ないエレメントに対する語数が一旦決まると、ＴＥ４２
は、このＤＭＡ機能を用いて転送する。このモードによ
って、ＴＥ４２がＣＳＳから各値を読み、それをＷＰ−
ＴＥ ＦＩＦＯ４４に書込む手間が省ける。その代わり
に、ＴＥ４２は、エレメントに対して残っている語を読
込み、自動的にＷＰ−ＴＥ ＦＩＦＯ４４に書込むこと
ができる。

【０１０３】いくつかの画像変換機能は、幾何エンジン
４８のＰＧＢ２８上のIntel 80860XPプロセッサによっ
て実行される。この変換動作に関するハードウェア要素
には、トラバーサルエンジン−幾何エンジン（ＴＥ−Ｇ
Ｅ） ＦＩＦＯ５４と、８個のプロセッサＧＥ０Ａ-ＧＥ
３Ａを備える幾何エンジン（ＧＥ）４８と、幾何エンジ
ンメモリ５２と、各ＧＥプロセッサに対する幾何エンジ
ン−ＩＧＢ ＦＩＦＯ５６と、幾何エンジンルーチン制
御ハードウェア５８とを含む。次に、これらを簡潔に説
明する（図１０Ａと図１０Ｂ）。

【０１０４】トラバーサルエンジン−幾何エンジン（Ｔ
Ｅ−ＧＥ）ＦＩＦＯ５４は、ＧＥ４８が読込み可能にな
るまでＴＥ４２を待たせることなく、６４ビットコマン
ドおよびデータをＴＥ４２からＧＥ４８にパスすること
ができる。

【０１０５】８個の幾何エンジン（ＧＥ）プロセッサ４
８は、Ｘと、ＰＨＩＧＳと、画像変換を実行する。各プ
ロセッサ４８は、４０MHzで実行するIntel 80860XPプロ
セッサである。全てのＧＥプロセッサ４８は、すべての
ＧＥに対する共通コードと各ＧＥに必要なＸおよびＰＨ
ＩＧＳのデータの専用コピーとを含むメモリ５２を共有
する。このメモリ５２はまた、ＷＰ２０にアクセスし
て、ＧＥコードおよびデータをロードすることができ
る。

【０１０６】ＧＥ４８は、ＸおよびＰＨＩＧＳグラフィ
ックスプリミティブを変換し、ＰＨＩＧＳ変換を連結
し、ＰＨＩＧＳ光照射計算を実行し、ＸおよびＰＨＩＧ
Ｓ属性情報をＩＧＢ３０にパスし、複合画像処理機能を
実行する。各ＧＥ４８は、ＷＰ−ＴＥ ＦＩＦＯ４４
と、ＧＥメモリ５２と、ＧＥ−ＩＧＢ ＦＩＦＯ５６
と、ＴＥ−ＣＳＳメモリ４６と、ブートＰＲＯＭ（図示
せず）と、バージョンＥＡＲＯＭ（不図示）と、タイミ
ングレジスタ５０と、フレームバッファメモリとにアク
セスする。

【０１０７】ＰＧＢ２８は、ＧＥ４８とＩＧＢ３０上の
セットアップグラフィックスチップ６０（図９）間に、
４つのＦＩＦＯ５６を含む。各ＦＩＦＯは、２つのＧＥ
によって共有される。これによって、セットアップグラ
フィックスチップ６０がデータを受けとるまでＧＥが待
つことなしに、ＧＥからセットアップグラフィックスチ
ップ６０に、３２ビットコマンドおよびデータをパスす
ることができる。

【０１０８】ルーテイングハードウェア５８は、（１）
ＷＰ−ＴＥ ＦＩＦＯ４４とＧＥ４８の間と、（２）４
つのＧＥ−ＩＢＧ ＦＩＦＯ５６とセットアップグラフ
ィックチップ６０との間に存在する。このルーテイング
ハードウェア５８は、中央スイッチとして機能し、各Ｇ
Ｅに入力を分配し、各ＧＥから出力を集める。

【０１０９】ＧＥルーテイングハードウェア５８は、ラ
ウンドロビン技術を利用して、データの収集分配を行
う。ＧＥ入力ルーテイングハードウェアは、ＷＰ−ＴＥ
ＦＩＯ４４からデータを読込み、１つのコマンドおよ
びその引数をＧＥ４８に書込む。ＧＥ出力ルーテイング
ハードウェアは、ＧＥ−ＩＧＢ ＦＩＦＯ５６から１コ
マンドとその引数を読込み、ＩＧＢ３０上のセットアッ
プグラフィックスチップ６０に書込む。各コマンド処理
後、それら両者は順に次のＧＥ４８またはＧＥ−ＩＧＢ
ＦＩＦＯ５６に移る。このラウンドロビン技術は、コ
マンドがＧＥ４８に伝送された順番を維持する。 イメージングとグラフィクスボード ＩＧＢ３０は、本実施例に係るレンダリングシステム
（図９Ａと図９Ｂ）を含む。このレンダリングシステム
は、ＸとＰＨＩＧＳプリミテイブを描画する。ＰＧＢ２
８は、ＸＹデータを、サブピクセル情報と２４ビットＺ
値と共にスクリーン座標として、ＩＧＢ３０へ転送す
る。ＩＧＢ３０は、幾何学的レンダリング、色レンダリ
ング、Ｘ値比較の機能を実行する。幾何学的レンダリン
グの時、ＩＧＢ３０は、ポリラインやポリゴンの頂点座
標間のピクセル座標とＺ値を補間する。これは、エイリ
アス除去のためにカバーされたピクセルの一部分の面積
計算の実行を含む。色レンダリングを行う時、ＩＧＢ３
０は、頂点間のＲＧＢ色とテクスチャ座標を補間する。
これは、各プリミテイブに対する幾何学的レンダリング
からのピクセル値に適用され、また、エイリアス除去処
理のために、異なるプリミテイブからのピクセルに対す
る色値のブレンデイングの実行を含む。このデータは、
次に、フレームバッファメモリ３８に書かれる。

【０１１０】ＩＧＢ３０は、図９に示すようなハードウ
エアを含む。即ち、複数のカスタムグラフィクスレンダ
リングチップ３４と３６、フレームバッファメモリ３
８、ピクセルコオペレーション、制御プレーン、ビデオ
出力サブシステム６２、ＬＥＤステータスインデイケー
タ（不図示）、カスタム高性能Ｉバスインターフェイス
６４、ＰＧＢインターフェイス６６である。

【０１１１】ＩＧＢ３０は、複数のセットアップグラフ
ィクスチップ３２を含む３種のカスタムグラフィクスレ
ンダリングチップと、複数のレンダリンググラフィクス
チップ３４と、複数のブレンデインググラフィクスチッ
プ３６を含む。

【０１１２】各グラフィクスチップは、マガテク（Maga
tek）社によってカスタム設計されたＡＳＩＣである。
ボード上に、どのバージョンの各グラフィクスチップが
搭載されているか確認するために、全グラフィクスチッ
プは、ＴＥ４２によって読みだし可能なステッピング情
報を有するレジスタを含む。

【０１１３】これらのチップ（複数のＡＳＩＣ）につい
て、次に説明する。２つのセットアップチップ３２は、
ポリラインやポリゴン頂点の斜度、即ち、線セグメント
やポリゴンエッジに沿ったピクセルをフィルする時使う
ＸとＹの増加量を決定するための計算を実行する。

【０１１４】４つのスライサ/ダイサや複数のレンダリ
ングチップ３４は、ピクセルアドレス、色、頂点間のテ
クスチャ座標の補間処理を実行する。グローシェーデイ
ング（Gouraud shading）のための色補間は、ポリライ
ンの色値間やポリゴン頂点間で、線形である。レンダリ
ングチップ３４はまた、エイリアス除去処理のためのブ
レンデイングに使うための各プリミテイブによってカバ
ーされたピクセル領域を計算し、また、最終的なピクセ
ル色を決定するために使われる各プリミテイブに対す
る、断片的ピクセルカバレージのアルファ（Ａ）値を生
成する。

【０１１５】本実施例のエイリアス除去処理は、点、
線、ポリゴンに対して選択的に実行可能にされる。描画
されたイメージの仮想解像度は、少なくとも１０２４０
x８１９２サブピクセルである。デイスプレイは、好ま
しくは、点、線端、ポリゴン頂点が、少なくともピクセ
ルの１/８の精度（ＸとＹの両方について）で位置決め
された標準の１２８０x１０２４カラーモニタが良い。
２ｋx２ｋまでのデイスプレイの解像度は、ハードウエ
アによってサポートされる。

【０１１６】１０個のブレンダチップ３６は、複数のプ
リミテイブから単独の値までの各ピクセルに対し複数の
色値をブレンドする計算を実行し、結果として、エイリ
アス除去された線とポリゴンエッジが生成される。ブレ
ンダチップ３６はまた、ポリゴン表面にわたるテクスチ
ャマップからの値を補間する。

【０１１７】ブレンダチップ３６はまた、次の処理を実
行する。即ち、Ｚ値が小さいか等しいか大きいかの比較
（この処理は、イネーブルかデイスエーブルにされえ
る）、幻影線スタイルの比較、ピクセル処理、制御プレ
ーンの使用である。幻影線スタイルの比較は、ポリゴン
要素をワイアフレームとして引くために使われる。ポリ
ゴンレンダリングで隠れなかったエッジは、ソリッド線
として引かれる。ポリゴンレンダリングで普通に隠れた
エッジは、非ソリッド線スタイルで引かれる。これは、
２つの処理を必要とする。即ち、１つは、全ポリゴンに
Ｚ値を設定することで、２つ目の処理は、エッジを描画
することである。

【０１１８】ＩＧＢ３０のフレームバッファメモリ（Ｆ
ＢＭ）３８は、ＶＲＡＭとＤＲＡＭに分かれる。２MBの
ＶＲＡＭから成る２０MBは、ビデオリフレッシュされる
必要のあるデータのために使われ、２４ビットのフレー
ムバッファと制御プレーンを含む。ＤＲＡＭの５２MB
は、２４ビットＺバッファとオフスクリーンフレームバ
ッファメモリのような、２４ビットフレームバッファに
関連する非ビデオデータのために使われる。

【０１１９】ＲＧＢ色プレーンは、２４ビットでダブル
バッファである。このコンフィギュレーションは、同時
表示可能な１６.７M色までサポートする。エイリアス除
去処理のためのブレンデイング計算を実行する時に、色
当たり８ビット精度を維持するために、その色プレーン
は、実際に２７ビット（各レッド、グリーン、ブルーに
対するエキストラビットと共に）を格納する。

【０１２０】メモリ３８は、５対４（Ｘ：Ｙ）メモリイ
ンターリーブで配列されているので、連続するＦＢＭ３
８のアクセスは、５個の連続するＸ位置、または４個の
連続するＹ位置（図１１Ａ）に対して、同じＶＲＡＭを
アクセスしない。これは、ＸとＰＨＩＧＳレンダリング
性能を最大化させる。ＶＲＡＭの２０MBは、２つのバッ
ファ、ＡとＢ（図１１Ｂ）に分割される。バッファは、
ウインドウを更新するためか、または、スクリーンのビ
デオリフレッシュを実行するためかのどちらかのために
使われる。プレーンが選択されたフレームバッファは、
どのバッファがビデオリフレシュのために使われるか決
定する。

【０１２１】ＩＧＢ３０でサポートされる制御プレーン
は、ウインドウクリッププレーン、フレームバッファセ
レクトプレーン、Ｚバッファイレースステータスプレー
ンを含む。加えて、ＩＧＢ３０は、ピクセル当たりのブ
リンクを制御するブリンクプレーンを含む。

【０１２２】ＤＲＡＭの５２MBの内、１０MBは、Ｚとア
ルファに対して割り当てられる。そのアルファバッファ
は、ピクセル当たり９ビットのデータを含む。アルファ
（Ａ）バッファ値は、幾何プリミテイブによってカバー
されるピクセルのパーセンテージを含み、また、エイリ
アス除去処理のために、ブレンダチップ３６によって使
われる。

【０１２３】ＤＲＡＭの残り４２MBは、エイリアス除
去、Ｘピクスマップ、イメージプリミテイブ、テクスチ
ャのためにシェアされる、プールされたオフスクリーン
メモリスペースを含む。幾何プリミテイブの検索とレン
ダリングの間に、エイリアス除去に使われるメモリスペ
ースは、レンダリングチップによって動的に割り当てら
れて、その後、解放される。エイリアス除去のために使
われるメモリスペースの量は、描画される線とポリゴン
エッジの数と、単独のピクセルをどのくらいカバーする
か、また、透明性のものであるかどうかに依存する。

【０１２４】ピクセルブロック転送（"PixBLT"）は、ソ
ースアドレスとデステネーションアドレス（テキストの
スクローリングで必要とされる）のオーバーラッピング
と、並べられていないピクセルアドレスと、ピクスマッ
プ拡張（１：２４ - ラスタフォント出力）へのビット
マップ、ウインドウまたはピクスマップ上での処理能力
について取り扱う機能を備える。そのピクセル処理は、
簡単なイメージ処理に必要とされるものを含む。より複
雑なイメージ処理は、ＰＧＢ２８上で実行される。 ＡＳＩＣのセットアップ セットアップＡＳＩＣ３２は、主に、頂点バス、即ち、
ドローポイント（Ｐ０）、ドローライン（Ｐ０，Ｐ
１）、ドロートライアングル（Ｐ０，Ｐ１，Ｐ２）を経
由してＰＧＢから送られる３種のグラフィクプリミテイ
ブを取り扱うように設計される。図３１は、セットアッ
プＡＳＩＣ３２の機能ブロック図である。

【０１２５】Ｐnは、９個の異なるパラメータ、即ち、
（Ｘ，Ｙ，Ｒ，Ｇ，Ｂ，Ｔ，Ｕ）によって完全に記述す
ることができる点（頂点）を意味する。全てのパラメー
タが、いつも頂点に伴って出されるとは限らない。使用
可能にされるモードビットに依存して、Ｔ，Ｕ，Ｖパラ
メータは、オンまたはオフされ、セットアップＡＳＩＣ
３２は、それらのパラメータに対して計算を実行しなけ
ればならないかどうかを検出する。

【０１２６】セットアップＡＳＩＣ３２は、頂点データ
をバッファし、頂点をソートし、必要な斜度を計算し、
線を具体的に指定された線幅に拡張し、図６に示すプレ
ーンの計算に対応するプレーンのフォーマットでＲＧＢ
ＺＴＵＶパラメータを計算する。スライサ/ダイサ３４
やブレンダ３６に対する他のコマンドとデータは、セッ
トアップＡＳＩＣ３２によって扱われ、何等の処理なし
に他のＡＳＩＣに転送される。セットアップＡＳＩＣ３
２は、４０ＭＨｚで動作するように設計されている。好
適な設計性能は、１秒間に百万ポリゴンのスピードで、
ポリゴンメッシュを処理する。しかしながら、１秒間に
１万ポリゴンの性能を達成するためには、２つのセット
アップが１ＧＢごとに要求される。そのポリゴンデータ
情報は、両方のセットアップにロードされ、現在動作可
能にされるそのセットアップは、そのポリゴン情報を処
理するための優先度を保持する。もし、１つのチップが
データを処理中で、他のチップがその前のコマンドを終
了しているなら、２つのセットアップ間のトグル動作が
発生する。

【０１２７】それらセットアップＡＳＩＣの各々は、自
分自身にルックアップテーブル（ＬＵＴ）を分割するこ
とを要求する。２つの分離したテーブルの各々は、２つ
の、３２ｋｘ８、１２nsアクセスのスタテイックＲＡＭ
から構成される。通常の実行条件では、そのテーブル
は、そのテーブルに接続しているセットアップＡＳＩＣ
によってのみアクセスされる。しかしながら、ＬＵＴそ
れ自体は、レンダリングパイプがイネーブルにされる前
に、初期化されなければならない。４つのアドレスがこ
れらＬＵＴのリード/ライトのために必要となる。デー
タをライトするとき、両方のＬＵＴには、同じ時間に同
じデータがライトされる。"ライト アドレス/データ"ポ
ートは、データの下位の１５ビット（１４-０）を、Ｌ
ＵＴアドレスレジスタにラッチする。同じライトサイク
ル間に、上位１６ビット（３１-１６）は、ＳＲＡＭに
ライトされるデータとなる。リード動作は、２サイクル
動作である。第１に、そのテーブルに対するアドレスま
たはインデックスは、"そのライトアドレスオンリイ"ポ
ートと共に、ＬＵＴアドレスレジスタにライトされる。
繰り返すが、そのアドレスフィールドはデータビット１
４-０である。このアドレスは、両方のＬＵＴによって
シェアされる。そのデータは、ＬＵＴ１リードポートと
ＬＵＴ２リードポート別々に、各ＬＵＴから再びリード
される。データは、ビット３１-１６上に戻される。 レンダリング（スライサ／ダイサ）ＡＳＩＣ 本実施例の高性能処理では、ＩＧＢ３０の各々のＡＳＩ
Ｃの複数のコピーが必要である。最も単純な構成では、
レンダリングパイプは、２つのセットアップＡＳＩＣか
ら成り、各々はデータを５つのスライサ／ダイサに供給
する。図１６Ａ−図１６Ｃは、スライサ／ダイサＡＳＩ
Ｃ３４について説明するための機能ブロック図を示す。

【０１２８】図８および図１０Ａと図１０Ｂに示すよう
に、スライサ／ダイサＡＳＩＣ３４は、ドロー（Draw）
コマンドデータをセットアップＡＳＩＣ３２から受信
し、ブレンダＡＳＩＣ２６にパスされるピクセル情報を
生成する。スライサ／ダイサＡＳＩＣ３４は、点、線お
よび三角形の作画をサポートする。スライサは、これら
のプリミティブ各々を複数の垂直スパンに"スライス"
（図２）し、それらの垂直スパンは、ダイサにパスさ
れ、ピクセル処理（図３）にパスされる。５つのダイサ
の各々は、５番目の垂直スパン毎に処理する。スライサ
は、情報をダイサモジュールに転送し、ダイサは、スパ
ンの各ピクセルに対する座標を計算する。スライサは、
色情報も転送する。

【０１２９】各ピクセルに対し、ダイサは、ピクセル座
標を表すＸ、ＹおよびＺと、ピクセル色を表すＲ、Ｇお
よびＢと、ピクセルカバレッジ領域を表すα（Ａ）とを
生成する。モードレジスタ内の値によって、ダイサは、
テクスチャ処理のために使用されるＵ、Ｖと、透明度の
ために使用されるＴを生成することもできる。

【０１３０】モードレジスタは、３ビットレジスタであ
り、ＩＧＢパイプコマンドによってセットされる。ＩＧ
Ｂパイプコマンドは、レンダリングパイプラインにパス
され、ＡＳＩＣの内部クラスを変更する。各ＩＧＢパイ
プコマンドは、特定のＡＳＩＣに対してアドレス指定さ
れる。モードレジスタのビット２の設定は、Ｔ値の生成
を可能にする。同様に、ビット１の設定は、Ｕ、Ｖ値の
生成を可能にする。どちらの場合にも、レンダリングＡ
ＳＩＣ３４は、セットアップＡＳＩＣ２２からＵ、Ｖや
Ｔに関する付加的な情報を期待する。ビット０の設定
は、エイリアス除去モードを使用可能にする。エイリア
ス除去処理が使用不可能な場合、レンダリングＡＳＩＣ
３４は、常時ピクセル領域値Ａを最大値にセットする。
ただし、エイリアス除去処理が使用できる場合、ダイサ
は、プリミテイブによってカバーされるピクセル各々の
断片領域Ａを計算する。

【０１３１】スライサ／ダイサＡＳＩＣ３４は、三角形
スパン、水平スパンおよびピクセルフィルを高速処理す
るために使用される一連のＩＧＢのドロー（Draw）コマ
ンドもまたサポートする。このような状況の場合、色は
グラフィックエンジンから受信されるが、スライサ／ダ
イサＡＳＩＣ３４は、ブレンダ３６によって処理される
座標情報を生成する。

【０１３２】プリミテイブエッジを走査する処理は、プ
リミテイブの最も左下の頂点から開始される（図１）。
セットアップＡＳＩＣ３２は、これが点ゼロ（Pnt0）で
あることを保証する。Pnt0から、処理はプリミテイブエ
ッジを走査し、各連続するスパンを通過する時、エッジ
に対する上および下のＹ座標を計算する。Ｙ座標は、エ
ッジに対する傾斜値およびスパンと交差するエッジの長
さを使用して計算される。各スパンに対して２対の座標
が計算されるが、その１対は上位のエッジであり、もう
１対は下位のエッジである。Ｙ座標は、ダイサに渡さ
れ、ピクセル領域を計算し、ピクセル走査線に対する値
Ｘ、Ｙ、Ｚ、Ｒ、Ｇ、Ｂ、Ｔ、ＵおよびＶを補間する。

【０１３３】ＡＳＩＣ３４のダイサは、下位エッジのＹ
座標ペアを使用して、処理すべきスパンの第１のピクセ
ルの初期Ｙ座標を決定する。ダイサは、Ｙ座標が上のＹ
座標対によって交差されるまで、各新ピクセル座標を処
理して、Ｙ座標をインクリメントする。演算モードによ
って、ダイサは、各処理されたピクセルに対するＲ、
Ｇ、Ｂ、Ｔ、Ｕ、Ｖ、Ｚと領域Ａの値を生成しなければ
ならないこともある。ピクセル各々に対する値は、スパ
ンに対してＡＳＩＣ３４中のスライサから受信される値
と、Ｙ軸における単位変化に対する各軸の差異とに基づ
く。各プリミテイブに対するＹ軸、最小値Ｚおよび最大
値Ｚにおける単位変化当たりの差異は、その内部論理初
期化フェーズ中、スライサから受信される。各スライサ
／ダイサＡＳＩＣ３４は、毎秒百万個のポリゴンを処理
し、各ピクセルに対するＸ、Ｙ、Ｒ、Ｇ、Ｂ、Ｚおよび
領域（Ａ）を生成する。 ブレンダＡＳＩＣ 図１２Ａ−図１２Ｃを参照して、ブレンダＡＳＩＣ３６
は、ピクセルを処理してフレームバッファ３８に格納す
るために、ピクセルおよびコマンドを垂直バスを介して
受信する。データの２つのソースは、垂直バスを介し
て、ブレンダ３６経由でフレームバッファ３８にアクセ
スする。スライサ／ダイサＡＳＩＣ３４は、ピクセルお
よびコマンドの１ソースである。Ｉバスインタフェース
は、第２のソースである。Ｉバスは、ブレンダ３６を介
して、フレームバッファ３８からピクセルのライト/リ
ードを行う。ブレンダ３６のコマンドレジスタとコント
ロールレジスタはまた、Ｉバス I/Fによってリードされ
る。各ブレンダ３６は、フレームバッファメモリの２つ
のバンクを制御するよう設計されている。ＩＧＢ３０上
のフレームバッファ３８は、２０個のメモリバンクを有
しているので、１０個のブレンダが必要となる。ブレン
ダは、ピクセルの最終的分配を、フレームバッファ３８
に行う。ブレンダＡＳＩＣ３６で実行された機能は、エ
イリアス除去、パタンマッピング、線形成、ＩＧＢ同期
化、領域フィル、隠れ面消去、Ｚソーテイング、深度キ
ューイング、かぶりと霞み、ピクセルのレフレッシュを
含む。

【０１３４】エイリアス除去が実行可能な場合、ブレン
ダは、６ビットのα（Ａ）値をデータＲ、Ｇ、Ｂおよび
Ｚとともに、各ピクセル毎にダイサから受信する。αＡ
値は、ポリゴンがピクセル通ってスライスするように生
成する領域カバレージの割合を示す。ブレンダは、領域
値を使用し、すでにフレームバッファ内にあるピクセル
色またはバックグラウンド色のパーセンテージに対し
て、ピクセル色のパーセンテージをブレンドする支援を
行う。

【０１３５】パタンが使用可能な場合、ブレンダは、１
６ビットのＵと１６ビットのＶ値をＲ、Ｇ、Ｂ、Ａおよ
びＺデータと共に、各ピクセルデータごとにダイサから
受取る。以前にブレンダ内にロードされ、ミップマップ
（MIPMAP）三角形ＵＶデータのサイズログは、ブレンダ
によって使用され、８パタンまでのピクセルをインデッ
クスする。これらのパタンは、フレームバッファのオフ
スクリーンメモリに配置されるパタンマップテーブル内
にある。ＵＶおよびログの各値を使用して、インデック
スされた複数のピクセルを双一次的に補間して、１つの
ピクセルを生成する。それから、もし、エイリアス除去
処理がイネーブルなら、その１ピクセルは、そのα値に
基づきブレンディングされ、フレームバッファに格納で
きる。

【０１３６】ライン形成機能は、ブレンダ上のパタンマ
ッピング能力を利用する。ドット−ダッシュパタンは、
パタンマップテーブルに格納される。この機能は、各ピ
クセルと共にＵ値入力が必要なので、インデックス付け
を１次元にする。

【０１３７】ブレンダは、本実施例のレンダリングパイ
プライン中の最後の部分であり、グラフィックスパイプ
ラインをＩバスＩ／Ｆと同期化する。レンダリングパイ
プラインＡＳＩＣの各々は、シンク（SYNC）コマンドを
パイプライン経由で受取る。受取りと同時に、セットア
ップＡＳＩＣおよびスライサ／ダイサＡＳＩＣは、たま
に、パイプライン経由でコマンドをパスして処理を継続
する。スライサ／ダイサは、ブレンダの"ＢＬＥＮＤＥ
Ｒ ＢＳＹ^*"信号を受信した後にのみ、処理を中断す
る。スライサ／ダイサがバックアップする場合、レデイ
（ＲＥＡＤＹ）信号を除去し、セットアップを停止す
る。

【０１３８】異なる２つのタイプのシンク（ｓｙｎｃ）
コマンド、"シンクオンリー（synconly）"と、"シンク
ウイズ インタラプト（sync with interrupt）"とがあ
る。"シンクオンリー（sync only）"コマンドは、ブレ
ンダに、シンク（ｓｙｎｃ）コマンドに先行する全ての
ピクセルとコマンドに関してを完了させ、シンクダン
（ＳＹＮＣ_ＤＯＮＥ^*）を生成させる。ＩＧＢ論理は、
すべてのブレンダが同期されているかを検出する際、ピ
ックヒット（pick hit）クラスをチェックする。どのブ
レンダからもピックヒットが起こっていない場合は、グ
ルー（ｇｌｕｅ）論理は、５０ｎｓ間ブレンダリクエス
ト（ＢＬＥＮＤＥＲ ＲＥＱＵＥＳＴ）信号をロウ（lo
w）にストローブすることにより、自動的にブレンダを
再始動させる。その後ブレンダはパイプライン処理に戻
る。

【０１３９】"シンク ウイズ インタラプト（sync with
interrupt）"コマンドは、ブレンダに、疑のピックヒ
ット（pick hit）を発生させる。すべてのブレンダが同
期されている場合には、ＩＧＢ論理は、すべてのＰＩＣ
Ｋ_ＨＩＴ^*信号のクラスを調べる。ＰＩＣＫ_ＨＩＴ^*が
検出された場合（即ち、それらのすべてが、このコマン
ドに従う場合）、ＩＧＢは、ＴＥ４２に対しＩバス割り
込み（Ibus interrupt）を起こす。Ｉ／Ｏマップトポー
トＢＬＥＮＤＥＲ ＲＥＱＵＥＳＴ^*がライトされるま
で、その割り込み要求は続く。ＢＬＥＮＤＥＲ ＲＥＱ
ＵＥＳＴ^*は、ブレンダを"レンダリング中断（renderin
g-suspended）"クラスにしておく。このクラスの間は、
Ｉバス（IBus）は、ブレンダレジスタまたはフレームバ
ッファにアクセスできる。要求中のＩバスマスタが、ブ
レンダ転送を完了させる場合には、Ｉバスが、ＩＢＬＯ
ＣＫＯＵＴ^*およびＢＬＥＮＤＥＲ ＲＥＱＵＥＳＴを除
去し、レンダリング処理を再開する。

【０１４０】Ｉバス転送の初期化には、複数のブレンダ
レジスタは、それらの元々のレンダリング値から修正さ
れる。どのレジスタおよびいくつのレジスタが、元々の
クラスから変わっているかは、Ｉバスが何の機能を実行
するかによる。Ｉバスのトランザクションが完了し、Ｉ
ＢＬＯＣＫＯＵＴ^*が解除された後、ブレンダは、パイ
プラインコマンド処理を再開する。最初のすこしのコマ
ンドは、以前のブレンダのレンダリングクラスを再度初
期化するのに必要なブレンダレジスタロードである。シ
ンク（ＳＹＮＣ）コマンドが、そのパイプラインは既知
のクラスにあることを確実にしても、ブレンダサイクル
を要求することは必要とされない。ＩＢＬＯＣＫＯＵＴ
^*信号のみを送出することによりブレンダは停止し、Ｉ
バスをアクセスすることが許可される。

【０１４１】高速領域フィル機能に対して、ブレンダ
は、ＶＲＡＭフレームバッファ３８にページブロックラ
イトサイクルを生成することによって、長方形領域を迅
速にフィルすることができる。長方形領域は、Ｘデバイ
ス座標においては２０で、またＹデバイス座標において
は、４で割り切れなければならない。また、その長方形
の左上隅は、５×４の偶数境界から始まる必要がある。
もし、その長方形がこの規則を満たしていない場合に
は、正規のポリゴンとしてフィルされる必要がある。ペ
ージブロックライトサイクル中は、ウインドウクリッピ
ング機能は使用できない。

【０１４２】ブレンダは、すべての３Ｄデータに対する
２４ビットのＺデータを受け取り、Ｚバッファ内の目的
のピクセルのＺデータをリードし、その両者の値を比較
する。Ｚ深度について、入力ピクセル値が目的ピクセル
値より小さい場合は、新ピクセルが旧ピクセルに置き変
わる。ブレンダ上でのエイリアス除去処理が可能な場
合、Ｚソーティング機能は自動的に完了する。エイリア
ス除去処理は、Ｚ深度に基づいてピクセルリンク（PixL
inks）を生成するために、ピクセルリンク（PixLink）
構築動作が、Ｚソーティング処理にとって代わる。

【０１４３】ブレンダ３６とＩバス６４間でデータ転送
を迅速に行うするには、ＤＭＡエンジンが使用される。
エンジンの心臓部は、Lattice ISPLSSI-1032 PALであ
る。付加的な外部レジスタおよびカウンタが必要とされ
る。´１０３２デバイスは、ソフトウエアポートを通し
てロード可能であるが、ボード上に組み込まれる前に、
予めプログラムされている。そのソフトウェアのプログ
ラム可能性は、フィールドアップグレードを許容する。

【０１４４】パタンは、オフスクリーンメモリに格納さ
れる。ブレンダによる高速アクセスを行うには、各ブレ
ンダが、そのパタンのコピーを持つ必要がある。パタン
は、２つのフォーマット、即ち、レギュラー（regula
r）とミップマップ（mipmap）で格納される。開始アド
レス、Ｘサイズ、Ｙサイズおよびフォーマットを指定す
ることは、完全にパタンを記述することになる。セット
アップチップは、各頂点に対するＵ、Ｖパタン座標のセ
ットを保持する。それらは、ポリゴンの各ピクセルに対
して線形補間される。パタン配列に格納された値は、Ｒ
ＧＢＡの４つのグループである。そのパタン配列からの
各要素は、対応する入力ピクセル値と乗算される。 Ｒ＝Ｒ入力 ＊ Ｒパタン Ｇ＝Ｇ入力 ＊ Ｇパタン Ｂ＝Ｂ入力 ＊ Ｂパタン Ａ＝Ａ入力 ＊ Ａパタン それから、結果は、シフト操作によって正規化される。
パタンが適用される方法として、異なる３種の方法があ
る。ＲＧＢ色、Ａ領域、またはその両方が使用可能であ
る。

【０１４５】次に、図１２のブレンダＡＳＩＣブロック
図に関して説明する。ブレンダが、スライサを中断させ
た時、垂直バス（Vertical Bus）やスライサ垂直バスイ
ンターフェイス（Slicer Vertical bus interface）の
最後のパイプステージに残されている最後の数ワードを
吸収するには、その入力ＦＩＦＯは、十分な深度であ
る。

【０１４６】ページ検索論理は、パイプラインを下るピ
クセルストリームで必要とされるのど同様に、遠い先を
チェックして、また、それら背中合わせのピクセルの幾
つが、同じページに入るか決定する。このことによっ
て、可能な限り長いページサイクル中で、メモリタイミ
ングが発生することを許容される。フレームバッファ３
８は、すべてのベンチマーク三角形がメモリバンクの同
一ページに残るように設計されている。一旦、ページ検
索論理が、ピクセルのストリームがページに適合してい
ると決定すると、そのピクセルのストリームだけが次の
下位のパイプラインステージに落ちて、新たなメモリサ
イクルを開始することが許される。

【０１４７】バンク１およびバンク２のアドレスコント
ローラは同一のものである。これらのバンクは、それぞ
れのメモリバンクに対する行アドレスおよび列アドレス
の複数のソースを生成する。スクリーンリフレッシュカ
ウンタは、９ビットラインカウンタであり、ステレオに
対して1024× 512本の解像度をサポートする。リンクポ
インタは、１６ビットカウンタであり、ピクスリンク
（Pixlink）アドレスをエイリアス除去モード中に生成
する。アドレスバッファ選択レジスタは、ＩＧＢコマン
ドによってロードされ、単にサブメモリバンクポインタ
として使用される。垂直バス上のＹフィールドはわずか
８ビットであり、バンク全体を直接アドレスするには不
十分であるために、これが必要とされる。

【０１４８】ＲＡＭ制御機能は、プログラマブルステー
トマシンであり、ＶＲＡＭおよびＤＲＡＭに必要なタイ
ミングすべてを生成する。異なるサイクルタイプを必要
とする異なる操作には、ページリードサイクル、ページ
ライトサイクル、ページリード−モデファイ−ライトサ
イクル、リード転送サイクル、ライト転送サイクル、専
用ＶＲＡＭレジスタロードサイクル、ＣＡＳ-ビフォア-
ＲＡＳＥサイクル、ページブロックライトサイクルが含
まれる。

【０１４９】ＲＧＢＡＵＶブレンダブロックは、多重レ
ベルデータフローパイプラインであり、乗算器、算術演
算ユニット、シフト、レジスタ、マルチプレクサを含
む。サポートされる６つの基本機能は、αブレンド、非
αブレンド、Ｘピクセル操作、オーバーフローおよびア
ンダーフロー保護、テクスチャテクセル（texture texe
ls）の双線形補間、霧と霞みと深度のキューイングであ
る。リンクバッファは、３２ワード×６６ビットＲＡＭ
から構成される。専用アドレスジェネレータおよびコン
トローラは、バッファをサポートし、このバッファは、
ピクスリンクスタック（pixlink stack）に使用され、
ＰｉｘＢＬＴ中に、中間バッファとして使用される。

【０１５０】比較論理ブロックは、ＲＧＢＡＵＶブレン
ダからの結果をテストするための、２４ビットのマグニ
チュード比較器から８個の大型比較器までの範囲の比較
器を含む。１２ビットの比較器は、ピック論理モード
（Pick logic mode）に対するＸＹ座標をテキスト化す
る。

【０１５１】α非ブレンド処理がときどき必要となる
時、αルックアップテーブルが、エイリアス除去処理中
に使用される。この非ブレンドは、８を６で割る関数で
ある。このルックアップテーブルは、αの逆数である。
インデックスは９ビットであり、出力ワードは９ビット
である。 ミクサＡＳＩＣ １つの共通部分が複数の構成をサポートするため、ミク
サＡＳＩＣ４０は、さまざまな機能をサポートする。Ｉ
ＧＢ３０は、２つの主要な構成、即ち、単一ＩＧＢ構成
と二重ＩＧＢ構成を有する。ミクサは次の機能、即ち、
ビデオタイミング生成、ハードウェアカーソル（カーソ
ルＲＡＭ、十字および長方形ウィンドウ）、フレームバ
ッファブリンク論理、２つのバッファ選択論理、そし
て、二重ＩＧＢモードで、ＩＧＢフレームバッファを交
互に選択するＭＵＸ論理を備える。

【０１５２】ミクサは、３つの異なるカーソル機能をサ
ポートとする。これらは、一色の６４×６４のカーソル
ＲＡＭ、フル-スクリーン十字カーソル、ウィンドウカ
ーソルである。カーソルＲＡＭと十字カーソルは、Broo
ktree（ブルックトリー社製） BT431のオペレーション
とコンパチブルである。ウィンドウカーソル機能は、十
字カーソルと同様の方法で制御される。ミクサが、他の
セットのミクサからのピクセルを受取るモードで使用さ
れた場合、マスタＩＧＢの第２ステージのミクサは、す
べてのカーソルデータを生成する。

【０１５３】カーソル分裂を避けるために、ミクサは、
全てのカーソル位置レジスタにシャドーレジスタを持
ち、全ての位置レジスタが、アップデートが可能になる
前に、ロードされる必要がある。その位置に影響を与え
る全レジスタがロードされた後で、かつ、そのミクサが
垂直ブランク期間にある時、そのカーソル位置は、スク
リーン上で更新される。

【０１５４】ローデイングの順番は、Ｘがロウ、Ｘがハ
イ、Ｙがロウ、次に、Ｙがハイである。これによって、
ソフトウェアがいつでもその位置をアップデートし、ハ
ードウェアが、垂直ブランクまでシャドーレジスタに新
しい値を保持することを許す。もし、すでに垂直ブラン
ククラスにあり、すべてのレジスタがロードされている
ならば、その位置は直ちに更新される。

【０１５５】各ミクサは、１ビット深度の６４×６４の
カーソルＲＡＭを備える。３つのミクサが２４ビットシ
ステムに使用された場合、７つのカーソル色が可能とな
る。

【０１５６】５１２バイトＲＡＭには、自動インクリメ
ントアドレスポインタによってアドレスされ、一度に８
ビットロードされる。カーソルＲＡＭのアドレス０は、
カーソルイメージの左上を示し、Ｘ方向に交差してアド
レスステップをインクリメントする。８箇所のＲＡＭ位
置は、各リードまたはライトサイクルごとにアクセスさ
れる。データビット７は、最下位のＸ位置であるカーソ
ルビットに対応する。すなわち、これは、データビット
０が表示されるところの左画面に表示される。

【０１５７】６４×６４カーソルは、Ｘ、Ｙカーソル位
置レジスタ内にロードされた値付近の３３、３１のオフ
セットの位置にその中心を置く。カーソル論理全体を制
御するクロックは、ＬＤ_ＣＬＫ（ＲＡＭＤＡＣに対し
てドライブされるクロック）である。３つのカーソルす
べてが、非ＬＤ_ＣＬＫ境界上の画面上に位置決めされ
るので、ミクサ内にバッファリング論理とミキシング論
理がなければならず、これによって、カーソルＲＡＭ、
十字カーソルおよびウィンドウカーソルを画面上のどこ
へでも配置することができる。

【０１５８】十字カーソルは、１、３または５つのピク
セル幅の水平垂直十字カーソルを生成する。十字カーソ
ルのサイズは、ＣＨ_ＷＩＤＴＨレジスタとＣＨ_ＨＥＩ
ＧＨＴレジスタによって指定される十字ウィンドウの境
界に限定される。カーソル位置レジスタは十字の中心を
決定するので、ソフトウェアは中心を十字ウィンドウ内
に存在するよう指定しなければならない。Ｘ ＣＨＯＰ
レジスタとＹ ＣＨＯＰレジスタは、十字クリッピング
ウィンドウを位置決めする。十字自体は、カーソルＲＡ
Ｍの中心に置かれ、Ｘ ＣＵＲ_ＰＯＳレジスタとＹ_Ｃ
ＵＲ ＰＯＳレジスタによって位置決めされる。十字
は、ＣＵＲＳＯＲ_ＣＮＴＬレジスタによって、使用可
能または使用不可能にされる。十字ウィンドウカーソル
は、同一の色である。

【０１５９】ウィンドウカーソルは、長方形ボックスが
生成されることを除き、十字カーソルと同様の操作をす
る。セグメントの幅は、１、３または５個のピクセル幅
であり、ウィンドウサイズは、ＲＷ_ＷＩＤＴＨレジス
タおよびＲＷ_ＨＥＩＧＴＨレジスタによって決定され
る。ウィンドウカーソルセグメントは、幅と高さを決定
する値に関して、中心に置かれる。ウインドウカーソル
の位置決めは、十字カーソルを中心に置くのと同じ値に
よって中心に置かれ、また、ＣＵＲＳＯＲ_-ＣＮＴＬレ
ジスタを通して実行可能/不可能に設定される。ウィン
ドウカーソルは、十字カーソルと同色である。

【０１６０】表示される３つカーソルのどの組合わせも
可能である。カーソル以上のものが表示された場合に
は、ユーザは、どのようにカーソルの交差または重複が
処理されるべきかを決定することができる。カーソルＲ
ＡＭと、十字カーソルまたは十字ウィンドウのいずれか
が使用可能な時、ＣＵＲＳＯＲ_ＣＮＴＬレジスタの優
先ビットは、カーソルＲＡＭと十字／ウィンドウカーソ
ルのいずれが表示されるかを決定する。

【０１６１】ミクサのロジックは、ピクセルのブリンク
やハードウェアカーソルをブリンクさせることを許容す
る。そのブリンク機能は、フレームバッファから駆動さ
れる１つのブリンクビットに基づいたピクセル単位ベー
スで働く。ブリンクのレートとデューティサイクルは、
ＢＲＩＮＫ_ＲＡＴＥ_ＯＮレジスタおよびＢＬＩＮＫ_
ＲＡＴＥ_ＯＦＦレジスタによって決定される。Ｂ_ＣＯ
ＵＮＴ_ＯＮカウンタおよびＢ_ＣＯＮＵＴ_ＯＦＦカウ
ンタは、８でプリスケールされた垂直シンク（vertical
sync）によってインクリメントされる。この構成で
は、１２８０×１０２４ ７４Ｈzのビデオタイミングを
使用する場合、ブリンクレートのオンとオフ時間を、
０.１秒から５秒まで０.１秒単位で調整することができ
る。３つのミクサ全体に対するブリンクレートカウンタ
は、ＲＥＳＥＴ時に同期化され、また、マスタビデオタ
イミングジェネレータからドライブされるＶＳＹＮＣ信
号に基づき、インクリメントする。ＢＴ４５９とは異な
り、ピクセルブリンクマスク当り８ビットを指定するこ
とは不可能である。単一ビットの使用可／不可ブリンク
が、供給されるすべてである。ブリンク色操作のモード
は１つしかない。ブリンク可能なピクセルは、イントリ
ンシックフレームバッファ値からＢＬＩＮＫ_ＣＬＲレ
ジスタに指定された色までブリンクする。

【０１６２】３つのミクサは、８ビットの色を供給する
各ミクサに対して、単一ピクセルの全体の幅を定義する
ことが求められるので、フル２４ビットのブリンク色の
定義が可能である。

【０１６３】フレームバッファデータブリンクに加え
て、カーソルをブリンクさせることもできる。ＣＵＲＳ
ＯＬ_ＣＮＴＬレジスタ中のＣＵＲ_ＢＬＩＮＫビットを
セットすることによって、表示されるすべてのカーソル
は、ブリンクレジスタに指定されたレートでブリンクす
る。ユーザに対して柔軟性を付加するために、カーソル
がブリンクする方法として、プログラムを組み込む方法
がある。カーソルは、フレームバッファデータに同期し
たブリンクか、１８０゜位相を異にしたブリンクを行う
ことができる。これは、ＣＵＲＳＯＬ_ＣＮＴＬレジス
タによって制御される。

【０１６４】カーソルに対応するブリンク色はなく、Ｒ
ＡＭＤＡＣのオーバーレイルックアップ内にロードされ
た色か、または透明かが選択される。

【０１６５】ミクサは、必要なビデオタイミングすべて
を生成する。ビデオタイミングに柔軟性を附与するため
に、そのビデオタイミングは、TI 34020 の後にモデル
化された複数の異なるレジスタにロードされる値によっ
て制御される。その解像度は、ステレオモードで、６０
Ｈｚと７４Ｈｚで１２８０ｘ１０２４、また、１２０Ｈ
ｚで６４０ｘ５１２である。すべてのレジスタは、リー
ド/ライトアクセスできるが、ＶＣＯＵＮＴカウンタ
は、リードアクセスしかしない。ＶＣＯＵＮＴのリード
アクセスを可能にすることによって、通常、垂直同期
（ｓｙｎｃ）に依存する機能に対する処理遅延時間を減
少させる。ビデオタイミングは、フリーランニング５Ｘ
ピクセルクロックから派生生成される。ＭＯＤＥ_ＣＮ
ＴＬレジスタのＭＡＳＴＥＲ_ＥＮ構成ビットは、どの
ミクサがマスタビデオタイミングジェネレータかを決定
する。スレーブミクサは、同期（ｓｙｎｃ）信号をマス
タから入力し、そのビデオタイミングと同期化させる。 フレームバッファ フレームバッファ３８は、メモリプレーンのセットであ
る。バッファ内のデータのほとんどは、表示される必要
はない。このため、フレームバッファ３８は、２タイプ
のメモリ要素、即ち、２５６ｋ×８ ７０nsの専用機能
ＶＲＡＭと５１２ｋ×８ ７０nsのＤＲＡＭとを含む。
フレームバッファ３８は、図１１Ｂに示すように、４つ
の基本セクションに分けられる。すなわち、表示バッフ
ァＡと、表示バッファＢと、表示バッファＡとＢに対す
る視覚化できない情報である。そのメモリは、５（Ｘ方
向）×４（Ｙ方向）の平面配列である。全ての２０個の
バンクが、互いに分離されているので、２０段並列操作
が可能である。

【０１６６】パターンマップバッファは同じもの１０個
から構成されているので、図１１Ｂに示す全メモリは、
ＤＲＡＭメモリの４１.９メガバイトのすべてを含んで
はいない。１０個のパターンマップの各々は、２つに分
けられ、各ブレンダ３６に接続される２つのメモリブロ
ック間で分割される。図１１Ｂに示すＶＲＡＭブロック
は、正確にＶＲＡＭメモリの全２０.９Ｍバイトを示
す。

【０１６７】表示フレームバッファは、６４ビットのフ
レームバッファワードの上位３２ビットである。各ワー
ドは、各８ビットのＲ、ＧおよびＢと、１ビットのダブ
ルバッファ選択ビット（ＤＢＳ）と、１ビットのブリン
クビットと、１ビットのウィンドウクリップビット（Ｗ
ＣＢ）と、１ビットの消去クラスビットと（ＥＳ）と、
１つのリンクポインタバリッド（ＬＰＶ）と、１ビット
のＩＤビットと、３ビットの予約ビットとを含む。

【０１６８】作業フレームバッファは、表示不要の情報
を含む。この情報は、エイリアス除去され、Ｚバッファ
リングされ、ブレンドされたピクセルを生成する際に使
用される。各ワードは、７ビットのα（Ａ）値と、２４
ビットのＺ値と、１６ビットのリンクポインタとを有す
る。作業フレームバッファ情報の複数レベルが、エイリ
アス除去に使用される。１以上のプリミテイブが、ピク
セルで可視である時、個々の因子は、Ｚ深度順に、その
作業バッファの複数のレベルに格納される。

【０１６９】ピクスリンク（PixLink）バッファは、２
５６×６４ビットである。次のピクスリンク（PixLin
k）に対する次のポインタを格納するために、同一ペー
ジで隣接する２つの位置は常に相互に関連する。ピクス
リンク（PixLink）バッファは、２４のＲＧＢビット
と、２４のＺビットと、１ビットのＮＬＫ（Next link
on）ビットと、１ビットのＯＬＴ（Other link true）
ビットと、８ビットのＭＳＷリンクポインタビットと、
８ビットのＬＳＷリンクポインタビットと、７ビットの
α（ａ）ビットとを有する。

【０１７０】ウィンドウ境界に対するクリッピングは、
ピクセル当り１クリップビットで達成される。この機能
が実行可能とされている場合、ブレンダは、フレームバ
ッファの目的ピクセルについて、そのウィンドウクリッ
プビット（ＷＣＢ）がオンにセットされているかどうか
をテストする。これによって、入力するピクセルがライ
トされる資格が与えられる。もし、ＷＣＢがオフ（OF
F）なら、その入力ピクセルは直ちに廃棄される。

【０１７１】ハイライトオーバライト機能においては、
ブレンダは、すべての入力ピクセルのＲＧＢ値に、フレ
ームバッファ内のそのピクセルの古いＲＧＢ値に加え
る。オーバーフローテストは、各々が加算された後に行
われ、真であれば、ＲＧＢ値は最大値２５５,２５５,２
５５に設定される。

【０１７２】フレームバッファ３８の領域消去には、そ
の領域のピクセルのすべての値の初期化が必要である。
ＶＲＡＭ中のそれらの値は、非常に速く初期化すること
ができる。ＤＲＡＭ中の値の初期化速度は遅い。したが
って、速く消去できる単一ビットプレーンが確保され
る。消去クラスビットをセットすることで、そのピクセ
ルに対するＤＲＡＭ中の値すべてが不要情報として見做
され、代わりに適切な初期値が用われるべきであること
を示す。

【０１７３】フレームバッファ３８は、Ｉバス６４経由
でＴＥ４２によって、直接リード/ライトできる。この
アクセス速度は、バーストモードでは、 １２８Ｍバイ
ト／秒、または、３２Ｍピクセル／秒である。ＧＥ４８
は、パイプライン経由でフレームバッファ３８に書込
む。フレームバッファ３８またはブレンダレジスタがア
クセスされる必要がある時、そのパイプラインは同期化
される必要はないが、同期（ｓｙｎｃ）が実行されない
なら、フレームバッファはレンダリングコマンドの意図
と一致しないクラスになるかもしれない。最初に、ブレ
ンダのアービトレーションは、ＩＢＬＯＣＫＯＵＴポー
トのテスト／セットによって得られなければならない。
次に、ＢＬＥＮＤＥＲ ＲＥＱＵＥＳＴポートに"１"が
ライトされ、ＬＯＣＫＯＵＴ信号を１０個のブレンダす
べてに送出する。ブレンダは、Ｉバス転送の準備ができ
ていることを示すＢＬＮＤＲ_ＤＲＹによって、そのＬ
ＯＣＫＯＵＴに応答する。その同期（ｓｙｎｃ）コマン
ドを受信すると同時に、そのブレンダは、ＢＬＥＮＤＥ
Ｒ_ＢＳＹ^*をダイサに送出する。これによって、ダイサ
がさらにコマンドを送出することを防止する。ＬＯＣＫ
ＯＵＴの送出によってまた、ブレンダは、ＢＬＥＮＤＥ
Ｒ_{_}ＢＳＹ^*を送出することによってパイプラインを凍結
させる。

【０１７４】フレームバッファ３８は、５つの垂直バス
（各バス上には、２つのブレンダがある）に分けられる
ので、３ビットのＸ ＳＴＡＲＴ ＲＥＧＩＳＴＥＲに
は、バスを選択するためにロードされる必要がある。ロ
ードされた値は、そのＸアドレスのモジュール５を示
す。ＶＥＲＴＢＵＳ ＲＥＧＩＳＴＥＲを"０"値にセッ
トし、また、ＤＭＡ制御レジスタのブロードキャストビ
ットをセットすることによって、１０個のブレンダすべ
てを同報通信することができる。 レンダリングパイプラインの操作 レンダリング（スライサ／ダイサ）ＡＳＩＣ操作 スライサ／ダイサチップは、セットアップチップより供
給された情報を基にピクセル値を計算する。これは、点
の頂点および線セグメント、線、三角形に関する情報を
使用し、これらのプリミテイブの１つによって接触する
各ピクセルに対応する値を計算する。その結果としての
ピクセルは、垂直バス上の１対のブレンダチップに利用
される。

【０１７５】スライサ／ダイサは、３つのプリミテイブ
すなわち、点、線および三角形を処理する。三角形は、
セットアップＡＳＩＣから得られる３組の頂点情報と３
組のセグメント情報によって記述される。点および線
は、セットアップＡＳＩＣから得られる４組の頂点情報
によって記述される。線にはさらに４組の頂点情報画必
要である。

【０１７６】スライサ／ダイサは、主に、エイリアス除
去されたポリゴンをレンダリングするが、複数のエイリ
アス除去以外の関数（ＩＧＢコマンド）も有する。これ
らの関数は、フィル―ネクスト―ピクセル（fill-next-
pixel）、フィル―長方形（fill-rectangle）、フィル
―水平―スパン―ウイズ―スチプル（fill-horizontal-
span-with-stipple）であり、Ｘウィンドウのレンダリ
ングとテキスト操作をサポートする。さらに、ポリゴン
は、必要に応じて、エイリアス除去と共に、レンダリン
グすることができる。ポリゴンは、パタン情報を用いて
もレンダリングすることができる。

【０１７７】スライサ／ダイサＡＳＩＣは、主要な２個
の機能回路、すなわち、入力ユニット６８と、ピクセル
生成ユニット７０とを含む。入力ユニット６８は、スラ
イサ／ダイサのフロントエンドである。これは、セット
アップＡＳＩＣによって供給された情報を解釈し、セッ
トアップＡＳＩＣでは実行されない付加的なセットアッ
プ計算を実行し、残りのＡＳＩＣで消費されるのに適切
なフォーマットで情報を生成する。チップの残りは、ピ
クセルジェネレータであり、抽象幾何オブジェクトをピ
クセルに変換することからの命名である。

【０１７８】スライサ／ダイサＡＳＩＣは、一対のセッ
トアップＡＳＩＣからデータを受信し、一対のブレンダ
ＡＳＩＣにデータを供給する。セットアップＡＳＩＣと
スライサ／ダイサＡＳＩＣとの間には４３ビットバスが
２つある。これらのデータバスは、ＳＥＴＵＰ_ＶＡＬ
信号を伴い、両データバス上の有効データの存在を示
す。スライサ／ダイサは、ＳＬＩＣＥＲ_ＢＵＳＹ信号
をセットアップＡＳＩＣに供給し、データフローを調整
する。

【０１７９】スライサ／ダイサＡＳＩＣからブレンダＡ
ＳＩＣに至るデータバスは３つあり、共通して垂直バス
と名付けられている。スライサ／ダイサＡＳＩＣは、Ｄ
ＩＣＥＲ_ＶＡＬ信号を供給し、出力データバス上の有
効データの存在を示す。ブレンダビジー信号入力には、
ＢＬＮＤＲ１_ＢＵＳＹとＢＬＮＤＲ_ＢＵＳＹ２の２つ
がある。これらの信号は、ブレンダＡＳＩＣ内へのデー
タフローを調整する。

【０１８０】スライサ／ダイサＡＳＩＣは、複数の軸の
縦座標値を計算する。これらの軸は以下の通りである。 Ｘ、Ｙ − プリミテイブによってカバーされるピク
セルのＸおよびＹ座標。

【０１８１】Ｚ − フロントクリップ面からの
ピクセルまでの距離。

【０１８２】Ｕ、Ｖ − パタンによってカバーされ
るピクセルのパタン座標。

【０１８３】Ｒ、Ｇ、Ｂ− ピクセルの色値。

【０１８４】Ａ − プリミテイブ（ＰＩＸＬＩ
ＮＫ）の一部によってカバーされる１ピクセルの領域ア
ルファ Ｔ − 透明度、表示された場合に浮出る下部の
色の百分率。 ポリゴンプリミテイブに関連するパラメータを参照する
ために、ここでは簡潔な名称を使用する。この名称は、
ＶＨＤＬ方式のレコード形式内に存在する。図１は、任
意の三角形の頂点およびセグメントに対する名称を示
す。頂点には、"Ｐ"とそれに続く数字で参照符号を付
す。最も左側の頂点は、常にＰ０である。図示の如く、
ポリゴンの反時計回りに番号が増加されている。セグメ
ントには、"Ｐ"とそれに続くセグメントが及ぶ端点の数
字で参照符号を付す。最左端点は、最初に指定される。
セグメントの名称は、プリミテイブによって様々に異な
るので（すなわち、三角形に対するセグメント２は、Ｐ
１２とＰ２１のいずれにもなり得る）、"Ｓ"とそれに続
く数字で呼ばれる。Ｓ０は、常にＰ０に関する最初の反
時計回りのセグメントである。

【０１８５】傾斜などのセグメント量は、常にセグメン
トの最左端に関して指定される。頂点およびセグメント
の量は、ＶＨＤＬレコード形式またはＣレコード形式と
して処理される。これらの構造に関連する値は、レコー
ドのフィールドとして参照される。このため、セグメン
トＰ０１の傾斜は、Ｐ０１.,Ｓとなり、逆傾斜は、Ｐ０
１.Ｉ.となる。このフォーマットを使用するその他のデ
ータとしては、基本色値にたいする"Ｂ"と、デルタ-Ｘ
（Delta-X）色傾斜に対する"ＤＸ"と、デルタ-Ｙ（Delt
a-Y）色傾斜に対する"ＤＹ"である。例えば、"ＤＹ.Ｔ"
は、Ｔ軸のデルタ-Ｙ（Delta-Y）値を表している。

【０１８６】基本コマンドには、"ドローポイント（ｄ
ｒａｗ ｐｏｉｎｔ）"と、"ドロー三角形（ｄｒａｗ
ｔｒｉａｎｇｌｅ）"と、"ドロー線（ｄｒａｗｌｉｎ
ｅ）"の３つがある。各基本コマンドに対するデータ
は、プリミテイブの種類に基づく所定のシーケンスで、
ストローブされて、スライサ／ダイサへ入力される。

【０１８７】プリミテイブ頂点は、セットアップチップ
によってソートされ、最左端頂点は常に頂点０となる。
残りの頂点は、頂点０から反時計回りに指定される。傾
斜および逆傾斜もセットアップチップによってソートさ
れる。傾斜０は、ポリゴンのセグメント０に対応する。
セグメント０は、頂点０をその左端点に有する。残りの
セグメントおよび逆傾斜は、セグメント０から反時計回
りに指定される。

【０１８８】点は、ダイヤモンド形のポリゴンとしてレ
ンダリングされる。この点は、４頂点と単一の基本色値
とを有する。透明も可能である場合は、基本の透明値も
有する。点コマンドには、２つのバージョンがある。す
なわち、透明の表現が可能なコマンドと、透明を表現で
きないコマンドとがある。透明を扱わない時、そのコマ
ンドの実行には、６サイクル必要である。透明を扱う時
には、７サイクル必要である。

【０１８９】三角形は、３頂点と、３傾斜と、３逆傾斜
とによって指定される。さらに、Ｘ座標またはＹ座標の
値の変化率を記述する基本値とデルタ値は、Ｚ軸、Ｒ
軸、Ｇ軸およびＢ軸に対して指定される。透明を扱う場
合には、基本値とデルタも、Ｔ軸に対して指定される。
パタンを扱う場合には、基本値およびデルタが、Ｕ軸お
よびＶ軸に対しても同様に指定される。三角形コマンド
には、４つのバージョンがある。そのコマンドは、透明
とパタンのどの組合わせかによって変化する。

【０１９０】線は、４つの頂点、４つの斜度、４つの逆
斜度によって指定される。さらに、Ｘ座標値とＹ座標値
の変化率を記述する基本値とデルタ値は、Ｚ軸、Ｒ軸、
Ｇ軸、Ｂ軸に対して指定される。もし、透明を扱う場合
は、基本値とデルタが、Ｕ軸とＶ軸に対して指定され
る。その線コマンドには、４つのバージョンがある。そ
のコマンドは、透明とパタンの組み合わせに依存して変
化する。

【０１９１】ＩＧＢコマンドには、"フィル-長方形（ｆ
ｉｌｌ−ｒｅｃｔａｎｇｌｅ）"と、"フィル-ネクスト-
ピクセル（ｆｉｌｌ−ｎｅｘｔ−ｐｉｘｅｌ）"と、"フ
ィル-スパン-ウイズ-スチプル（ｆｉｌｌ−ｓｐａｎ−
ｗｉｔｈ−ｓｔｉｐｐｌｅ）"の３つがある。これら
は、エイリアス除去をしないレンダリングコマンドであ
り、単一色値を有するピクセルまたはピクセルグループ
をレンダリングする。各ＩＧＢコマンドに対するデータ
は、そのコマンドのタイプによって所定のシーケンス
で、ストローブされて、スライサ／ダイサに入力する。
フィル-三角形（ｆｉｌｌ−ｒｅｃｔａｎｇｌｅ）コマ
ンドは、スライサ／ダイサに一セットのピクセルを生成
させ、一定色の長方形領域をカバーさせる。このコマン
ドは、色値と、左下コーナーと右上コーナーの座標とを
指定する。基本のＺ値、および基本値がまた、指定され
る。

【０１９２】フィル-ネクスト-ピクセル（ｆｉｌｌ−ｎ
ｅｘｔ−ｐｉｘｅｌ）コマンドは、前にレンダリングし
たピクセルのＸ座標をインクリメントし、次のピクセル
を、指定された色でレンダリングする。このコマンドの
最初の発生は、一領域に関するフィル-長方形（ｆｉｌ
ｌ−ｒｅｃｔａｎｇｌｅ）コマンドが先に実行されるべ
きである。

【０１９３】点画（stipple）コマンドは、水平スパン
にわたるピクセルを、指定された１ビット深度パタンで
レンダリングする。点画データタイプの各ビットは、個
々のピクセル値を表し、最の左のピクセルから始まる。
もし、ビットがセットされているなら、そのピクセルに
対する色は、点画フォーグラウンドレジスタによって決
定される。もし、ビットがクリアされているなら、その
ピクセルは、変更されないままか、あるいは、点画モー
ドレジスタに格納された点画モードに依存する点画バッ
クグラウンドレジスタに格納された値でレンダリングさ
れる。

【０１９４】スライサ／ダイサチップは、ソフトウェア
によってロード可能な９個の内部レジスタを備える。こ
れらは、さまざまな関数を制御し、チップが使用する重
要なパラメータを保持する。

【０１９５】最初の４つのレジスタは、点画のためのパ
ラメータ用である。点画長レジスタは、５ビット幅であ
る。点画長と、点画コマンドで扱う点画データタイプか
ら、ビット数が決められる。その値の範囲は０〜３１で
あり、また、それぞれは、１〜３２までの点画長を示
す。点画値０を用いて、点画タイプは、点画バックグラ
ウンド色でピクセルをレンダリングすべきか、あるい
は、全くレンダリングしないかを示す。点画タイプが０
の時、点画値が０であれば、ピクセルはレンダリングさ
れない。点画タイプが１の時、点画バックグラウンド色
を用いて、ピクセルはレンダリングされる。点画フォア
グラウンドレジスタと、点画バックグラウンドレジスタ
は、２４ビットのＲＧＢ色値を保持し、点画をレンダリ
ングする場合に、それらを使用する。

【０１９６】モードレジスタの３ビット各々は、スライ
サ／ダイサ機能のために使用可能なモードである。この
モードでは、エイリアス除去、パタン、透明を扱う。

【０１９７】アルファラウンドアップレジスタは、アル
ファ（Ａ）乗算後に、丸め処理を行うために用われる大
きな小数を格納する８ビットワードである。幅レジスタ
および高さレジスタは、レンダリングウィンドウの右上
座標を保持する。この長方形領域外のすべての値は、ク
リップされる。

【０１９８】ブレンダイネーブルレジスタは、適切なビ
ットを設定することによって、スライサ／ダイサから、
より下位のパイプラインコマンドを受取るように、ブレ
ンダチップをイネーブルにすることができる。各スパン
に対して、このレジスタには別々のイネーブルビットが
あるので、ブレンダチップペアは、個々にイネーブルに
されることができる。

【０１９９】スライサ／ダイサＡＳＩＣ３４は、２個の
主要なユニット、即ち、入力ユニット６８とピクセルジ
ェネレータユニット７０に分割される。

【０２００】入力ユニット６８は、複数セグメントが交
差する最近隣の整数Ｘ値と整数Ｙ値を用いて、各セグメ
ントの第１の切片値を計算する。

【０２０１】さらに、入力ユニット６８は、基本色値
（Ｒ、Ｇ、Ｂ、ＵとＶ）と、基本透明値（Ｔ）を調整
し、また、ポリゴンの頂点を伴い供給されるそれらの値
から得られる基本Ｚ値を調整する。入力ユニット６８が
これらの基本値を調整するため、それらの値は、頂点を
カバーするピクセルの重心に対する正確な値を表す。

【０２０２】ピクセルジェネレータユニット７０は、ポ
リゴンプリミテイブを一連の垂直スパンにスライスし、
各スライスされたスパンの各ピクセルの各軸に対する値
を計算する。結果のピクセルは、ブレンダＡＳＩＣ３６
のペアに出力される。

【０２０３】入力ユニット操作： スライサ／ダイサ入
力ユニット６８は、ピクセルジェネレータユニット（Ｐ
ＩＸＧＥＮ）７０に必要な複数の重要なセットアップ計
算を行う。ポリゴンプリミテイブに対して、入力ユニッ
ト６８は、面積計算のために切片値を計算し、また、補
間に使用する調整された基本色値を計算する。ＩＧＢコ
マンド（フィル-ネクスト-ピクセル（fill-next-pixe
l）、フィル-長方形（fill-rectangle）、フィル-水平-
スパン-ウイズ-スチプル（fill-horizontal-span-with-
stipple））に対して、入力ユニット６８は、同じ値を
供給し、ピクセルジェネレータに正確な値を出力させ
る。

【０２０４】本実施例のレンダリングエンジンの目的の
１つは、４０クロックでカタログポリゴンの処理を完了
することにある。入力ユニット６８は、単一ステートマ
シンでの集中制御によって、これらの要求を満たしてい
る。このステートマシンは、非常に大きいことは当然で
ある。ステートマシンは、一般に、一度に一つの作業し
か行わない（例えば、レジスタへのロード、値の計算
等）。これは、同時に所望の操作に影響するデータパス
におけるすべてのステージをセットアップするのに必要
である。もし、そのデータパスがパイプライン化されて
いないなら、これは問題にならない。しかし、４０Ｍｈ
ｚでは、そのデータパスは、大掛かりにパイプライン化
されなければならない。このため、与えられた計算に
は、多くのサイクルがかかり、単一操作の必要条件と矛
盾する。

【０２０５】本発明者は、パイプライン制御の概念を導
入することによって一度に一つの作業を行う制限を緩和
せずに、この問題を解決した。図１３は、その最も単純
な形態を示す。基本的には、データパス制御信号は、デ
ータと共にパイプラインで供給され、ステートマシン
は、特定のデータ値、または同時に計算に関する制御信
号をすべてを生成する。データパイプラインと制御パイ
プラインとを整合させることによって、データパスは全
くパイプライン化されていないように形成することがで
きる。このため、ステートマシン内で一度に一作業しか
行わないとの制限を性能に影響させずに適用することが
できる。

【０２０６】本文に使用される表記上の取決めは、デー
タ制御信号に対してアルファベットのポストスクリプト
を、データパス制御信号に付記することであり、適用さ
れるパイプライン方式のクラス数を示す。接尾字Ａは、
パイプライン方式の１ステージを、接尾字Ｂは２ステー
ジを、接尾字Ｃは３ステージを示し、以後も同様であ
る。

【０２０７】接尾字なしは、パイプラインなしを意味す
る。この表記法は、図１３〜図１４に示した。

【０２０８】制御パイプライン方式のさらに完全な例
は、図１４に示され、データのパイプラインステージ数
は一定ではない。図１３では、データ入力およびデータ
出力間のどのパスも、２つのレジスタを通過する。図１
４では、パスのうち１つだけが、２つのレジスタを通過
する。計算に依存して、データパスの異なる部分は、異
なる時間に用いられることができる。このため、データ
パスの与えられた要素（ＹＭＵＸなど）は、その計算に
依存した異なる時間に制御される必要があるかもしれな
い。図１４では、データがＸＭＵＸからなのか、右端の
入力レジスタからなのかに依存して、ＹＭＵＸは１サイ
クル後または２サイクル後に制御を必要とする。ＹＭＵ
Ｘの選択デフォルト（インアクテイブ）値を慎重に選択
すれば、この単純な例における問題は一掃されるが、一
般的に正しくはない。

【０２０９】図１４に示すように、本実施例のパイプラ
イン方式による解決方法では、ステートマシンが、異な
るステージの接尾字を有する同一制御信号の複数のバー
ジョンを生成することを許す。このことで、ステートマ
シンが異なるアイテムでその要素を制御することによっ
て、その計算に依存する異なる時間に使用されるデータ
パス要素の問題解決する。この制御パイプライン論理
は、要素を実際に制御するために、信号の適切な遅延バ
ージョンを組合わせる。図１４の例では、この組合わせ
機能は、ＯＲゲートを用いて達成される。ここで、ＯＲ
ゲートは、一般的な解決方法ではないことに留意された
い。使用すべき適切なゲートは、ステートマシンによっ
てその信号に割当てられたデフォルト（インアクテイ
ブ）値の機能を持つ。もし、デフォルト（インアクテイ
ブ）値がゼロである場合、図１４からわかるように、Ｏ
Ｒゲートは、複数の信号を効果的に合成する。しかしな
がら、デフォルト（インアクテイブ）値が１なら、ＡＮ
Ｄゲートが使用される必要がある。

【０２１０】異なる時間にデータパス要素を用いる他の
結果の可能性としては、衝突がある。すなわち、２つの
計算が同時に同一の要素を使用することを要求する場合
である。

【０２１１】この問題の解決方法の１つは、ハードウェ
アインターロック論理である。しかしながら、ステート
マシンをそのような衝突をさけるように設計するほうが
極めて簡単である。これは、本実施例のレンダリングシ
ステムに使用される解決方法である。ステートマシンは
集中制御されているが、いくつかの制御要素は、その関
連データと共に遅延される必要がある。ステートマシン
において直接これらの遅延された制御要素を取り扱う
と、一時に一作業の制限が反転する。

【０２１２】より良い解決方法は、データパスを伴う制
御パイプライニング経由で制御を提供するステートマシ
ンと、ステートマシンに対してスレーブとして動作する
自律ユニットとしての、これらの遅延可能な機能を用い
ることである。本実施例の制御アーキテクチャは、単一
のステートマシンでほとんどすべての制御機能を集中化
させ、１度に１作業のみを行い、入力ユニット６８の残
りに対応するインタフェースを有する。

【０２１３】次に、ステートマシン（ＩＮＳＴＡＴＥお
よびＩＮＮＥＸＴ）を構成するモジュールと、制御パス
（ＩＮＳＴＢ、ＩＮＶＬＤおよびＩＮＭＯＤ）を完成す
る周辺制御機能について説明する。

【０２１４】入力ユニットステートマシン（ＩＮＳＴＡ
ＴＥ）はミーリーマシンであり、２ブロック、即ち、ス
テートレジスタと、次ステート／出力論理とを備える。
ステートレジスタは、ＩＮＳＴＡＴＥブロック内で実現
され、次ステート／出力論理は、ＩＮＮＥＸＴという名
の分離ブロック内のＩＮＳＴＡＴＥ下にインプリメント
されている。この階層的分割によって、ステートマシン
の合成は容易になる。

【０２１５】入力ユニットステートマシン次ステート／
出力論理（ＩＮＮＥＸＴ）は、１２２のステートをも
ち、２つのホットステート（フリップフロップ）符号化
を利用する。第１のホットフリップフロップは、どのス
テートのクラスがアクテイブであるかを示し、もう一方
のホットフリップフロップは、そのクラス内のどのステ
ートがアクテイブであるかを示す。これらのフリップフ
ロップは、クラス間で共用される。結果としてのステー
トベクトルは、４５ビットの幅を持つ。図１５は、正確
な符号化処理を示す。ＶＨＤＬのステートで使用される
命名規則は、＜クラス＞＜操作＞である。このような名
前が与えられているように、図１５は、どの２つのフリ
ップフロップがホットであるかを示す。例えば、ステー
トマシンが、ＰＯＩＮＴ_Ｘ１ステートにある時、フリ
ップフロップ＃４１は、ホット（ＰＯＩＮＴクラスに対
して）であり、フリップフロップ＃１はホット（Ｘ１操
作に対して）である。ここで、開始ステートは１つだけ
であるので、ＳＴＡＲＴクラスには対応する操作がない
ことに留意されたい。このため、ステートマシンがその
開始クラスにいる場合、１つのフリップフロップ（＃４
４）のみがホットである。これは、２つのホット規則に
対する唯一の例外である。

【０２１６】ステートマシン操作自体は、単純である。
ステートマシンは、スライサ／ダイサ入力ユニットの他
のモジュールとのみ対話し、外界とは直接対話しない。
ステートマシンは、制御パイプラインを使用して、他の
モジュールを制御する。複数のモジュールからステータ
ス値とデータ値を受取り、これらのデータから判断し
て、ステートの変化を決定する。

【０２１７】ストローブジェネレータ（ＩＮＳＴＢ）
は、ピクセルジェネレータでのラッチのローデイング制
御を行う入力ユニット信号を生成する。一般には、ラッ
チに対しては正確に１ストローブある。データパス中で
のパイプライン処理のため、ステートマシンは、これら
のストローブを直接ドライブできない。このため、ステ
ートマシンは、ストローブがデータと同時間にそのラッ
チに到着するように、ストローブジェネレータに対し
て、何時どんなストローブを出すかを通知する。標準制
御パイプライン方式は、この目的のために使われる。ス
トローブジェネレータは、実際には複数の制御パイプラ
インを持つ。

【０２１８】有効ジェネレータ（ＩＮＶＬＤ）は、ピク
セル生成ユニットとのハンドシェークを実行する。入力
ユニットは、全データセットのさまざまなサブセットが
４つの有効信号、即ち、Ｘ０ＶＬＤ、ＸＶＬＤ、ＸＹＶ
ＬＤ、ＣＶＬＤによって何時利用できるかを示す。

【０２１９】有効ジェネレータは、各有効ビットに対す
るカウンタを含む。これらのカウンタは、通常０であ
る。ステートマシンは、Ｎ以上のサイクル後に出力され
るべき有効値を必要とすると決定した場合、Ｎをカウン
タにロードする。カウンタは、ゼロにデクリメントし、
有効値が出力される。

【０２２０】有効値が出力された後、その対応データセ
ットがピクセルジェネレータにストローブされるまで、
出力され続ける。Ｘ０ＶＬＤ、ＸＶＬＤおよびＸＹＶＬ
Ｄに対し、ピクセルジェネレータは、これがＸＹＳＴＢ
によるものであることを示す。有効ジェネレータは、ス
テートマシンに送り返される２つの出力を生成する。ス
テートマシンは、これらの信号を使用し、ピクセルジェ
ネレータが前の値を作業レジスタにリードする前に、新
しいデータをピクセルジェネレータのラッチにライトす
ることを防ぐ。

【０２２１】モジュールカウンタ（ＩＮＭＯＤ）は、フ
ィル-ネクスト-ピクセル（Fill-Next-Pixel）性能を最
適化するために付加されていた。一般に、フィル-ピク
セル（Fill-Pixel）（例えば、幅＝高さ＝１.０のフィ
ル三角形（Fill-rectangle））の次には、多数のフィル
-ネクスト-ピクセル（Fill-Next-Pixel）コマンドが続
く。このような各プリミテイブは、以前のものの右側に
対する１スパンであり、第５のスパン毎に処理されるの
で、各第５のピクセルが出力される。

【０２２２】モジュールカウンタは、この状態の対称性
を利用する。ピクセルジェネレータに対して、５回中４
回は出力が不要の各フィル-ネクスト-ピクセル（Fill-N
ext-Pixel）をパスする代わりに、モジュールカウンタ
は、どのピクセルが廃棄されることができるかを見失わ
ないように監視するため、入力ユニットステートマシン
は、ピクセルジェネレータの関与無しに、単純にこれら
をビットバケット（bit bucket）に捨てることができ
る。フィル-ネクスト-ピクセル（Fill-Next-Pixel）の
大半をフィルタリングすることによって、ピクセルジェ
ネレータは、それらと遭遇しないため性能は相当に高ま
る。

【０２２３】入力ユニットデータパス： 次に、入力ユ
ニットデータパスを構成するモジュールについて詳細に
説明する。

【０２２４】入力データパスの単純化ブロック図を、図
１６Ｂに示す。入力ＦＩＦＯ（ＩＮＦＩＦＯ）ユニット
７２は、セットアップＡＳＩＣと入力ユニット６８間に
レートバッファを備える。ＩＮＦＩＦＯ７２はまた、ス
ライサ／ダイサＡＳＩＣ３４とセットアップＡＳＩＣ３
２間に必要なハンドシェークプロトコルを実現する。

【０２２５】データは、ＳＥＴＵＰＤＡ７４とＳＥＴＵ
ＰＥＤＢ７６と呼ばれる２つの４３ビットバス上のセッ
トアップチップから受取られる。そのデータは、ＳＥＴ
ＵＰＶＬＤと呼ばれる有効信号によって資格が与えられ
る。入力ＦＩＦＯ７２が一杯になり始めると、ビジー信
号をセットアップチップに出力する。この信号は、ＳＥ
ＴＵＰＢＳＹと呼ばれる。入力ＦＩＦＯは、ＳＥＴＵＰ
ＢＳＹを十分早い時期に出力するので、有効データが、
ＦＩＦＯ７２内の空間がないために失なわれるというこ
とは決してない。

【０２２６】有効データは入力レジスタを通過し、８の
深度のラッチベースドフォールスルーＦＩＦＯ（latch
based fall-through FIFO）を介し、出力レジスタに入
る。このため、入力ＦＩＦＯ７２は、実際には１０の深
度である。

【０２２７】入力ＦＩＦＯのデータ出力は、ＩＦ_ＲＥ
Ｇ_Ａ ７８とＩＦ_ＲＥＧ_Ｂ ８０と呼ばれる。これら
は、４３ビットバスであり、ＳＥＴＵＰＤＡ ７４とＳ
ＥＴＵＰＤＢ ７６とに対応する。エンプテイ信号ＩＦ_
ＲＥＧ_ＥＭは、データに資格を与えるために供給され
る。最後に、ステートマシンからの入力ＩＦ_ＲＤは、
入力ＦＩＦＯ出力レジスタから、カレントのデータをス
トローブする。

【０２２８】フォーマッタ（ＩＮＦＭＴ）８２は、デー
タパスに入る全ての値を、類似のフォーマットの中に入
れ、パスに入る値すべてに対する単一エントリポイント
を提供し、もし、セグメントの逆傾斜がゼロになると、
ステートマシンに通知する。

【０２２９】下位パイプＦＩＦＯ（ＩＮＬＰ）８４は、
スライサに対して一切用いないセットアップチップから
多くのコマンドを受取る。そして、それらのコマンド
は、ブレンダに向かうパイプにパスされる必要がある。
これらのコマンドは、入力ユニットによって下位パイプ
ＦＩＦＯ内に置かれ、ピクセルジェネレータの出力ステ
ートマシンによって適切な時間に読み出される。

【０２３０】ＦＩＦＯ８４内に置かれたデータの大半
は、下位パイプデータであり、そのデータにちなんでそ
のユニット名が付けられている。しかしながら、各グラ
フィックオブジェクトにおいて、入力ユニットステート
マシンは、"ロード-スライサ（Load-Slicer）"コマンド
を、そのＦＩＦＯに入力させる。このコマンドは、実際
にはブレンダに転送されない。そして、そのコマンド
は、ピクセルジェネレータ出力ステートマシンが下位パ
イプデータとピクセルデータとを同期化させるために使
用するダミートークンとしてたまに働く。下位パイプＦ
ＩＦＯデータ入力は、入力ＦＩＦＯのＡ出力レジスタの
末尾３２ビットである。有効データは、フォールスルー
ＦＩＦＯ（fall-through FIFO）を通過し、出力レジス
タに入力する。このため、ＦＩＦＯの深度は９である。
ピクセルジェネレータの出力ステートマシンからの入力
は、ＦＩＦＯの出力レジスタからのカレントのデータを
ストローブする。

【０２３１】ソフトウェアレジスタユニット（ＩＮＳＲ
ＥＧＳ）８６は、スライサソフトウェア構成レジスタの
すべてを含む。これらのレジスタには、入力ＦＩＦＯ
（ＩＮＦＩＦＯ）からのデータ出力がロードされる。３
ポートＲＡＭ（ＩＮＲＡＭ）８８は、４５ビットレジス
タファイルによる８ワードに、１つのライトポートと２
つのリードポートを供給する。ライトデータは、フォー
マッタ出力（ＦＭＴ）、あるいは、加算器出力（ＡＤ
Ｄ）から来る。ここで、フォーマッタ出力は、４３ビッ
ト幅であることに留意されたい。補正するために、筆者
らは、符号ビットを２回複製し、４５ビットまでその値
を符号拡張する。ここで、このユニット８８は、ステー
トマシン制御信号の遅延バージョンをどのように組合わ
せるかを定義し、ある場合には、すべてのバスのビット
すべてがステートマシンから出力されないことに留意さ
れたい。

【０２３２】小数数学論理（ＩＮＦＭＡＴＨ）９０にお
いて、入力データは、３ポートＲＡＭ（ＲＡＭ_ＡＤ
Ｏ）のＡリードポートから入力し、０.６の２の補数と
して扱われる。入力データは登録され、複数の算術関数
の一つがそれに適用される。その結果は２.６の２の補
数であり、登録され、ＦＭＡＴＨ［７：０］として出力
される。

【０２３３】ノーマライザ（ＩＮＦＯＲＭ）９２の入力
は、フォーマッタ８２の出力である。この入力は、４３
ビットの２の補数である。１０進数の仮数点の位置はさ
まざまである。また、ノーマライザに関する限りは、そ
の位置とは無関係である。ノーマライザは、４ビットの
指数を加えることによって、４３から２９ビットまでの
仮数部のビット数を減少させる。ノーマライザの出力は
登録される。

【０２３４】乗算器（ＩＮＭＵＬ）９４は、３つの入
力、即ち、ノーマライザ９４の仮数部出力と指数部出力
（ＮＯＲＭ［２８:０］、ＮＯＲＭ_ＥＸＰ［３:
０］）、小数数学出力（ＦＭＡＴＨ［７：０］）を受取
る。ＮＯＲＭ［２８:０］とＮＯＲＭ_ＥＸＰ［３:０］
に対する値は、２の補数計算を用いて乗算される。３７
ビットの結果、すなわちＭＵＬ［３６:０］が登録され
る。乗算マクロ自体は、パイプラインレジスタを含み、
入力から出力に至るまでの全体的遅延は２クロックであ
る。仮数部と指数部の同期を維持するために、乗算器ユ
ニットは、二重にＮＯＲＭ_ＥＸＰを登録する。第２の
レジスタの出力は、ＭＵＬ＿ＥＸＰ［３:０］と呼ばれ
る。ＦＭＡＴＨ入力は、［２.６］の固定小数点数であ
るため、指数は６だけインクリメントされなければなら
ない。何故なら、ＮＯＲＭでの１０進数小数点が乗算の
結果シフトする場所数が６であるからである。デノーマ
ライザは、６ビットシフトを行う。

【０２３５】デノーマライザ（ＩＮＤＥＮＯＲＭ）９８
の入力は、乗算器の仮数出力および指数出力（ＭＵＬ
［３６:０］およびＭＵＬ_ＥＸＰ［３:０］）である。
デノーマライザは、シフト演算を実行し、その数を４３
ビットの固定仮数点フォーマットに戻す。そのために、
ノーマライザと乗算器のアルゴリズムがあり、そのシフ
トを実行する。このことによって、１０進数小数点をそ
の元の位置に正確に戻す。この出力は登録される。

【０２３６】加算器（ＩＮＡＤＤ）９８は、２つの登録
ｍｕｘ（マルチプレクサ）から入力する単なる登録加算
器である。Ａ-ｍｕｘレジスタおよびＢ-ｍｕｘレジスタ
の出力は、加算器自体に供給される。この加算器は、４
５ビットの高速並列加算器である。この加算器は、キャ
リー入力／出力を持たない。内部はパイプライン化され
ていないが、レジスタが出力に置かれている。レジスタ
出力（ＡＤＤ［４４:０］）は、ユニット出力である。

【０２３７】比較器（ＩＮＣＭＰ）１００は、登録出力
を有する１９ビットの２の補数のレスザン（less-tha
n）比較器である。フォーマッタ（ＦＭＴ）出力の２７-
９ビットは、加算器のＢ-ｍｕｘ出力（ＡＤＤ_ＢＭＵ
Ｘ）の２７-９ビットと比較される。ＩＮＣＭＰ（ＣＭ
Ｐ）は、ＦＭＴ ＜ ＡＤＤ_ＢＭＵＸの場合はハイを、
それ以外の場合はロウを出力する。この出力は、ステー
トマシンによって使用され、Ｓ１．ＸとＳ２．Ｘとを比
較し、適切な頂点の並びを決定する。

【０２３８】出力ＭＵＸ（ＩＮＯＵＭＵＸ）１０２は、
複数の２−１（two-to-one）のｍｕｘを含む。これらの
ｍｕｘは、どのデータ値がどのピクセルジェネレータ
に、どのバスを用いて入力されるかを選択する。通常、
計算値はＢ出力バス（ＬＤＤＡＴＡＢ）に置かれ、非計
算値はＡ出力バス（ＬＤＤＡＴＡＡ）に置かれる。ただ
し、ＩＧＢコマンド処理中は、しばしば逆の割当が必要
になる。出力Ｍｕｘは、これら状態に対応する。

【０２３９】次に、入力ユニットの動作を詳細に説明す
る。

【０２４０】スライサ／ダイサ３４は、セットアップＡ
ＳＩＣ３２によって供給されるデータに対して一連の計
算を行う必要があり、その後、ピクセル生成プロセスを
開始することができる。入力ユニット６８はこうした計
算を実行する。

【０２４１】点、線または三角形を構成する各線セグメ
ントに対し、入力ユニット６８は、左端点に対するＸ座
標値とＹ座標値と、右端点に対するＸ座標値とＹ座標値
と、傾斜値と、逆傾斜値とを受取る。ピクセルジェネレ
ータユニットは、入力ユニット６８が計算する必要のあ
る各線セグメントに対して、さらに３つのデータ値を要
求する。これらの値は、次Ｙ上のＸ（Ｘ-ｏｎ-ｎｅｘｔ
-Ｙ）と、次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）と、セグ
メント構成値である。

【０２４２】図１７を参照して、次Ｙ上のＸ（Ｘ-ｏｎ-
ｎｅｘｔ-Ｙ）値は、セグメントがそのセグメントの左
端から右に移動することで交差する第１の整数Ｙ値での
第１のＸ切片である。言い替えれば、セグメントの左端
点から開始して、整数のＹ座標値（即ち、そのＹ座標値
は水平グリッドを交差する）を有するセグメント上の点
に達するまで、セグメントに沿って移動する。この点の
Ｘ座標は、線セグメントに対する次Ｙ上のＸ（Ｘ-ｏｎ-
ｎｅｘｔ-Ｙ）値として定義される。ある特別な場合に
ついも述べる。左端点が、整数のＹ座標値を持つ時、こ
の点は無視され、整数のＹ座標値を有する線セグメント
に沿ったその次の点が検出される。

【０２４３】任意の線セグメントに対しては、次Ｙ上の
Ｘ（Ｘ-ｏｎ-ｎｅｘｔ-Ｙ）値が、左端点のＸ座標と、
左端点のＹ座標と、逆傾斜の関数として計算される。こ
のことは、図１７に示されている。ここで、逆傾斜の符
号によって僅かに異なる公式が適用されることに留意さ
れたい。また、水平線（すなわち、傾斜が０）の場合、
次Ｙ上のＸ（Ｘ-ｏｎ-ｎｅｘｔ-Ｙ）値は、定義されな
いことにも留意されたい。入力ユニット６８は、この場
合を検出しないが、代わりに、不正確な値を生成する。
ピクセルジェネレータは、この場合はいずれにせよ、次
Ｙ上のＸ（Ｘ-ｏｎ-ｎｅｘｔ-Ｙ）値を使用しないの
で、ゴミ値を生成することが許容される。

【０２４４】次に、図１６Ｂを参照して、次Ｙ上のＸ
（Ｘ-ｏｎ-ｎｅｘｔ-Ｙ）値を計算する入力ユニットを
通るデータパスについて説明する。

【０２４５】Ｘ座標値とＹ座標値は、逆傾斜以前に、セ
ットアップチップから受取られる。入力ユニットは、３
つの値すべてを計算に使用するので、Ｘ値とＹ値は、逆
傾斜値くるまでどこかに格納される必要がある。これら
の値は、セットアップチップから、［１３.６］の２の
補数として受取られ、入力ＦＩＦＯ（ＩＮＦＩＦＯ）を
通過して、フォーマッタ（ＩＮＦＭＴ）によって、［２
８.１５］の２の補数に再フォーマットされ、［３０.１
５］の２の補数まで符号拡張され、そして、３ポートＲ
ＡＭ（ＩＮＲＡＭ）にライトされる。

【０２４６】その後、逆傾斜値がくる。これは、［１
５.１５］の２の補数として受取られ、入力ＦＩＦＯ
（ＩＮＦＩＦＯ）を通り、フォーマッタ（ＩＮＦＭＴ）
によって、［２８.１５］の２の補数に再フォーマット
され、ノーマライザ（ＩＮＮＯＲＭ）によって、２９ビ
ットの仮数と４ビットの指数に正規化され、そして、乗
算器に入力する。同時に、左端点に対するＹ座標の小数
上位６ビットが３ポートＲＡＭから読み出され、小数Ａ
ＬＵ（ＩＮＦＭＡＴＨ）に入力し、ここで、次の公式が
適用される。 ｉｆ（Ｉ＜０） ｆ（ｆｒａｃｙ） ＜＝ −ｆｒａｃｙ； ｅｌｓｅ ｆ（ｆｒａｃｙ） ＜＝ （１−ｆｒａｃｙ）； ｅｎｄ ｉｆ； ここで、ｆｒａｃｙは小数のＹ座標値であり、Ｉは逆傾
斜である。その結果は、［２.６］の２の補数であり、
乗算器に入力される。

【０２４７】調整された小数のＹ座標値は、正規化され
た逆傾斜と乗算される。その結果は、デノーマライザ
（ＩＮＤＥＮＯＲＭ）によって、［２８.１５］の２の
補数にデノーマライズされ、加算器（ＩＮＡＤＤ）に入
力される。同時に、左端点に対するＸ座標も、３ポート
ＲＡＭ（ＩＮＲＡＭ）から読み出され、加算器に入力さ
れる。それら２つの値は合計されて、その結果である、
次Ｙ上のＸ（Ｘ-ｏｎ-ｎｅｘｔ-Ｙ）値である［３０.１
５］の２の補数は、出力ｍｕｘ（ＩＮＭＵＸ）を通過し
て、計算値に対して通常使用されるＢバス上に至り、そ
して、ピクセルジェネレータに入力する。

【０２４８】次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値
は、セグメントの左端点から右に移動することでそのセ
グメントが交差する第１のスパン境界を有する第１のＹ
切片である。線セグメントの左端点に始まり、整数のＸ
座標値（すなわち、そのＸ座標は垂直グリッドと交差す
る）を有するセグメント上の第１の点が検出される。こ
の点のＹ座標値は、線セグメントに対する、次Ｘ上のＹ
（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値として定義される。

【０２４９】以下に説明するように、次Ｘ上のＹ（Ｙ-
ｏｎ-ｎｅｘｔ-Ｘ）値計算と、次Ｙ上のＸ（Ｘ-ｏｎ-ｎ
ｅｘｔ-Ｙ）値計算はとても類似している。本質的に、
上述したのと同じ場合もまた、ここで述べられる必要が
ある。すなわち、左端点が整数のＸ座標値を持つ場合、
それは無視され、また、線セグメントに沿う整数のＸ座
標値を持つ次の点が検出される。

【０２５０】任意の線セグメントに対し、次Ｘ上のＹ
（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値は、左端点のＸ座標と、左
端点のＹ座標と、傾斜の関数として計算される。このこ
とは、図１８に示されている。ここで、垂直線の場合、
次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値は定義されてい
ないことに注意されたい。入力ユニットは、この場合を
検出しない代わりに、不正確な値を生成する。ピクセル
ジェネレータは、ここでは、次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅ
ｘｔ-Ｘ）値を使用しないので、ゴミ値の生成が許容さ
れる。

【０２５１】ＸとＹとが入れ代わり、傾斜は逆傾斜に代
わり、小数ＡＬＵ（ＩＮＦＭＡＴＨ）に以下の単純な公
式を適用する以外は、そのデータは、次Ｙ上のＸ（Ｘ-
ｏｎ-ｎｅｘｔ-Ｙ）計算と同様の方法で、入力ユニット
データパスを介してシャフルされる。 ｆ（ｆｒａｃｙ） ＜＝ （１−ｆｒａｃｙ） ここで、ｆｒａｃｙは、小数のＹ座標値である。その他
の点では同様である。

【０２５２】セグメント構成値は、ステートマシンによ
って計算される。データパスがレンダリングすることの
唯一の支援は、フォーマッタ（ＩＮＦＭＴ）に配置され
る比較器によって、０の逆傾斜値を識別することと、比
較器（ＩＮＣＭＰ）によって、座標値を比較することで
ある。

【０２５３】次に、セグメント構成を構築するさまざま
な値について説明する。

【０２５４】セグメントがオブジェクトに存在しない
か、垂直であるなら、そのセグメントは無効であると定
義される。無効としての垂直セグメントの指定は、無効
とされる。なぜなら、垂直線より上の領域が、常にゼロ
であり、そして、その領域すべてがピクセルジェネレー
タが関係するためである。

【０２５５】セグメントの有効性を決定するための規則
は、以下のように単純である。 （１） セグメントインデックスが３であり、オブジェ
クトが三角形である場合、そのセグメントは無効である
（三角形は、セグメントは０、１、２しか持たないた
め）。

【０２５６】（２） セグメントが垂直なら（すなわ
ち、フォーマッタ［ＩＮＦＭＴ］が決定したように、そ
の逆傾斜が０である）、セグメントは無効である。

【０２５７】（３） その他の場合は、セグメントは有
効である。符号ビットは、セグメントがオブジェクトの
最上部を形成するか底部を形成するかを識別する。特
に、セグメントがオブジェクトの最上部を形成する場合
には、ハイに設定され、それ以外はロウに設定される。
セットアップチップによって定義された頂点順番付けル
ールは、このビットがどのようにセットされてるかを決
定する。４つのセグメントを有するオブジェクトに対し
ては、セグメント０および１は常にオブジェクトの底を
形成し、セグメント２および３は常にオブジェクトの最
上部を形成する。

【０２５８】三角形に対しては、セグメント０は常時三
角形の底部を形成し、セグメント２は常に三角形の最上
部を形成するが、セグメント１はいずれにも成り得る。
その状態を決定する最も簡単な方法は、頂点１のＸ座標
（Ｐ０．Ｘ）を頂点２のＸ座標（Ｐ０．２）と比較し、
頂点１が頂点２の左右いずれにあるかを検出することで
ある。セグメント１より左側にある場合は、オブジェク
トの底部を形成し、それ以外は最上部を形成する。

【０２５９】左の端点インデックスと右の端点インデッ
クスは、頂点がセグメントに対して左の端点を形成する
か右の端点を形成するかを識別する。それらの符号化
は、上述の番号付け規則に従う。

【０２６０】セットアップチップによって定義される頂
点順序付けルールは、これらフィールドがどのようにセ
ットされるかを決定する。入力ユニットが受取るすべて
の点、線または三角形に対し、基本色値は補間される各
軸に対して受取られる。ここで、色は、その広い意味で
の色と理解されたい。問題は、これらの色値は、第１の
入力ポリゴン頂点（すなわち、Ｐ０．Ｘ、Ｐ０．Ｙ）に
適用される正確な値に対応し、他方、ピクセルジェネレ
ータは、第１の入力頂点を含むピクセル中心に対して、
正確な基本色値を期待することである。このため、入力
ユニットは、その基本値を調整しなければならない。

【０２６１】どの与えられた色軸（仮想的軸Ｃのよう
な）に対しても、調整された基本値（ＡＢ．Ｃ）を、Ｐ
０．ＸとＰ０．Ｙ座標と、Ｂ．Ｃ（Ｃベース）値と、Ｄ
Ｘ．Ｃ（Ｃ−Ｘ勾配）値と、ＤＹ．Ｃ（Ｃ−Ｙ勾配）値
の関数として計算することができる。これについては、
図１９に示す。

【０２６２】図１６Ｂを参照して、Ｐ０．Ｘ座標値とＰ
０．Ｙ座標値は、セットアップチップから最初に入力さ
れる。これらは、［１３.６］の２の補数として受信さ
れ、入力ＦＩＦＯ７２を通過し、フォーマッタ８２によ
って、［２８.１５］の２の補数に再フォーマットさ
れ、３ポートＲＡＭ（ＩＮＲＡＭ）に書込まれる。その
後、ＤＸ．Ｃ値とＤＹ．Ｃ値が同時に受信され、入力Ｆ
ＩＦＯ７２を通過する。この時点で、データパスは一度
に１つの値しか収容できないので、ＤＸ．Ｃ値とＤＹ．
Ｃ値は直列化されて、ＤＸ．Ｃが最初に、そしてＤＹ．
Ｃが１サイクル後に入る。これらは、フォーマッタ８２
によって符号拡張され、ノーマライザ９２によって正規
化され、乗算器９４に伝送される。同時に、小数上位６
ビットＰ９．ＸおよびＰ０．Ｙ（この順で）を３ポート
ＲＡＭから読み出し、小数ＡＬＵにパスする。ここで
は、次の公式が適用される。 ｆ（ｆｒａｃ） ＜＝ ０．５−ｆｒａｃ； ここで、ｆｒａｃは、小数のＸ要素と小数のＹ要素であ
る。この結果は、［２.６］の２の補数となり、乗算器
９４に入力されて、それぞれＤＸ．ＣとＤＹ．Ｃとに乗
じられる。正規化された［ＤＸ．Ｃ＊（０．５−ｆｒａ
ｃ（Ｐ０．Ｘ）］および［ＤＹ．Ｃ＊（０．５−ｆｒａ
ｃ（Ｐ０．Ｙ）］の積は、デノーマライザによってデノ
ーマライズされる。ＤＸ．Ｃ項は、加算器９８に入力
し、そのＡ入力レジスタにロードされ、そして、Ｂ入力
レジスタに移動される。この時点で、項ＤＹ．ＣはＡ入
力レジスタにロードされ、その２つの数は加算される。
結果は、加算器９８に存在し、フィードバックされてＩ
ＮＲＡＭ８８に格納される。後に、Ｂ．Ｃ．値が受取ら
れ、入力ＦＩＦＯに渡される。フォーマッタ８２は、そ
の値をゼロ拡張し、それを十分な追加小数ビットに埋め
込み、その１０進小数点位置がＤＸ．Ｃ値とＤＹ．Ｃ値
の位置とに一致させる。小数ＡＬＵ９０の出力は、１.
０に強いられ、そして、この値は乗算器９４へのもう一
方の入力に入る。Ｂ．Ｃ．値は、乗算器を出て、デノー
マライザ９６によってデノーマライズされて、加算器９
８に入力する。

【０２６３】同時に、既に計算された値［［ＤＸ．Ｃ＊
（０．５−ｆｒａｃ（Ｐ０．Ｘ）］＋［ＤＹ．Ｃ＊
（０．５−ｆｒａｃ（Ｐ０．Ｙ））］］を３ポートＲＡ
Ｍから読み出し、Ｂ入力を介して加算器９８に入力す
る。Ｂ．Ｃ値をこの値に加え、ＡＢ．Ｃ値であるその結
果は、出力ｍｕｘ１０９２を通過し、そして、通常、計
算値に対して使用されるＢバス上に渡され、ピクセルジ
ェネレータ７０に入力する。

【０２６４】ピクセルジェネレータが要求する値の多く
は、セットアップチップによって直接供給される。この
データは、入力ユニットデータパスを通る過程は比較的
短い。

【０２６５】ピクセルジェネレータ７０が要求する値
は、セットアップＡＳＩＣ３２から受取られ、入力ＦＩ
ＦＯ７２を通過し、フォーマッタ８２によって再フォー
マットされ、出力ｍｕｘ１０２を通過し、通常は非計算
値に使用されるＡバス上に渡され、ピクセルジェネレー
タ７０へ入力する。

【０２６６】ピクセルジェネレータ７０が必要とする値
には、レンダリングされているオブジェクトのタイプに
よって示唆されているものがある。例えば、Ｒｅｃｔａ
ｎｇｌｅ（長方形）やＮｅｘｔ-Ｐｉｘｅｌ（次ピクセ
ル）を構成する線セグメントの傾斜および逆傾斜は、す
べて０または不定である。これらのような値は、セット
アップチップによって転送されてず、それ故、入力６８
によって合成されなければならない。これを達成するた
めに、フォーマッタ８２は、特定のハードコード化され
た値（例えば、０.０や１.０など）を出力する能力を有
する。これらの値は、出力ｍｕｘ１０２を通過し、非計
算値に対して通常使用されるＡバス上に渡され、ピクセ
ルジェネレータ７０に入力する。

【０２６７】ピクセルジェネレータ７０にとっては、長
方形は、他のオブジェクトとは異ならず、線とほぼ同様
に、４頂点すべてに対するＸ座標値とＹ座標値を要求す
る。しかしながら、セットアップＡＳＩＣ３２は、この
フォーマットでの情報を提供しない。その代わり、底部
の点に対するＸ座標およびＹ座標と、長方形の幅と高さ
を提供する。残りの３頂点に対する座標値を、図２０に
示したようにこの情報の関数として計算することができ
る。オブジェクトの対称性によって、２つの値だけを計
算すれば良い。すなわち、Ｘ＋Ｗｉｄｔｈ（幅）と、Ｙ
＋Ｈｅｉｇｈｔ（高さ）である。

【０２６８】図１６Ｂを参照して、Ｘ座標値とＹ座標値
は、セットアップチップから受取られる。これらの値
は、［１３.６］の２の補数値として受取られる。何故
なら、その入力ユニットは要求していないが、セットア
ップチップは、小数ビットが０であることを保証するた
めである。そして、これら座標値は、入力ＦＩＦＯ７２
を通過し、フォーマッタ８２によって、［２８.１５］
の２の補正値に再フォーマットされ、３ポートＲＡＭ８
８に書込まれる。

【０２６９】その後、Ｗｉｄｔｈ（幅）値が入力され
る。この値は［１３.６］の２の補数として入力され、
ＦＩＦＯ７２を通過し、フォーマッタ８２によって、
［２８.１５］の２の補数に再フォーマットされ、加算
器９８の入力Ａに入力する。同時に、Ｘ座標値は、３ポ
ートＲＡＭから読み出され、加算器９８のＢ入力に入
る。結果は加算器９８に存在し、出力Ｍｕｘ１０２を通
過し、多くの場合非計算値（この場合を除き）に対して
使用されるＡバス上に渡され、ピクセルジェネレータ７
０に入力する。加算器９８に存在する値もフィードバッ
クされ、３ポートＲＡＭに格納される。

【０２７０】Ｗｉｄｔｈ（幅）値が入力された後、Ｈｅ
ｉｇｈｔ（高さ）値が入力される。この値は、Ｗｉｄｔ
ｈと同様の方法で処理されるが、Ｘの代わりにＹが加算
される。この値もＡバス上に渡され、フィードバックさ
れ、ＲＡＭ８８に格納される。

【０２７１】３ポートＲＡＭ内にＸ＋ＨｅｉｇｈｔとＹ
＋Ｗｉｄｔｈとの計算値を格納する必要はないように見
えるが、フィル-ネクスト-ピクセル（Ｆｉｌｌ-ｎｅｘ
ｔ-Ｐｉｘｅｌ）コマンドは格納された値を使用する。
図２１Ａを参照して、フィル-ネクスト-ピクセル（fill
-next-pixel）コマンドは、フィル-三角形（Ｆｉｌｌ-
Ｒｅｃｔａｎｇｌｅ）コマンド、または他の（Ｆｉｌｌ
-ｎｅｘｔ-Ｐｉｘｅｌ）コマンドによって、先行され、
ＷｉｄｔｈとＨｅｉｇｈｔとがそのコマンドに対し１に
セットされたと仮定していることに留意されたい。この
ため、フィル-ネクスト-ピクセル（Ｆｉｌｌ-ｎｅｘｔ-
Ｐｉｘｅｌ）コマンドが開始する場合、以下の４つの値
は、３ポートＲＡＭに存在する。すなわち、Ｘ、Ｙ、Ｘ
＋１、Ｙ＋１である。Ｆｉｌｌ-Ｎｅｘｔの"Ｎｅｘｔ"
は、そのＸ値がインクリメントされて、Ｘ＋１、Ｘ＋
２、Ｙ＋１がピクセルジェネレータ９０に伝送されるこ
とを示唆する。変化した値もまた、３ポートＲＡＭ８８
に書込まれ、後続のフィル-ネクスト-ピクセル（Ｆｉｌ
ｌ-Ｎｅｘｔ-Ｐｉｘｅｌ）コマンドが動作する。

【０２７２】図１６Ｂを参照して、値が３ポートＲＡＭ
から一度に１つ読み出され、加算器９８の入力Ｂに入
る。加算器９８のＡ入力には、Ｘ値に対して１.０を、
Ｙ値に対して０.０が強制される。このため、加算器９
８の出力は、カレントのピクセルに対して訂正値を有す
る。結果は、加算器９８を出て、出力Ｍｕｘ１０２を通
過し、非計算値（この場合を除き）に対して使用される
Ａバス上に渡され、ピクセルジェネレータ７０に入力す
る。加算器９８を出る値はまた、フィードバックされ、
３ポートＲＡＭ８８に格納される。

【０２７３】次に、各レンダリングコマンドに対して、
入力ユニット６８によって実行される切片計算を説明す
る。

【０２７４】基本色の計算のために、生成されるその色
値のすべてはピクセル整列される必要がある。そのた
め、その基本色値を最初に調整し、頂点０が検出される
ピクセルとともに整列させる。ここで、使用する式は、
次の通りである。 Base Color <= Base_Color+distx*DX.color+disty*DY.C
olor; ここで、 distx <= int(P0.X)−P0.X＋0.5; disty <= int(P0.Y)−P0.Y＋0.5; このような計算は、各色軸に関して同じである。

【０２７５】図２２Ｂにおける疑似コードは、入力ユニ
ットが、点に対する切片を検出するために用いる計算を
示す。対応する切片は、図２２Ａに示されている。

【０２７６】図２３Ｂの疑似コードは、入力ユニット
が、三角形に対する切片を検出するために用いる計算を
示す。ここで、Ｐ１とＰ２を結ぶセグメントに対して、
２つの場合があることに注意されたい。それら両方の場
合について、対応する切片の点を図２３に示す。入力ユ
ニット６８は、線に対する切片を検出するために、図２
２Ｃに示す計算を実行する。ある点に対する図２２に示
した切片の点もまた、線に対して適当である。スライサ
−ダイサチップ３４の大多数の論理は、ポリゴン、即
ち、３または４の線セグメントから構成されるオブジェ
クトの立場のみで"思考"するので、入力ユニット６８は
ＩＧＢコマンドでインプリシットなセグメントパラメー
タを合成する。したがって、入力時に存在するさまざま
なオブジェクト間の差異は、ピクセルジェネレータユニ
ット７０からは隠されている。

【０２７７】線セグメントは、すべてのオブジェクトに
対して生成されなければならない。点、線および三角形
の場合、そのセグメントはセットアップチップ３２によ
って供給されるが、ＩＧＢコマンドの場合、オブジェク
トの形状はインプリシットであるため、そのセグメント
パラメータを合成しなければならない。例えば、ボック
ス形状のピクセルは、フィル-ネクスト-ピクセル（fill
-next-pixel）を表現するために、生成される必要があ
る。すべてのＩＧＢコマンドは同様に処理される。図２
１ＢにおけるＶＨＤＬ疑似コードは、フィル長方形（fi
ll-rectangle）とフィルスチプル（fill-stipple）コマ
ンドのための切片の割当てと計算を示す。図２１Ｃにお
けるＶＨＤＬ疑似コードは、フィル-ネクスト-ピクセル
（fill-next-pixel）コマンドのための切片の割当てと
計算を示す。

【０２７８】ピクセルジェネレータユニット： ピクセ
ルジェネレータユニット７０は、図１６Ｃに示す３つの
サブユニットを含む。これらのサブユニット各々は、プ
リミテイブの各ピクセルの軸に対する値が計算できるま
で、ポリゴンプリミテイブのセグメントを分析する。第
１のユニット（ＰＩＸＧＥＮＡ）は、セットアップチッ
プ３２および入力ユニット６８によって供給される頂
点、傾斜、ならびに切片データをラッチする。ＰＩＸＧ
ＥＮＡは、スライス操作の準備として、ポリゴンの頂点
のＸ座標の整数部を処理する。ここで、スライス操作は
第２のユニット（ＰＩＸＧＥＮＢ）で実行される。

【０２７９】第２のユニット（ＰＩＸＧＥＮＢ）は、処
理された頂点情報を使用して、プリミテイブを一連の垂
直スパンにスライスする。ＰＩＸＧＥＮＢは、最左端か
らポリゴンのエッジを走査する。スパンを走査するにと
もない、一連のセグメントプロセッサはレンダリングす
べき第１のおよび最後のピクセルを決定する。このセグ
メント情報は第３のユニット（ＰＩＸＧＥＮＣ）に渡さ
れる。

【０２８０】第３のユニット（ＰＩＸＧＥＮＣ）は、ポ
リゴンプリミテイブの一部が接触するスパン内のピクセ
ルを生成する。ＰＩＸＧＥＮＣは、Ｘ、Ｙ、Ｚ、Ａ、
Ｒ、ＧおよびＢ軸に対する値を生成する。Ａ軸値も各ピ
クセルに対して計算される。透明を扱うことが可能な
ら、Ｔ軸値が計算され、Ａが乗じられる。もし、パタン
を使用できるなら、ＰＩＸＧＥＮＣは、ＵおよびＶ軸に
対する計算も行う。

【０２８１】ピクセルジェネレータ７０は、データを一
連のパイプラインレジスタに受け入れる。必要なデータ
をすべて受け入れた後、パイプラインレジスタのカウン
タは、作業レジスタにロードされ、ピクセルジェネレー
タ７０はデータの処理を続ける。

【０２８２】パイプラインレジスタには、入力ユニット
６８の出力ｍｕｘ１０２を起点とする一連のデータバス
によって供給される。パイプラインレジスタは、入力ユ
ニット６８によって供給されるロードイネーブル信号に
よって制御される。パイプラインレジスタをアクセスす
るために、多重アドレシング構成が、入力ユニット６８
によって使用される。入力ユニット６８とピクセルジェ
ネレータユニットとのハンドシェークには、入力ユニッ
ト６８が、第１の頂点に対する有効Ｘ座標をロードし、
スライス操作を開始するために、ＸＯＶＬＤをピクセル
ジェネレータに対して送ることが必要である。その後、
入力ユニット６８は、残りのＸ座標値を頂点のＸ座標レ
ジスタにロードし、Ｘ軸処理を開始するために、ＸＶＬ
Ｄをピクセルジェネレータ７０に送る。入力ユニット６
８は、頂点パイプラインレジスタとセグメントパイプラ
インレジスタのリセットをロードする。必要なパイプラ
インレジスタがすべてロードされた時、入力ユニット６
８は、ＸＹＶＬＤをシグナルピクセルジェネレータに送
る。ここで、シグナルピクセルジェネレータの全パイプ
ラインレジスタは、有効情報を備える。ピクセルジェネ
レータ７０が、データ処理を開始する準備ができている
場合には、パイプラインレジスタの内容を作業レジスタ
にロードするサイクル中にＳＹＳＴＢを送る。以後のサ
イクルでは、入力ユニット６８は、新たなデータを頂点
パイプラインレジスタおよびセグメントパイプラインレ
ジスタへのローデイングを開始することができる。作業
レジスタが空になるのを待たずに、ピクセルジェネレー
タ７０は、情報がラッチ保持されている間に、幾つかの
情報を操作する。頂点に対するＸ座標も操作される。こ
の最適化を容易にするために、入力ユニット６８は、２
つの付加的な信号、即ち、Ｘ０ＶＬＤとＸＶＬＤを備え
る。ここで、Ｘ０ＶＬＤは、頂点ゼロのＸ座標ラッチが
一杯になるとすぐに出され（この値は最初に必要であ
る）、また、ＸＶＬＤは、残りの頂点のＸ座標ラッチが
一杯になるとすぐに出される（これらの値は後で必要で
ある）。Ｘ０ＶＬＤとＸＶＬＤの両方は、ＸＹＶＬＤに
よって出力を解除される。

【０２８３】色値は、別のハンドシェークを用いて処理
される。入力ユニット６８は、必要な色パイプラインレ
ジスタからラッチにロードを開始する。すべての必要な
パイプラインレジスタがロードされた時、入力ユニット
６８はＣＶＬＤを表明し、全パイプラインレジスタが有
効情報を含むピクセルジェネレータ７０にＣＶＬＤを送
る。ピクセルジェネレータ７０が、データ処理を開始す
る準備ができている場合（一般に、頂点情報とセグメン
ト情報を処理開始後の数サイクル）、パイプラインレジ
スタの内容を作業レジスタにロードしているサイクル中
にＣＳＴＢを送る。次のサイクルでは、入力ユニット６
８は、新たなデータを色パイプラインレジスタに対して
ローデイング開始することができる。

【０２８４】入力ユニット６８は、より下位のパイプコ
マンドを下位パイプＦＩＦＯ８４に格納する。ピクセル
ジェネレータ７０が、ポリゴンに対して動作していない
場合は、コマンドのためのＦＩＦＯ８９をチェックし、
そして、もしあれば、それらのコマンドをブレンダ３６
に送る。"ロード-スライサ（Ｌｏａｄ-Ｓｌｉｃｅｒ）"
コマンドに出会うと、ピクセルジェネレータ７０はそれ
を破棄し、確実に次のポリゴンの処理を開始する。

【０２８５】ポリゴン処理ユニット（ＰＩＸＧＥＮＡ）
操作： ＰＩＧＥＮＡユニット（図１６Ｃ）は、入力ユ
ニット６８からの頂点情報を処理し、ポリゴンプリミテ
イブを一連の垂直スパンにスライスする準備をする。こ
のセクションでの計算は、スパン処理ユニットＰＩＸＧ
ＥＮＢに出力される。ＰＥＩＸＧＥＮＡはまた、入力ユ
ニットからロードされる一連の頂点レジスタを含む。

【０２８６】頂点レジスタは、プリミテイブからの値が
ロードされ、左端頂点は頂点０のレジスタにロードされ
る。各連続する頂点座標レジスタは、ポリゴンの次の反
時計回り頂点がロードされる。図２４Ａは、頂点レジス
タと対応するロード信号を表にしたものである。数値フ
ォーマットは、信号の内部表現（ＴＣ＝２の補数）を示
す。ＰＩＸＧＥＮＡの入力各々は、ＰＩＧＥＮＢに対す
る出力を有するレジスタに格納される。

【０２８７】スパンカウンタユニットおよび除算ユニッ
トは、ともに動作する。これらの主なタスクは、レンダ
リングされる垂直スパンに関する頂点位置を計算する。

【０２８８】除算ユニットは、セットアップＡＳＫ３２
から４つまでの頂点を受取る。ここで、そのうちの第１
の頂点は、ポリゴンの左端の頂点であることは保証され
ている。この第１の頂点を５で割って、ポリゴンが交差
（左から右に移動することで）する最初のスパンに対す
る"Ｘ／５値"を得る。その値は、その最初のスパンに対
して責任のあるものである。この値は、ＰＡＢ-ＳＰＡ
ＮＸと呼ばれる。除算ユニットはまた、ポリゴンに交差
する第１のスパンから、チップが責任を持つポリゴンに
交差する第１のスパンまでのスパン数を計算する。この
値は、ＰＡＢＯＦＦＳＥＴと呼ばれる。ＰＡＢＳＰＡＮ
Ｘは、処理すべき第１のスパンに対するスパン数である
が、他方、ＰＡＢＯＦＦＳＥＴは、左端頂点からスライ
サが責任を持つ第１のスパンまでのスパン数である。Ｐ
ＡＢＶＸ０の整数部は、第１のアクテイブスパンに関す
るこの頂点を配置するために、（４−そのスパンの位
置）をＰＢＶＸ０に加算することによって、ＳＰＡＮ位
置から減じられる。この整数の結果はＢＸ（１２:０）
に残される。

【０２８９】ＬＤＶＸ（０）がストローブされ、頂点ゼ
ロの座標がロードされるとすぐに、頂点情報処理は開始
される。頂点０Ｘ座標レジスタにロードされると、ミー
リー（Mealy）ステートマシンは動作を開始する。これ
によって、ブレンダＸ座標に対する基数を生成するため
に、Ｘ座標レジスタの整数部分を５で除する処理である
複数ステージの除算処理が開始する。また、次のアクテ
イブスパンに対するオフセットを決定するために、"Ｘ
座標 mod ５"の計算を行う。これらの値は、ＰＡＢＳＰ
ＡＮＸおよびＰＡＢＯＦＦＳＥＴとしてそれぞれ出力さ
れる。図２４ＢのＶＨＤＬ疑似コードは、使用される公
式を示す。ここで、負の場合は、頂点が負の値を使うと
ころでの、魔法（wise）の線や点の場合に、処理される
必要がある。

【０２９０】除算ユニットが、ＰＡＢＳＰＡＮＸとＰＡ
ＢＯＦＦＳＥＴを計算している間、別のユニットは、他
の３頂点に対するＸ座標の整数部分を調整する。そこで
は、それらは、絶対座標値の代わりに、左端点からのオ
フセットを表現する。除算器と並列で動作する減算器
は、以下の計算をする。 int(PABVX1) ≦ int(PABX0) −(PABVX1) int(PABVX2) ≦ int(PABX0) −(PABVX2) int(PABVX3) ≦ int(PABX0) −(PABVX3) これら３つの減算操作は、連続的に生じるので、同一の
減算論理を共用できる。ＰＡＢＶＸ０は、左端のＸ座標
であるので、他のＸ座標値は０以下か０に等しい。であ
る。これらの計算が終了するとすぐに、ＰＡＢＯＦＦＳ
ＥＴとともに、これらの値は、各頂点に対するカウンタ
を持つＰＩＸＧＥＮＢに設置されたスパンカウンタユニ
ットにパスされる。

【０２９１】セグメントレジスタは、スパン処理ユニッ
ト（ＰＩＸＧＥＮＢ）が必要とする値を含む。ポリゴン
処理ユニット（ＰＩＸＧＥＮＡ）は、これらの値の登録
のみを行い、修正はしない。図２４Ｃには、セグメント
レジスタとそれに対応するロード信号が記載されてい
る。"出力"とラベル付けされたカラムは、これらの入力
に割り当てられた新たな信号名を示す。ここで、これら
の入力はラッチされる。セグメント構成レジスタＰＡＢ
ＳＣＦＧ（３:０）の関数は、図２４Ｄに定義されてい
る。

【０２９２】スパン処理ユニット（ＰＩＸＧＥＮＢ）操
作： スパン処理ユニット（図１６Ｃ）は、一連の垂直
スパンに対する基本処理を行う。スパン処理ユニット
は、各スパンに交差する線セグメントの少なくとも一部
を有する各スパンに対して必要な情報を処理する。スパ
ン処理ユニットは、５つのカウンタによる一連のインク
リメント値をロードするために、頂点のＸ座標に対する
調整値を使用する。これらのカウンタは、チップが責任
を持つスパンのために、それらスパンをステップする。
各スパンにおいて、１セットの４つのセグメントユニッ
トは、頂点情報と傾斜情報とを処理し、スパンのエッジ
とのセグメント交差点を決定する。それらはまた、スパ
ン内のプリミテイブを境界づける底ピクセルと最上部ピ
クセルを決定する。これらの値は、ピクセル処理ユニッ
ト（ＰＩＸＧＥＮＣ）内の面積計算部に供給される。

【０２９３】ＰＩＸＧＥＮＢユニットは、スパンカウン
タユニット（ＰＢＣＮＴ）と、セグメントユニット（Ｐ
ＢＳＥＧ）と、セグメント制御ユニット（ＰＢＣＴＬ）
とを含む。次に、これらについて説明する。

【０２９４】スパン制御ユニット（ＰＢＣＮＴ）はＸ頂
点座標の整数部分を処理する。カウンタは、各頂点のた
めに提供される。所定の頂点に対するカウント値は、頂
点とカレントのスパン間の関係を反映する。最初に、頂
点カウンタ（ＸＣＮＴＲＥＧ０）には、ＰＡＢＯＦＦＳ
ＥＴがロードされて、その他のカウンタ（ＸＣＮＴＲＥ
Ｇ［１:３］）には、ＰＡＢＶＸｎ＋ＰＡＢＯＦＦＳＥ
Ｔ（ｎ＝１、２、３）がロードされる。これらの値は、
第１のスパンに対して正しい値である。第１のスパンが
完了すると、カウンタはすべて５インクリメントされ、
それらの値は、第２のスパンに対して正しい値となる。
この処理を、すべてのスパンについて続ける。

【０２９５】スパンカウンタユニット（ＰＢＣＮＴ）は
また、ＰＡＢＳＰＮＡＸ値を受取る。この値は、毎スパ
ン後インクリメントし、パイプラインにパスされ、最終
的には１つのスパンの全ピクセルに対するＸ座標とし
て、ブレンダ３６に供給される。ＰＢＳＥＧユニットが
次のポリゴンを処理する準備ができることを示すＰＢＣ
ＴＬユニットによって、ＸＹＳＴＢが出されている時、
カウンタには、次の値がロードされる。 XCNTREGO0 ＜＝ PABOFFSET ： XCNTREGO1 ＜＝ Int(PABVX1) ＋ PABOFFSET ： XCNTREGO2 ＜＝ Int(PABVX2) ＋ PABOFFSET ： XCNTREGO3 ＜＝ Int(PABVX3) ＋ PABOFFSET ： ピクセル処理ユニット（ＰＩＸＧＥＮＣ）によって使用
される以下の信号がまた、ロードされる。 PBCX ＜＝ Int(PABVX)) ＋ PABOFFSET; PBCXD5 ＜＝ PABSPANX; ＰＢＣＮＴは、Ｘ軸のスライスを５ずつ実行する。５単
位でインクリメントする一連にカウンタによってこれは
達成される。ＰＢＳＴＥＰがＰＢＣＴＬユニットによっ
て出された場合、ＰＢＳＥＧユニットが次のスパンに対
する準備ができていることを示し、カウンタはつぎの公
式によってインクリメントされる。 XCNTNXT0 ＜＝ XCNTREG0 ＋ 5; XCNTNXT1 ＜＝ XCNTREG1 ＋ 5; XCNTNXT2 ＜＝ XCNTREG2 ＋ 5; XCNTNXT3 ＜＝ XCNTREG3 ＋ 5; PBCX ＜＝ PBCX＋5; ＰＢＳＴＥＰ信号は、各スパンが処理された後、ＰＢＣ
ＴＬユニットによって出される。整数のＸ座標値は、Ｘ
ＣＮＴＮＸＴ（３:０）からのデータをレジスタＸＣＮ
ＴＲＥＧ（３:０）に転送し戻すことによって調整され
る。ＸＣＮＴＮＸＴ（３:０）レジスタとＸＣＮＴＲＥ
Ｇ（３:０）レジスタは、４つのセグメントＰＢＳＥＧ
ユニット各々に対して出力される。ＰＢＣＮＴはまた、
出力Ｘ座標に対する調整値を供給する。ブレンダのＸ座
標は、毎第５のスパンを意味する。結果として、Ｘ座標
が、カウンタにおいて５だけインクリメントされる時、
出力スパンＸ座標（ＰＢＣＸＤ５）は、１インクリメン
トされて、 ＰＢＣＸＤ５ ＜＝ ＰＢＣＸＤ５＋１ となる。

【０２９６】ＸＣＮＴＲＥＧ（３:０）レジスタ出力
は、２の補数値である。ここで、セグメントの端点に対
応するカウンタが、負のままである限り、また、セグメ
ントの端点に対応するカウンタが、カレントのスパンの
右に一列に並ぶ限り、セグメントの端点は、カレントの
スパンの右にあることに留意されたい。ＸＣＮＴＲＥＧ
（３:０）レジスタに対応する調整されたＸ座標は負で
ある一方、対応するセグメントの端点は、カレントのス
パンの右側にある。所定のセグメントの右端点に対する
カウント値が、ゼロか正である場合、そのセグメント
は、まはやカレントのスパンに対して有効ではなくな
る。ＰＢＣＮＴはまた、ＰＩＸＧＥＮＣによって必要と
されるＰＩＸＧＥＮＡからの２つの別の信号をラッチす
る。ＰＢＣＮＴユニットの出力を図２５にまとめる。

【０２９７】セグメントユニット（ＰＢＳＥＧ）は、セ
グメントに対する生データを処理し、セグメントスパン
ユニットが必要なスパン指定情報を得る。セグメントユ
ニット（ＰＢＳＥＧ）は、複数のソースから、即ち、直
接セットアップチップから、入力ユニットから、スパン
カウンタユニット（ＰＢＣＮＴ）から、セグメント制御
ユニット（ＰＢＣＴＬ）から受取る。

【０２９８】セットアップチップからは、セグメントユ
ニットは、ポリゴン頂点（ＰＡＢＶＸｎ）のＸ座標と、
そのポリゴンセグメントの傾斜（ＰＢＡＳＳ）および逆
傾斜（ＢＡＢＳＩ）を受取る。いくつかの場合では、こ
れらの値は、セットアップチップによって生成されな
い。その場合は、適切な値が、入力ユニット６８によっ
て合成される。

【０２９９】入力ユニット６８からは、セグメントユニ
ットは、構成ワードと２つの切片値を受取る。構成ワー
ドは、セグメントがカレントのポリゴンに対して有効で
あるか否かを示すビットと、どのポリゴン頂点が、セグ
メント（ＰＡＢＳＣＦＧ）に対して右端点か左端点かを
示す２セットの複数ビットとを含む。供給される第１の
切片値は、左から右まで移動させるセグメント上の第１
の点のＸ座標値である次Ｙ上のＸ（Ｘ-ｏｎ-ｎｅｘｔ-
Ｙ）値である。ここで、そのＹ座標は整数である。

【０３００】スパンカウンタユニット（ＰＢＣＮＴ）か
らは、セグメントユニットは、各ポリゴン頂点に対する
整数値を受取る。この値は、カレントのスパンに対する
頂点の位置関係を示す。これは、スパンの左境界のＸ座
標から減じた頂点のＸ座標の下限である。このため、頂
点がスパンの右にある場合、その値は負であり、それ以
外は正である。

【０３０１】各スパンに対して、セグメントユニット
は、セグメントの右端点および左端点に対するカウント
値を調べ、スパンに対するセグメントの位置関係を決定
する。その位置に依存して、スパンを有する左切片は、
左端点と一致することもあれば、セグメントに沿ったあ
る中間点に位置することもある。このような全中間点
は、傾斜に次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値を繰
り返し加算することによって計算することができる。同
様に、右切片は、右端点と一致することもあれば、セグ
メントに沿ったある中間点に位置することもある。ま
た、このような中間値は、繰り返し計算することができ
る。

【０３０２】小数Ｘオフセット（ＰＢＣＳＸ０およびＰ
ＢＣＳＸ１）はまた、カウント値の関数である。通常の
場合、左のオフセットは０であり、右のオフセットは
１．０である。しかしながら、もし、セグメントがカレ
ントのスパンから開始するなら、左のオフセットは対応
して調整される。同様に、もし、セグメントがカレント
のスパンで終わるなら、右のオフセットは、対応して調
整される。調整されたオフセットは、セグメントスパン
ユニット（ＰＣＳＥＧ）に転送される。

【０３０３】左切片と右切片が計算されるとすぐに、そ
れらは、垂直位置に対応してソートされる。下位の切片
は、４つの全セグメントに対して下位の切片を取るセグ
メント制御ユニット（ＰＣＣＴＬ）に与えられ、最小値
を決定し、必要なＹ軸変換値を生成する。セグメントユ
ニットは、左切片と右切片を含むその全Ｙ値を変換す
る。この結果の左切片値と右切片値は、整数部分と小数
部分に分けられる。小数成分（ＰＢＣＳＹＸ０、ＰＢＣ
ＳＵＸ１）は、直接セグメントスパンユニットに転送さ
れる。整数要素（ＰＢＣＳＹＸ０、ＰＢＣＳＵＸ１）の
両方は、もし、それぞれの小数要素がゼロであるなら、
デクリメントされ、その後、面積計算部が、それぞれセ
グメントと交差する第１および最後のピクセルを処理す
る前に、それら要素は、面積計算部によってあるべきピ
クセル数を示す。これらの値は、別々にセグメントスパ
ンユニット（ＰＣＳＥＧ）に転送される。

【０３０４】左切片と右切片が計算され、ソートされ、
調整されるとすぐに、セグメントが第１の水平ピクセル
境界（ＰＢＣＳＸＹＮ）と交差するセグメントの小数位
置は、セグメントと下位切片より大きな第１の整数Ｙ値
との間の切片に反映するまで、逆傾斜を次Ｙ上のＸ（Ｘ
-ｏｎ-ｎｅｘｔ-Ｙ）値に繰り返し加算することによっ
て計算される。この計算結果は、セグメントスパンユニ
ット（ＰＣＳＥＧ）に渡される。各ＰＢＳＥＧセグメン
トユニットは、図２６Ａにリストされた入力を受取る。
セグメントユニット（ＰＢＳＥＧ）は、図２６Ｂにリス
トされた出力信号を、セグメントスパン処理ユニット
（ＰＣＳＥＧ）に供給する。セグメントユニット出力構
成ワードは、図２６Ｃで定義されている。

【０３０５】スパン処理ユニット中には、同一のＰＢＳ
ＥＧユニットが４個あり、ポリゴン単位で可能な４つま
でのセグメントの各々に対して１つであり、各ユニット
に対して割り当てられた出力名はユニークである。さら
に、ＰＢＣＮＴユニットは、次のユニットによって使用
するいくつかの信号をラッチする。スパン処理ユニット
（ＰＩＸＧＥＮＢ）の最上部のレベルに当てられた名前
は、図２６Ｄにリストされている。これらの出力のすべ
ては、ピクセル処理ユニット（ＰＩＸＧＥＮＣ）の入力
に接続されている。各セグメントユニットからの２つの
構成ビットだけが、ピクセル処理ユニット（ＰＩＸＧＥ
ＮＣ）内のセグメントスパンユニットに伝送される。

【０３０６】スパンユニットは、以下に説明する入力ミ
ックスとレジスタを含む。

【０３０７】セグメントユニットの幾つかは、複数の入
力マルチプレクサによって先行される。ここで、それら
の入力マルチプレクサは、正確な端点データをユニット
内部のレジスタにロードさせる。セグメント１および２
だけが、これらのマルチプレクサ（ｍｕｘ）を必要とす
るセグメントである。何故なら、それらの端点だけが、
右側または左側に対して異なる頂点を有するかもしれな
いからである。これらのマルチプレクサ（ｍｕｘ）が満
足しなければならない３つの重要な場合がある。各セグ
メントのスパンユニットが必要な頂点は、図２６Ｅにリ
ストされている。

【０３０８】入力レジスタは、入力マルチプレクサ（ｍ
ｕｘ）によって選択された頂点値とその他のユニットに
よって供給されたセグメント値を保持する。ＸＹＳＴＢ
信号がスパン処理制御ユニット（ＰＢＣＴＬ）によって
出された場合、これらの信号はラッチされる。ＸＹＳＴ
Ｂ信号が出される時、以下の信号は、ＸＹＳＴＢ信号が
送られた場合に、図中のＧＦＧＲＥＧＳにラッチされ
る。 SREG ≦ PABSS; --セグメント傾斜 IREG ≦ PABSI; --セグメント逆傾斜 CFREG ≦ PABSCFG; --セグメント構成ワード XCREG ≦ frac(PABXBL); --左端点の小数Ｘ座標 XRREG ≦ frac(PABVXR); --右端点の小数Ｘ座標 以下の信号は、ＸＹＳＴＢが出された時に、ＸＹＲＥＧ
Ｓブロックにおいてラッチされる。 YXOREG ≦ PABVYL; --左端点のＹ座標 XYREG ≦ PABSXYN; --セグメントのX-on-next-Y切
片 以下の信号は、ＸＹＳＴＢが出された時に、ＹＸＲＥＧ
Ｓブロックにおいてラッチされる。 YXOREG ≦ PABVYL; --左端点のＹ座標 YX1REG ≦ PABSYXN; --セグメントのY-on-next-X
切片 YXRREG ≦ PABVYR; --右端点のＹ座標 Ｘオフセットは、通常、右のＸオフセット（ＰＢＣＳＸ
１）に対する左オフセット（ＰＢＣＳＸ０）に対して、
０．０である。これが真でない時は、問題の頂点がカレ
ントのスパン内にある場合に限られる。これを検出する
には、セグメントユニットは、対応する頂点のカウンタ
（ＰＢＸＣＮＴｎ）内の０カウント値に関してチェック
する。これに関する論理は、図２７Ａの疑似コードによ
って描かれている。Ｙ切片値（ＹＸ０ＲＥＧ、ＹＸ１Ｒ
ＥＧ）は、傾斜に次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）
を累積的に加算することによって、次Ｘ上のＹ（Ｙ-ｏ
ｎ-ｎｅｘｔ-Ｘ）値（ＰＡＢＳＸＹＮ）と傾斜（ＰＡＢ
ＳＳ）から計算することができる。最初に、セグメント
が新たなスパンに対して有効になる時、左頂点のＸ座標
の整数値は重要になる。何故なら、正確なＹ切片が検出
される前に、何回、傾斜が次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘ
ｔ-Ｘ）に加算されなければならないかを決定するたで
ある。これは、特別の場合であり、全ての残りの切片
は、傾斜に次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）値を正
確に５回加算することによって検出される。

【０３０９】図２７Ｂの左の図を参照して、陰をつけた
領域は、スライサ／ダイサがスパン０にセットされる時
に示されるポリゴンに対して計算したい領域を示す。セ
グメント０（ＰＢＣＮＴＬ）の左端点に対するカウント
値は、１である。この場合、左スパン切片（ＹＸ０ＲＥ
Ｇ）は、次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）とたまた
ま一致する。右スパンＹ切片（ＹＸ１ＲＧＥ）は、傾斜
を次Ｘ上のＹ（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）（ＰＡＢＳＹＸ
Ｎ）に１度だけ加算することによって丸められる。図２
７Ｂの右側の図を参照して、セグメント０に対する左端
点は、２スパン離れている（ＰＢＣＮＴＬ＝２）。左ス
パン切片（ＹＸ０ＲＥＧ）は、傾斜を次Ｘ上のＹ（Ｙ-
ｏｎ-ｎｅｘｔ-Ｘ）に一回加算することによって検出さ
れる。さらに、もう一度傾斜を加算すると、右スパンＹ
切片（ＹＸ１ＲＥＧ）の位置が決定する。次Ｘ上のＹ
（Ｙ-ｏｎ-ｎｅｘｔ-Ｘ）が、２スパンまたはそれ以上
離れている場合、Ｙ切片は、処理のレベルを下げるため
に、シフトと加算によって計算される。

【０３１０】この処理機構は、各セグメントユニット内
部のステートマシンによって制御される。ステートマシ
ンは、ＩＮＶＡＬＩＤまたはＶＡＬＩＤ状態のいずれか
から始動する。ＸＹＳＴＢが新たなポリゴンの開始時に
送出された場合、ＹＸ１ＲＧＥには、次Ｘ上のＹ（Ｙ-
ｏｎ-ｎｅｘｔ-Ｘ）値（ＰＡＢＳＹＸＮ）がロードさ
れ、ＹＸＯＲＥＧには、セグメントの左頂点Ｙ座標（Ｐ
ＡＢＶＹＬ）がロードされる。

【０３１１】次に、ステートマシンは、ＭＯＶＥＸ０状
態に移行し、いつ、セグメントがカレントのスパンに対
して有効になるかをチェックする。３つの条件をチェッ
クすることによってこの処理を行う。第１に、セグメン
トの構成レジスタ（９ＣＦＲＥＧ［５］）中の有効ビッ
トがセットされていなければならない。第２に、セグメ
ントカウント（ＰＢＸＣＮＴＬ）が０以上かをチェック
することによって、カレントのスパンがセグメント左端
点の右側にあるかをチェックする。第３に、右頂点のＸ
カウンタが０以下であるかどうかをチェックすることに
よって、セグメントの右端点がカレントのスパンの右に
あるか否かを判定する。セグメントが有効な場合、２つ
の大きなシフトコード化作業（ＳＳＳＥＬ）をセットす
る。シフト値は、０、１、２のいずれかである。

【０３１２】次に、ステートマシンは、ＳＳＥＮ信号を
出すことによって、バレルシフタを介してアキュムレー
タ（ＩＳＳＮＥＸＴ）のロードを実行可能にする。バレ
ルシフタは、ＳＳＳＥＬシフトビットによって制御され
る。ステートマシンからの別の制御ビットは、いつ加算
累積が生じるかを決定する。計算が完了する時、その結
果は、出力レジスタ（図２６Ｂ参照）に格納され、セグ
メントスパン処理ユニット（ＰＣＳＥＧ）に利用され
る。

【０３１３】次にステートマシンは、Ｘ切片計算に移行
する。Ｘ切片値（ＸＹＲＥＧ）は、次Ｙ上のＸ（Ｘ-ｏ
ｎ-ｎｅｘｔ-Ｙ）値（ＰＡＢＳＸＹＮ）および逆傾斜
（ＰＡＢＳＩ）に基づき、逆傾斜をＹ-ｏｎ-ｎｅｘｔ-
Ｘに累積加算することによって計算される。Ｙ切片計算
とは異なり、この加算操作を行う回数は、一定ではな
く、線の逆傾斜によって、様々である。Ｙ切片計算と同
様に、シフトと加算演算は処理を削減するのに使用され
る。乗算因子（繰り返された加算数）を決定するには、
Ｘ切片計算にはＹ切片計算の整数の結果を使用する。次
のスパンに対する最低整数のＹ-ｏｎ-ｎｅｘｔ-Ｘ値と
Ｘ-ｏｎ-ｎｅｘｔ-Ｙの整数のＹ値との差が、乗算器に
与えられる。左頂点と所望のＸ切片の間の完全な水平ス
パンの数は、最低のスパンのＹ切片の整数値とＸ-ｏｎ-
ｎｅｘｔ-ＹのＹ座標との差になる。これは、確かに乗
算器である。カレントのＸ-ｏｎ-ｎｅｘｔ-Ｙ値（ＰＡ
ＢＳＸＹＮ）の整数Ｙ値を検出するには、傾斜（ＰＢＡ
ＳＳ）の符号とセグメントに対する左頂点の整数Ｙ値
（ＰＡＢＶＹＬ）を調査する。考えられる場合を図２７
Ｃに示した。ここで、ある場合には頂点の値を使用し、
ある場合に頂点より１を減じ、別の２例では、頂点に１
加算していることに留意されたい。乗算器が決定される
と、ユニットは、次のスパンのＸ切片値をＹ切片と同様
の方法で計算する。この結果はＸＹＲＥＧに記憶され
る。ここで、この結果は、計算されるスパン内の最も低
いＸ切片であり、左端ではないことをに留意されたい
（図２７Ｂ参照）。

【０３１４】Ｙ切片計算後、ステートマシンは、傾斜を
使用してどの２つが最低かを判定する。４つのセグメン
ト各々は、この値をセグメント制御ユニット（ＰＢＣＴ
Ｌ）に提供する。セグメント制御ユニットは、このうち
どれが低いかを判定する。判定されるとすぐに、この値
は、各出力に対する全整数Ｙ値から引かれる。下位およ
び上位のスパンＹ切片の調整された整数値はラッチさ
れ、ＰＮＣＳＣ０およびＰＢＣＳＣ１のセグメントスパ
ンユニット（ＰＧＳＥＧ）にそれぞれ供給される。これ
らの整数Ｙ値は、セグメントが有効なカレントのスパン
において処理すべき第１のおよび最後の有効ピクセル表
す。

【０３１５】逆傾斜は、必要なビット数を減少させるた
めに、このユニットによってわずかに修正される。符号
簡約操作は、ＴＣ［１３.１５］からＴＣ［２.１５］ま
で値を減少させるよう実行される。

【０３１６】セグメント制御ユニット（ＰＢＣＴＬ）
は、３つの機能を実行する。第１に、入力ユニットから
のＸＹデータをストローブし、作業レジスタに格納し、
上述の入力ユニットとハンドシェーク処理を行う。第２
に、４つのセグメントユニットを調整し、いつスパン処
理が完了するかを決定する。第３に、各セグメントによ
って区切られた最低位のピクセルを比較し、最低位のピ
クセルを上述のセグメントユニットに出力する。

【０３１７】ピクセル処理ユニット（ＰＩＸＧＥＮＣ操
作）： ピクセル処理ユニットＰＩＸＧＥＮＣ（図１６
Ｃ）は、ポリゴンプリミテイブの一部が接するスパン内
にピクセルを生成する。Ｘ、Ｙ、Ｚ、Ａ、Ｒ、Ｇおよび
Ｂの軸に対する値を生成する。

【０３１８】各ピクセルに対して、Ａ軸の値も計算され
る。もし、透明化が可能なら、Ａは計算されたＴ軸値に
よって乗じられる。もし、パタンが使用できる場合に
は、Ｕ軸およびＶ軸に対する値も計算する。面積計算
は、ポリゴンプリミテイブの一部にカバーされている実
領域を計算することによって、エイリアス除去処理を行
う。面積計算部には、２つの操作モードがあり、１つは
エイリアス除去がオンにスイッチされた場合であり、も
う一方はオンになっていない場合である。ピクセル処理
ユニットは、面積計算部と色補間部の２つの主要なユニ
ットを含む。

【０３１９】面積計算部は、（エイリアス除去がイネー
ブルである時，ポリゴン下の各ピクセルのように）非ゼ
ロ要素を含むと考えられる各ピクセルに対して、ポリゴ
ンとピクセル間の補間領域の面積を計算する。どのポリ
ゴン（点、線、三角形）も、互いに接続する多数の線セ
グメントに分けられる。このため、所定のピクセル内の
完全なポリゴンに対するカバー領域を計算する問題は、
所定の線セグメント上のピクセル内の領域を計算する小
さなタスクに分けることができる。この操作は、ポリゴ
ンを形成する非垂直のセグメントに対して行われる。ポ
リゴン上部境界を構成するセグメントに対して（それ
が、ポリゴンに交差する場合に、南から北に描かれる線
が、ポリゴンの内部領域を残すセグメントのような）、
その領域は負に見做され、それ以外は、正に見做され
る。領域の因子がすべてのセグメントに対して計算され
た後、因子を合計し、結果はピクセル内のポリゴンの面
積となる。

【０３２０】面積計算部に対する制御はいたって簡単で
ある。４つのセグメントスパンユニット（ＰＣＳＥＧ）
がセグメントデータ４組を供給する。これらは常にゼロ
以外の面積が可能であるカレントのスパンの最低位のピ
クセルに対する値を供給することによって開始する。面
積計算部が、ピクセルを完了した場合、セグメントスパ
ンユニットに次のピクセルに移行する信号を送る。この
処理を繰り返し、面積計算が、すべてのセグメントが０
以下か無効かのいずれかのピクセルになるまで続け、こ
の際、スパンが完了したことを示す専用の出力トークン
を生成し、次のスパンが処理されるのを待つ。

【０３２１】面積計算部は、セグメントスパンユニット
（ＰＣＳＥＧ）とα計算機ユニット（ＰＣＡＣ）の２つ
の主要なユニットを含む。これらは、次節で詳細の説明
を行う。

【０３２２】セグメントスパンユニットは、セグメント
ユニット（ＰＢＳＥＧ）の出力を処理し、ピクセル切片
情報を面積計算部に供給する。ポリゴンは、４つまでの
セグメントから成り得るので、４つの同一のセグメント
スパンユニットが使用され、各々は、個々のセグメント
ユニットから入力を受取る。幾つかの数が供給され、元
のままの面積計算部（ＰＣＡＣ）に渡される。すなわ
ち、セグメントがカレントのスパンに対して有効である
かを示すビット、セグメントがポリゴンの上限および下
限を構成するか否かを示すビット、スパンに対する垂直
境界ボリュームを定義する２つの小数オフセット（ＰＢ
ＣＳＸ０ｎ、ＰＢＣＳＸ１ｎ）である。

【０３２３】いくつかの他の値が、セグメントスパンユ
ニットによって使用され、ピクセル切片を計算し、セグ
メントとスパン内の所定のピクセル間の関係を定義す
る。すなわち、そのセグメントが、垂直境界ボリューム
（ＰＢＣＳＸ０ｎ、ＰＢＣＳＸ１ｎ）に入力しまた存在
する断片位置と、セグメントが第１の（最低位の）水平
ピクセル境界を交差する断片位置と、それぞれセグメン
トと交差する第１および最後のピクセルを処理する前
に、面積計算部によって処理されるピクセル数を示す２
つのカウント値（ＰＢＣＳ０ｎ、ＰＢＣＳ１ｎ）であ
る。線の逆傾斜（ＰＢＣＳＩｎ）はまた、符号ビット付
きで供給される。これは、上方にピクセルからピクセル
に移動する時に、水平ピクセル切片値を調整するのに使
用される。その符号ビットは、面積計算部に渡される。

【０３２４】この情報で、ピクセル切片を計算し、各ピ
クセルに対するセグメント-ピクセル関係を定義するこ
とは簡単である。そのセグメント-ピクセル関係は、図
２８Ａに示される供給されたカウント値に基づいて定義
される。第１の切片は、常に、境界ボリュームを有する
下位の切片であり、最後の切片は、常に、境界ボリュー
ムを有する上位の切片である。いずれかが、セグメント
ユニット（ＰＢＳＥＧ）でソートされるので、セグメン
トスパンユニット（ＰＣＳＥＧ）は、それを考慮する必
要はない。もし、３つの切片があるなら（カウント値
が、１異なる）、第２の切片は、単に第１の水平ピクセ
ル境界交差点である。もし、４つの切片があるなら（カ
ウント値が、２異なる）、第３の切片は、第２の水平ピ
クセル境界交差点であり、逆傾斜を第１の水平ピクセル
境界交差点に加算することによって得られる。セグメン
ト-ピクセルカウンタは、ピクセル毎にデクリメントさ
れる。逆スロープの累積を継続することによって、水平
ピクセル交差点の数が得られ、そのため、どのセグメン
トも処理されることができる。

【０３２５】水平ピクセル境界切片の計算に関し、興味
深い状況が生じる。理論的には、切片がカレントのスパ
ン内にインプリシットに包含されているので、小数構成
要素のみを計算すれば良い。しかし、実際には、逆傾斜
値の値が不正確になることによって、水平ピクセル境界
切片が真の値からややずれて、カレントのスパンの外側
にわずかに飛び出ることもある。例えば、スパンを上げ
ると、値は０.９５から０.９７、０.９９、１.０１まで
変化する。しかし、もし、整数ビットのをキャリーがな
いなら、１.０１値は０.０１になる。このため、スパン
の右境界に非常に近いはずだった切片が、逆に、左の境
界に非常に近付いてしまい、その領域値は重大なエラー
を示す。

【０３２６】本実施例は、計算を通じて最下位整数ビッ
トのキャリーによってこの問題を解決する。この整数ビ
ットは、入力として供給されるカレントのスパンのＸ座
標の最下位整数ビットと比較される。もし、そのビット
が整合すれば、小数ビットは正確である。もし、ビット
が整合しない場合、その値はスパンの左または右にずれ
ていることになる。それがどちら側にあるかを判定する
には、最上位小数ビットを調べる。もし、それが０であ
れば、その値はスパンの右側にあり、その値は１.０に
クリップされる。それ以外の場合は、スパンの左側にあ
るので、値を０.０にクリップする。

【０３２７】α計算ユニット（ＰＣＡＣ）は、実際の面
積計算を実行する。それは、所定のピクセルに対する４
セットの数を受け取り、その１セットは、ポリゴンを構
成し得る４つまでのセグメントの各々に対するものであ
る。これらの数のセットは、４つの個々のＰＣＳＥＧユ
ニットによって供給される。ステータスは符号化され、
ピクセルに対するセグメントの関係を示す。セグメント
は、ピクセルを含むスパンに対して無効と成り得る。何
故なら、セグメントは、ポリゴンに対して全く定義され
ず、垂直であるか、または、ピクセルを含むスパンの左
もしくは右に完全に位置するかのいずれかであるためで
ある。セグメントは、カレントのピクセル上に位置付け
られるので、その面積は０である。セグメントは、カレ
ントのピクセルを交差するか、またはその下に存在する
ので、領域値を計算しなければならない。ステータス復
号化に含まれるものには、セグメントがポリゴンの上限
または下限の境界を構成するかどうかを示すビットと、
セグメントの逆傾斜（セグメントが左と右のどちらかに
傾いているか）の符号を示す別のビットがある。セグメ
ントが、底部のピクセルに入る場合、および最上部に存
在する場合には、逆傾斜符号は、ピクセルのどの半分が
ポリゴン内にあるかを決定するのに必要とされる。

【０３２８】２つの小数Ｘオフセットは、ＰＢＳＥＧユ
ニットによって供給される。これらのオフセットは、図
２８Ｂに示したように、垂直境界ボリュームを形成す
る。セグメントが、範囲において無限ではなく、カレン
トのスパン境界内で開始したり終了したりすることがあ
るので、このようなオフセットは必要である。

【０３２９】２つの小数切片オフセットは、ＰＢＳＥＧ
ユニットによって供給される。これらのオフセットは、
どこにセグメントが入り、どこに、垂直方向にＸオフセ
ットによって、また、水平方向にピクセル境界によって
囲まれている長方形ボリュームを出すかを示す。各切片
オフセットには、（左、下部、右、上部の）どの境界に
適用するかを示すコードが供給される。

【０３３０】面積計算は、正方形、台形、三角形の公式
を使用して実行される。例えば、ピクセル下に位置する
セグメントの場合、正方形公式を使用して、垂直方向に
Ｘオフセットによって、また、水平方向にピクセル境界
によって囲まれた長方形ボリュームの面積を計算する。
図２９Ａと図２９Ｂは、場合と使われる公式の疑似コー
ドをリストにしたものである。

【０３３１】ここで、状況は、エイリアス除去をオフに
した時に非常に似ている。非ゼロ面積を有するピクセル
は、その領域下か、または、その領域と交差する、少な
くとも１つのセグメントをもち、また、全セグメントは
無効ではないか、その領域下にあるピクセルと言え、エ
イリアス除去無しの１.０の面積が割り当てられる。

【０３３２】色補間ユニット： 色補間ユニット（図３
０）は、上述の面積計算パイラインに類似しており、各
ピクセルに対する補間色値を正確に生成する。補間は、
以下の軸に対して行う。すなわち、Ｚ、Ｒ、Ｇ、Ｂ、
Ｔ、ＵおよびＶである。これら軸のすべては、同一に処
理されるので、"色"と見做される。

【０３３３】所定のピクセルに対し、Ｚ、Ｒ、Ｇおよび
Ｂ軸は、ピクセル座標（ＸおよびＹ）とＡ値とともに、
ブレンダチップに対して出力される。もし、パターンニ
ングがイネーブルであるなら、ＵとＶの値も出力され
る。もし、透明化がイネーブルであるなら、後者が出力
される前に、Ｔ値はＡと乗算される。

【０３３４】調整された基本値が、入力ユニットによっ
て計算されるとすぐに、補間ユニットは、調整された基
本値と、Ｘ参照（X-delate）値と、Ｙ参照（Y-delate）
値とがロードされる（図３０参照）。その点に関して、
ポリゴン上（または画面上）の任意のピクセルに対する
色値は、調整値に対するＸデルタ値とＹデルタ値の正確
な数を、単に加減算することによって、計算される。バ
レルシフタを使用するとこの処理の速度は増す。各色軸
に対して使用される個々の色補間部があり、それらは、
図３０に示されるように類似している。これらは全て、
並列動作であり、同一のステートマシンによって制御さ
れる。

【０３３５】最初に、ベースレジスタとデルタレジスタ
が、入力ユニットによってロードされる。それから、Ｌ
ＯＡＤ信号が出され、累算器に調整された基本色値がロ
ードされる。もし、左端頂点がカレントのスパン内にな
い時、補間部は、適切なスパンに対し初期のＸおよびＹ
のオフセットを実行する。Ｘの調整が、いつも始めに実
行される。ＳＴＥＰＸ信号が出されると、デルタＸレジ
スタが選択される。適切なＳＨＩＦＴ値が適用され、累
算器のカレントの内容（基本値である）が、シフトされ
たデルタＸ値に加算される。その結果は累算器に残され
る。

【０３３６】カレントのスパンのピクセルに対する値
は、デルタＹレジスタからＡＣＣＵＭＵＬＡＴＯＲまで
の値を加算することによって生成される。次のスパンに
進む時になると、ＡＴＥＰＸが出され、２シフトされた
デルタＸ値がＡＣＣＵＭＵＬＡＴＯＲに加算される。そ
れから、デルタＸはもう一度加算され、右方向に対する
５つのスパンを正確な値に与える。その結果は、また完
全ではない。何故なら、前のスパンからの前のデルタＹ
成分は、まだ累積値であるからである。補間制御ユニッ
ト（ＰＣＣＣＴＬ）は、前のスパンの処理中に出力され
たピクセル数の監視を続け、また、カレントのスパンの
第１のＹ値と、前のスパンの第１のＹ値間の相対的差を
知る。これらの値の合計を使用して、何回、デルタＹ値
がＡＣＣＵＭＵＬＡＴＯＲから減じられる必要があるか
を決定する。ＢＡＲＲＥＬ ＳＨＩＦＴＥＲはインバー
タを含み、このインバータはＰＣＣＣＴＬによって制御
され、この減算動作を実行する。それから、補間部は、
第１のスパンに対して行ったのと同様な方法で、カレン
トのスパンに対する色値の計算を開始する。プリミテイ
ブの最後のスパンが処理されるまで、このように演算は
続く。

【０３３７】軸の補間部の幾つかは、クリップ／クラン
プ回路を含み、大きなデルタが引き起こすエラーによっ
て、にせの色値を計算することを防止するものもある。
これらの値は、累算器から出る時クリップされた後、ブ
レンダに伝送される。負のＲ、Ｇ、Ｂ、Ｔ値は、０にク
リップされる。２５５以上のＲ、Ｇ、Ｂ値は、２５５に
クリップされる。１．０以上のＴ値は、１．０にクリッ
プされ、また、Ｚ値は、セットアップチップによって供
給される最小値および最大値（Ｚｍｉｎ、Ｚｍａｘ）内
でクリップされる。

【０３３８】点画（stippling）の実行には、基本値、
デルタＸ値、デルタＹ値に基づく線形補間を実行する代
わりに、専用の色補間ユニットによって、ピクセルを左
から右に生成するように点画値をシフトし、正確な点画
値を"補間"する。この方法であれば、その他の色補正処
理とほとんど同様である。

【０３３９】乗算ユニット（ＰＣＭＵＬ）は、２つの機
能を実行する。それは、すべてのＡの計算する乗算器と
して働き、透明化がイネーブルの時には、計算されたＴ
値と計算されたＡ値と乗算する。

【０３４０】この乗算ユニットは、両方の機能によって
共用され、ゲートをセーブする。これに対するスループ
ットペナルティは極めてわずかである。

【０３４１】出力ＦＩＦＯ（ＰＣＦ）は、ブレンダがビ
ジー信号を出すイベント中にバッファリングし、性能を
改善するために備えられる。それは、１００ビット幅の
８ワード深さであり、個別のリード／ライトアドレスカ
ウンタを使用して、ＦＩＦＯメモリをアドレス指定す
る。

【０３４２】出力ステートマシンユニット（ＰＣＯＵ
Ｔ）は、出力ＦＩＦＯとブレンダに対するハンドシェー
ク線とを制御する。それは、低位パイプＦＩＦＯと出力
ＦＩＦＯユニットからデータを入力する。

【０３４３】下位パイプＦＩＦＯは、より下位のパイプ
コマンドを格納し、このコマンドはスライサ／ダイサ自
体に用いるものではなく、ブレンダにパスするために必
要である。これらのコマンドは、入力と同じ順番で出力
され、そして、ドロー（draw）コマンドによって生成さ
れるピクセルは、適切な時間に到着しなければならな
い。

【０３４４】例えば、入力配列が［ロードブレンダ（Ｌ
ｏａｄ−Ｂｌｅｎｄｅｒ）］、［フィル長方形（Ｆｉｌ
ｌ−Ｒｅｃａｔｎｇｌｅ）］、［ロードブレンダ（Ｌｏ
ａｄ−Ｂｌｅｎｄｅｒ）］であれば、出力配列は［ロー
ドブレンダ（Ｌｏａｄ−Ｂｌｅｎｄｅｒ）］、［ピクセ
ル（Ｐｉｘｅｌ）］、［ピクセル（Ｐｉｘｅ
ｌ）］．．．［ピクセル（Ｐｉｘｅｌ）］、［ロードブ
レンダ（Ｌｏａｄ−Ｂｌｅｎｄｅｒ）］でなければなら
ない。ある他のシーケンスでは、非決定性のパイプライ
ン動作となる。

【０３４５】適切な出力シーケンスを確実するために
は、出力ステートマシンは、下位パイプコマンドとピク
セルデータの間の調整を行う。最初に、ステートマシン
は、下位パイプＦＩＦＯからのデータに優先権を与え
る。しかしながら、最終的には、専用コマンドトークン
は、ＦＩＦＯ内で検出され、ピクセルデータにスイッチ
するよう命令する。この時点から、優先権がピクセルデ
ータに与えられる。最終的には、専用のピクセルデータ
が検出され、下位パイプデータにスイッチバックするよ
うに命令する。このやり取りを継続する。

【０３４６】これらの専用トークンは、どのようにそれ
らが生成されるかによって、正確なシーケンスを維持す
る。入力ユニット６８は、下位パイプコマンドをＦＩＦ
Ｏにロードするが、ドロー（draw）コマンドを受取り始
める時は、特殊なトークンを合成する。このため、［ロ
ードブレンダ（Ｌｏａｄ−Ｂｌｅｎｄｅｒ）］、［フィ
ル長方形（Ｆｉｌｌ−Ｒｅｃａｔｎｇｌｅ）］、［ロー
ドブレンダ（Ｌｏａｄ−Ｂｌｅｎｄｅｒ）］に対し、下
位パイプＦＩＦＯは、［ロードブレンダ（Ｌｏａｄ−Ｂ
ｌｅｎｄｅｒ）］、［特殊トークン（Ｓｐｅｃｉａｌ−
Ｔｏｋｅｎ）］、［ロードブレンダ（Ｌｏａｄ−Ｂｌｅ
ｎｄｅｒ）］をロードする。それから、出力ステートマ
シンは、第１のロードブレンダ（Ｌｏａｄ−Ｂｌｅｎｄ
ｅｒ）コマンドを転送し、ピクセルデータを待つ。ピク
セル生成パイプラインは、しばらく、フィル長方形（Ｆ
ｉｌｌ−Ｒｅｃｔａｎｇｌｅ）処理を実行する。最終的
には、ピクセルの生成を開始し、出力ステートマシン
は、ブレンダに対して転送する。フィル長方形（Ｆｉｌ
ｌ−Ｒｅｃｔａｎｇｌｅ）処理に対するすべてのピクセ
ルが生成される時、ピクセルジェネレータは、特殊な"
オブジェクトのエンド（Ｅｎｄ−ｏｆ−Ｏｂｊｅｃ
ｔ）"ピクセルを生成するが、これは実際にはピクセル
ではなく、下位パイプＦＩＦＯにスイッチバックするた
めの出力ステートマシンへの信号である。

【０３４７】本発明の他の態様およびへ修正は、上述の
技術から鑑みて当業者らによって容易に成されることは
明らかである。したがって、本発明は、上述の明細書お
よび添付図面と共に描かれている態様ならびに修正を含
む以下の請求の範囲によってのみ限定される。

【０３４８】以上説明したように、本実施例によれば、
エイリアス除去と透明性の処理を含むグラフィクスデー
タのレンダリングを高精度にかつ高速に行うことができ
る。

【０３４９】

【発明の効果】以上説明したように、本発明の画像レン
ダリング方法とその装置によれば、エイリアス除去と透
明性の処理を含むグラフィクスデータのレンダリングを
高精度にかつ高速に行うことができる。

【０３５０】

【図面の簡単な説明】

【図１】本実施例の基本三角形の用語を示す図である。

【図２】本実施例の基本三角形スライス操作を示す図で
ある。

【図３】本実施例の基本三角形ダイシング（さいの目分
割）操作を示す図である。

【図４】本実施例のシステムに使用する部分的にカバー
されたピクセルの面積計算を示す図である。

【図５】本実施例のシステムに使用する部分的にカバー
されたピクセルの複合面積計算を示す図である。

【図６】本実施例のシステムにおいて使用する画像パラ
メータに関する平面方程式の公式を示す図である。

【図７】本実施例の方法の利用に適したワークステーシ
ョングラフィックプロセッサを示す図である。

【図８】本実施例のレンダリングパイプラインの機能ブ
ロック図である。

【図９Ａ】本実施例の画像生成ボード（ＩＧＢ）の詳細
機能ブロック図である。

【図９Ｂ】本実施例の画像生成ボード（ＩＧＢ）の詳細
機能ブロック図である。

【図１０Ａ】本実施例のＰＨＩＧＳ幾何ボード（ＰＧ
Ｂ）の詳細機能ブロック図である。

【図１０Ｂ】本実施例のＰＨＩＧＳ幾何ボード（ＰＧ
Ｂ）の詳細機能ブロック図である。

【図１１Ａ】本実施例のフレームバッファメモリを示す
ブロック図である。

【図１１Ｂ】本実施例のフレームバッファメモリを示す
ブロック図である。

【図１２Ａ】本実施例のブレンダＡＳＩＣを示す詳細機
能ブロック図である。

【図１２ＢＡ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＢＢ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＢＣ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＢＤ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＣＡ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＣＢ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１２ＣＣ】本実施例のブレンダＡＳＩＣを示す詳細
機能ブロック図である。

【図１３】本実施例の単純パイプライン制御の概念を示
す図である。

【図１４】本実施例の完全パイプライン制御の概念を示
す図である。

【図１５】本実施例のステートマシンで使われる２ホッ
トステート符号化パラメータのテーブルを示す図であ
る。

【図１６Ａ】本実施例のレンダリング（スライサー／ダ
イサー）ＡＳＩＣを示す詳細機能ブロック図である。

【図１６Ｂ】本実施例のレンダリング（スライサー／ダ
イサー）ＡＳＩＣを示す詳細機能ブロック図である。

【図１６Ｃ】本実施例のレンダリング（スライサー／ダ
イサー）ＡＳＩＣを示す詳細機能ブロック図である。

【図１７】本実施例のレンダリングＡＳＩＣにおいて使
用されるX-on-next-Y公式を示す図である。

【図１８】本実施例のレンダリングＡＳＩＣにおいて使
用されるX-on-next-Y公式を示す図である。

【図１９】本実施例のレンダリングＡＳＩＣによって使
用される調整された基本色公式を示す図である。

【図２０】本実施例のレンダリングＡＳＩＣによって使
用される長方形公式を示す図である。

【図２１Ａ】本実施例のフィル長方形(Fill Rectangle)
プロシージャとフィルイン次ピクセル(Fill-in Next Pi
xel)プロシージャを示す図である。

【図２１Ｂ】本実施例のフィル長方形(Fill Rectangle)
プロシージャとフィルイン次ピクセル(Fill-in Next Pi
xel)プロシージャを示す図である。

【図２１Ｃ】本実施例のフィル長方形(Fill Rectangle)
プロシージャとフィルイン次ピクセル(Fill-in Next Pi
xel)プロシージャを示す図である。

【図２２Ａ】図２２は、図２２Ａ−図２２Ｃから成り、
本実施例の点と線インターセプトプロシージャを示す図
である。

【図２２Ｂ】図２２は、図２２Ａ−図２２Ｃから成り、
本実施例の点と線インターセプトプロシージャを示す図
である。

【図２２Ｃ】図２２は、図２２Ａ−図２２Ｃから成り、
本実施例の点と線インターセプトプロシージャを示す図
である。

【図２３Ａ】本実施例の三角形インターセプトプロシー
ジャを示す図である。

【図２３ＢＡ】本実施例の三角形インターセプトプロシ
ージャを示す図である。

【図２３ＢＢ】本実施例の三角形インターセプトプロシ
ージャを示す図である。

【図２４Ａ】本実施例のピクセル生成ユニットのポリゴ
ン処理ユニット（ＰＩＸＧＥＮＡ）の特性を示す図であ
る。

【図２４Ｂ】本実施例のピクセル生成ユニットのポリゴ
ン処理ユニット（ＰＩＸＧＥＮＡ）の特性を示す図であ
る。

【図２４Ｃ】本実施例のピクセル生成ユニットのポリゴ
ン処理ユニット（ＰＩＸＧＥＮＡ）の特性を示す図であ
る。

【図２４Ｄ】本実施例のピクセル生成ユニットのポリゴ
ン処理ユニット（ＰＩＸＧＥＮＡ）の特性を示す図であ
る。

【図２５】本実施例のピクセル生成ユニットのスパン処
理ユニット（ＰＩＸＧＥＮＢＥＮ）のスパンカウンタユ
ニット（ＰＢＣＮＴ）の特性を示す図である。

【図２６Ａ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）の特性を示す図である。

【図２６Ｂ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）の特性を示す図である。

【図２６Ｃ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）の特性を示す図である。

【図２６Ｄ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）の特性を示す図である。

【図２６Ｅ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）の特性を示す図である。

【図２７Ａ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）によって使用される計算プロシージ
ャを示す図である。

【図２７Ｂ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）によって使用される計算プロシージ
ャを示す図である。

【図２７Ｃ】本実施例のピクセル生成ユニットのスパン
処理ユニット（ＰＩＸＧＥＮＢＥＮ）のセグメントユニ
ット（ＰＢＳＥＧ）によって使用される計算プロシージ
ャを示す図である。

【図２８Ａ】本実施例のピクセル生成ユニットのピクセ
ル処理ユニット（ＰＩＸＧＥＮＣ）の面積計算要素にお
いて使用される計算プロシージャを示す図である。

【図２８Ｂ】本実施例のピクセル生成ユニットのピクセ
ル処理ユニット（ＰＩＸＧＥＮＣ）の面積計算要素にお
いて使用される計算プロシージャを示す図である。

【図２９Ａ】本実施例のピクセル生成ユニットのピクセ
ル処理ユニット（ＰＩＸＧＥＮＣ）の面積計算要素によ
って使用される擬似コードを示す図である。

【図２９Ｂ】本実施例のピクセル生成ユニットのピクセ
ル処理ユニット（ＰＩＸＧＥＮＣ）の面積計算要素によ
って使用される擬似コードを示す図である。

【図３０】本実施例のピクセル生成ユニットのピクセル
処理ユニット（ＰＩＸＧＥＮＣ）の色補間要素の機能ブ
ロックを示す図である。

【図３１】本実施例のセットアップＡＳＩＣの機能ブロ
ック図である。

【符号の説明】

２０ ワークステーションプロセッサ（ＷＰ） ２２ Megatecグラフィックアクセラレータ ２４ ワークステーションインターフェースボード（Ｗ
ＩＢ） ２６ グラフィクスインターフェースボード（ＧＩＢ） ２８ ＰＨＩＧＳ幾何ボード（ＰＧＢ） ３０ 画像生成ボード（ＩＧＢ）

フロントページの続き (72)発明者 マニュエル レイ エンリケーズ アメリカ合衆国 カリフォルニア州 92056 オーシャンサイド， アベニダ アンダンテ 1552 (72)発明者 ジェームス ブイ． ヘンソン アメリカ合衆国 カリフォルニア州 92056 ポーウェイ， トビアソン ロー ド 13810 (72)発明者 カート ステリー アメリカ合衆国 カリフォルニア州 92075 ソラナ ビーチ， モラ ビスタ ウエイ 834

Claims (8)

【特許請求の範囲】
1. 【請求項１】 各ピクセルデータは複数の画像値を含
   み、画像表示装置上に前記ピクセルデータの配列として
   のグラフィクスデータをレンダリングするレンダリング
   装置であって、 グラフィクスデータに対応するプリミテイブポリゴンデ
   ータを作成するポリゴンジェネレータ手段であって、前
   記プリミテイブポリゴンデータは、複数の画像値を有す
   る少なくとも１つの頂点画像データを含み、 前記プリミテイブポリゴンデータの拡張とソートを行
   い、また、前記頂点画像データのペア間の傾斜を計算す
   る、前記ポリゴンジェネレータ手段に結合されたセット
   アップ手段と、 前記頂点画像データのペア間を補間し、前記ピクセル配
   列内の個々のピクセルに対する前記プリミテイブポリゴ
   ンデータの部分のマッピングを表すピクスリンクデータ
   を生成する、前記セットアップ手段に結合したレンダリ
   ング手段と、 複数の前記ピクスリンクデータを合成し、前記ピクセル
   配列中の前記ピクセルデータの各々に対する前記画像値
   を生成する、前記レンダリング手段に結合したブレンデ
   ィング手段と、 第１の複数の前記ピクスリンクデータと第２の複数の前
   記ピクスリンクデータを格納する、前記ブレンディング
   手段に結合したフレームバッファ手段と、 ビデオ表示信号を前記ピクセルデータに対応して生成す
   る、前記ブレンディグ手段に接続したミキサー手段とを
   備え、 前記ピクスリンクデータの各々は、水平位置（Ｘ）と、
   垂直位置（Ｙ）と、視点からの距離（Ｚ）と、赤（Ｒ）
   と、緑（Ｇ）と、青（Ｂ）と、ピクセル領域カバレッジ
   （Ａ）を含み、 前記ピクセル画像は、前記画像表示装置でレンダリング
   されることを特徴とする画像レンダリング装置。
2. 【請求項２】 表示装置上に、ピクセル画像配列として
   のグラフィクスデータをレンダリングする方法であっ
   て、 前記グラフィクスデータの複数の２次元断片を表すプリ
   ミテイブポリゴンデータを生成する工程と、 前記第１の頂点データを拡張して、前記画像値を複数の
   第２の頂点データの各々が備える第２のポリゴンデータ
   を形成する工程と、 第２の頂点データのペアを表現する複数の第２のポリゴ
   ンエッジの傾斜を計算する工程と、 前記第２のポリゴンエッジの各々に沿って、前記第２の
   頂点画像値を補間して、前記第２のポリゴン画像の各々
   に沿った位置毎に、前記画像値を定義する工程と、 前記第２のポリゴンデータを、前記ピクセル画像配列の
   水平境界にマッピングして、前記第２のポリゴンデータ
   をスライスし、また、複数の第３のポリゴンデータを生
   成する工程と、 前記第３のポリゴンデータを、前記ピクセル画像配列の
   垂直境界にマッピングして、前記第３のポリゴンデータ
   をダイシングし、各々が複数の前記画像値を有する各複
   数のピクスリンクデータを生成する工程と、 前記ピクセル画像配列のピクセル領域に対し、前記ピク
   スリンクデータの各々の面積を計算する工程と、 前記ピクスリンクデータを、前記ピクスリンクデータが
   視点（Ｚ）の画像値からの前記距離によって順序付けさ
   れるようにメモリに格納する工程と、 前記ピクセル配列中の前記ピクセルの各々に対する前記
   ピクセルデータを生成する工程とを備え、 前記プリミテイブポリゴンデータは、水平位置（Ｘ）
   と、垂直位置（Ｙ）と、視点からの距離（Ｚ）と、赤
   （Ｒ）と、緑（Ｇ）と、青（Ｂ）と、透明度（Ｔ）とを
   含む複数の画像値を有する、少なくとも１つの第１の頂
   点データを含み、 前記ピクセルデータを生成する工程は、 前記ピクセルデータを、もし、対応するピクスリンク領
   域カバレッジ値Ａが単一であるなら、前記画像値（Ｚ）
   の最小値を有する前記対応するピクスリンクデータと等
   しいみなし、 単一でないなら、前記視点からの距離（Ｚ）の相対値に
   比例する前記対応するピクスリンクデータの各々に対す
   る前記画像値と、前記対応するピクスリンクデータ内の
   前記領域カバレッジ（Ａ）をブレンディングして、前記
   ピクセルデータの各々に対する画像値を生成する工程
   と、前記ピクセルデータを、メモリに格納する工程と、
   前記格納されたピクセルデータに対応するビデオ表示信
   号を生成する工程を備えることを特徴とするグラフィク
   スデータをレンダリングする方法。
3. 【請求項３】 複数の画像値を含むピクセルデータの配
   列としてのグラフィクスデータを、画像表示装置上にレ
   ンダリングするレンダリング装置であって、 グラフィクスデータに対応するプリミテイブポリゴンデ
   ータを作成するポリゴンジェネレータ手段と、 前記プリミテイブポリゴンデータの拡張とソートを行
   い、また、前記プリミテイブポリゴンデータが備える頂
   点画像データのペア間の傾斜を計算するセットアップ手
   段と、 前記頂点画像データのペア間を補間し、前記ピクセル配
   列内の個々のピクセルに対する前記プリミテイブポリゴ
   ンデータの部分のマッピングを示すピクスリンクデータ
   を生成するレンダリング手段と、 複数の前記ピクスリンクデータを合成し、前記ピクセル
   配列中の前記ピクセルデータの各々に対する前記画像値
   を生成するブレンディング手段と、 第１の複数の前記ピクスリンクデータと第２の複数の前
   記ピクスリンクデータを格納するフレームバッファ手段
   と、 ビデオ表示信号を前記ピクセルデータに対応して生成す
   るミキサー手段と、 前記ビデオ表示信号に基づいて、前記画像表示装置上に
   画像を形成する画像形成手段とを備えることを特徴とす
   る画像レンダリング装置。
4. 【請求項４】 前記プリミテイブポリゴンデータは、複
   数の画像値を有する少なくとも１つの頂点画像データを
   含むことを特徴とする請求項３に記載の画像レンダリン
   グ装置。
5. 【請求項５】 前記ピクスリンクデータの各々は、水平
   位置（Ｘ）と、垂直位置（Ｙ）と、視点からの距離
   （Ｚ）と、赤（Ｒ）と、緑（Ｇ）と、青（Ｂ）と、ピク
   セル領域カバレッジ（Ａ）を含むことを特徴とする請求
   項３に記載の画像レンダリング装置。
6. 【請求項６】 複数の画像値を含むピクセルデータの配
   列としてのグラフィクスデータを、画像表示装置上にレ
   ンダリングするレンダリング方法であって、 グラフィクスデータに対応するプリミテイブポリゴンデ
   ータを作成するポリゴンジェネレータ工程と、 前記プリミテイブポリゴンデータの拡張とソートを行
   い、また、前記プリミテイブポリゴンデータが備える頂
   点画像データのペア間の傾斜を計算するセットアップ工
   程と、 前記頂点画像データのペア間を補間し、前記ピクセル配
   列内の個々のピクセルに対する前記プリミテイブポリゴ
   ンデータの部分のマッピングを示すピクスリンクデータ
   を生成するレンダリング工程と、 複数の前記ピクスリンクデータを合成し、前記ピクセル
   配列中の前記ピクセルデータの各々に対する前記画像値
   を生成するブレンディング工程と、 第１の複数の前記ピクスリンクデータと第２の複数の前
   記ピクスリンクデータをフレームバッファに格納するフ
   レームバッファ工程と、 ビデオ表示信号を前記ピクセルデータに対応して生成す
   るミキサー工程と、 前記ビデオ表示信号に基づいて、画像を形成する画像形
   成工程とを備えることを特徴とする画像レンダリング方
   法。
7. 【請求項７】 前記プリミテイブポリゴンデータは、複
   数の画像値を有する少なくとも１つの頂点画像データを
   含むことを特徴とする請求項６に記載の画像レンダリン
   グ方法。
8. 【請求項８】 前記ピクスリンクデータの各々は、水平
   位置（Ｘ）と、垂直位置（Ｙ）と、視点からの距離
   （Ｚ）と、赤（Ｒ）と、緑（Ｇ）と、青（Ｂ）と、ピク
   セル領域カバレッジ（Ａ）を含むことを特徴とする請求
   項６に記載の画像レンダリング方法。