JPH07135267A - 不揮発性メモリ半導体装置及びその製造方法 - Google Patents
不揮発性メモリ半導体装置及びその製造方法Info
- Publication number
- JPH07135267A JPH07135267A JP18901093A JP18901093A JPH07135267A JP H07135267 A JPH07135267 A JP H07135267A JP 18901093 A JP18901093 A JP 18901093A JP 18901093 A JP18901093 A JP 18901093A JP H07135267 A JPH07135267 A JP H07135267A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- floating gate
- memory semiconductor
- manufacturing
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 フローティングゲート（ＦＧ）を有する不揮
発性メモリは、ＦＧの形状のばらつきの影響を受けるこ
とがあったので、ＦＧの形状の影響のない不揮発性メモ
リ半導体装置及びその製造方法を提供する。 【構成】 フローティングゲート（ＦＧ）３を有する
不揮発性メモリ半導体装置において、ＦＧ３の両側端に
ＳｉＯ2 、ＳｉＮ等の絶縁物質や、ポリＳｉ、ａ−Ｓｉ
等の導電物質によりスペーサ６を形成する。基板１０
上にＦＧ３を形成し、スペーサ形成物質を形成後、エッ
チバックすることによりＦＧ３の両側端にサイドウォー
ル状のスペーサ６を形成する。
発性メモリは、ＦＧの形状のばらつきの影響を受けるこ
とがあったので、ＦＧの形状の影響のない不揮発性メモ
リ半導体装置及びその製造方法を提供する。 【構成】 フローティングゲート（ＦＧ）３を有する
不揮発性メモリ半導体装置において、ＦＧ３の両側端に
ＳｉＯ2 、ＳｉＮ等の絶縁物質や、ポリＳｉ、ａ−Ｓｉ
等の導電物質によりスペーサ６を形成する。基板１０
上にＦＧ３を形成し、スペーサ形成物質を形成後、エッ
チバックすることによりＦＧ３の両側端にサイドウォー
ル状のスペーサ６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、フローティングゲート
を有する不揮発性メモリ半導体装置及びその製造方法に
関する。本発明は、フローティングゲートの形状のばら
つきの影響を受けない不揮発性メモリ半導体装置及びそ
の製造方法を提供するものである。
を有する不揮発性メモリ半導体装置及びその製造方法に
関する。本発明は、フローティングゲートの形状のばら
つきの影響を受けない不揮発性メモリ半導体装置及びそ
の製造方法を提供するものである。
【０００２】
【従来の技術】一般的な従来のこの種のメモリ半導体装
置の断面図を図５に示す。フローティングゲートを有す
る不揮発性メモリには、従来、フローティングゲートと
コントロールゲートの間の第２ゲート絶縁膜はフローテ
ィングゲートの形状の影響を受け、フローティングゲー
トの形状がばらついて、より鋭角になった部分は電界が
集中しリーク電流が流れやすくなり、セル毎の保持特性
がばらつくという問題があった。
置の断面図を図５に示す。フローティングゲートを有す
る不揮発性メモリには、従来、フローティングゲートと
コントロールゲートの間の第２ゲート絶縁膜はフローテ
ィングゲートの形状の影響を受け、フローティングゲー
トの形状がばらついて、より鋭角になった部分は電界が
集中しリーク電流が流れやすくなり、セル毎の保持特性
がばらつくという問題があった。
【０００３】図５の従来構造についてこの問題を説明す
れば次のとおりである。図５中、符号１は素子分離用Ｌ
ＯＣＯＳ領域、２は第１ゲート絶縁膜、３はフローティ
ングゲート（ＦＧ）、４は第２ゲート絶縁膜、５はコン
トロールゲート（ＣＧ）を示している。ここでフローテ
ィングゲート３の形状がばらついて、図５の（ａ）で示
す部分のように、より鋭角になったセルは、他のセルに
比べ電界が集中し、リーク電流が流れやすくなり、保持
特性が劣化するという問題があった。
れば次のとおりである。図５中、符号１は素子分離用Ｌ
ＯＣＯＳ領域、２は第１ゲート絶縁膜、３はフローティ
ングゲート（ＦＧ）、４は第２ゲート絶縁膜、５はコン
トロールゲート（ＣＧ）を示している。ここでフローテ
ィングゲート３の形状がばらついて、図５の（ａ）で示
す部分のように、より鋭角になったセルは、他のセルに
比べ電界が集中し、リーク電流が流れやすくなり、保持
特性が劣化するという問題があった。
【０００４】
【発明が解決しようとする問題点】以上説明したよう
に、フローティングゲートを有する不揮発性メモリにあ
っては、フローティングゲートの形状のばらつきの影響
を受けることがある。
に、フローティングゲートを有する不揮発性メモリにあ
っては、フローティングゲートの形状のばらつきの影響
を受けることがある。
【０００５】本発明はこの問題点を解決してフローティ
ングゲートの形状の影響を受けない不揮発性メモリ半導
体装置及びその製造方法を提供することを目的とする。
ングゲートの形状の影響を受けない不揮発性メモリ半導
体装置及びその製造方法を提供することを目的とする。
【０００６】
【問題点を解決するための手段】本出願の請求項１の発
明は、フローティングゲートを有する不揮発性メモリ半
導体装置において、フローティングゲートの両側端にス
ペーサを形成したことを特徴とする不揮発性メモリ半導
体装置であって、これにより上記目的を達成したもので
ある。
明は、フローティングゲートを有する不揮発性メモリ半
導体装置において、フローティングゲートの両側端にス
ペーサを形成したことを特徴とする不揮発性メモリ半導
体装置であって、これにより上記目的を達成したもので
ある。
【０００７】本出願の請求項２の発明は、スペーサが、
絶縁物質から成ることを特徴とする請求項１に記載の不
揮発性メモリ半導体装置であって、これにより上記目的
を達成したものである。
絶縁物質から成ることを特徴とする請求項１に記載の不
揮発性メモリ半導体装置であって、これにより上記目的
を達成したものである。
【０００８】本出願の請求項３の発明は、スペーサが、
導電物質から成ることを特徴とする請求項１に記載の不
揮発性メモリ半導体装置であって、これにより上記目的
を達成したものである。
導電物質から成ることを特徴とする請求項１に記載の不
揮発性メモリ半導体装置であって、これにより上記目的
を達成したものである。
【０００９】本出願の請求項４の発明は、基板上にフロ
ーティングゲートを形成し、スペーサ形成物質を形成
後、エッチバックすることによりフローティングゲート
の両側端にサイドウォール状のスペーサを形成すること
を特徴とする不揮発性メモリ半導体装置の製造方法であ
って、これにより上記目的を達成したものである。
ーティングゲートを形成し、スペーサ形成物質を形成
後、エッチバックすることによりフローティングゲート
の両側端にサイドウォール状のスペーサを形成すること
を特徴とする不揮発性メモリ半導体装置の製造方法であ
って、これにより上記目的を達成したものである。
【００１０】本出願の請求項５の発明は、スペーサ形成
物質として、シリコンの酸化物または窒化物を用いるこ
とを特徴とする請求項４に記載の不揮発性メモリ半導体
装置の製造方法であって、これにより上記目的を達成し
たものである。
物質として、シリコンの酸化物または窒化物を用いるこ
とを特徴とする請求項４に記載の不揮発性メモリ半導体
装置の製造方法であって、これにより上記目的を達成し
たものである。
【００１１】本出願の請求項６の発明は、スペーサ形成
物質として、ポリシリコンまたはアモルファスシリコン
を用いることを特徴とする請求項４に記載の不揮発性メ
モリ半導体装置の製造方法であって、これにより上記目
的を達成したものである。
物質として、ポリシリコンまたはアモルファスシリコン
を用いることを特徴とする請求項４に記載の不揮発性メ
モリ半導体装置の製造方法であって、これにより上記目
的を達成したものである。
【００１２】
【作 用】本発明によれば、フローティングゲートの両
側端に絶縁物質あるいは導電物質のスペーサを形成した
ので、フローティングゲートの形状にばらつきがあって
も、この影響を受けなくなり、保持特性が向上する。
側端に絶縁物質あるいは導電物質のスペーサを形成した
ので、フローティングゲートの形状にばらつきがあって
も、この影響を受けなくなり、保持特性が向上する。
【００１３】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は実施
例により限定されるものではない。
【００１４】実施例１ 本実施例の不揮発性メモリ半導体装置の断面図を図１に
示す。
示す。
【００１５】この実施例の半導体装置は、図１に示すよ
うに、フローティングゲート３を有する不揮発性メモリ
半導体装置であって、フローティングゲート３の両側端
にスペーサ６を形成したものである。
うに、フローティングゲート３を有する不揮発性メモリ
半導体装置であって、フローティングゲート３の両側端
にスペーサ６を形成したものである。
【００１６】この実施例においては、スペーサ６は、絶
縁物質から成っている。例えば、ＳｉＯ2 やＳｉＮから
構成できる（本実施例ではＣＶＤＳｉＯ2 とＣＶＤＳｉ
Ｎについて各々具体的に実施したが、同様な作用効果が
得られた）。
縁物質から成っている。例えば、ＳｉＯ2 やＳｉＮから
構成できる（本実施例ではＣＶＤＳｉＯ2 とＣＶＤＳｉ
Ｎについて各々具体的に実施したが、同様な作用効果が
得られた）。
【００１７】更に詳しくは、図１中、符号１は素子分離
用ＬＯＣＯＳ領域、２は第１ゲート絶縁膜、３はフロー
ティングゲート（ＦＧ）、４は第２ゲート絶縁膜、５は
コントロールゲート（ＣＧ）を示している。符号１０は
基板を示している。
用ＬＯＣＯＳ領域、２は第１ゲート絶縁膜、３はフロー
ティングゲート（ＦＧ）、４は第２ゲート絶縁膜、５は
コントロールゲート（ＣＧ）を示している。符号１０は
基板を示している。
【００１８】ここで、従来構造と本実施例の構造につい
て、フローティングゲート６の形状のばらつきによる電
界集中の影響を比べると、本実施例ではフローティング
ゲートについてその形状がより鋭角になった部分が発生
した場合でも、スペーサ６の形成により、その影響を受
けないことがわかる（図１の（ｂ）で示す部分参照）。
て、フローティングゲート６の形状のばらつきによる電
界集中の影響を比べると、本実施例ではフローティング
ゲートについてその形状がより鋭角になった部分が発生
した場合でも、スペーサ６の形成により、その影響を受
けないことがわかる（図１の（ｂ）で示す部分参照）。
【００１９】このように本実施例では、フローティング
ゲート３の両端に絶縁膜のスペーサ６を形成することに
より、フローティングゲート３の形状のばらつきによる
電界集中の影響を受けなくなり、保持特性を向上させる
効果がもたらされる。
ゲート３の両端に絶縁膜のスペーサ６を形成することに
より、フローティングゲート３の形状のばらつきによる
電界集中の影響を受けなくなり、保持特性を向上させる
効果がもたらされる。
【００２０】本実施例においては、次の手法により不揮
発性メモリ半導体装置を形成した。図２〜図４を参照す
る。
発性メモリ半導体装置を形成した。図２〜図４を参照す
る。
【００２１】本実施例では、基板１０上にフローティン
グゲート３を形成し（図２）、スペーサ形成物質６０を
形成（図３）後、エッチバックすることによりフローテ
ィングゲート３の両側端にサイドウォール状のスペーサ
６を形成する（図４）。
グゲート３を形成し（図２）、スペーサ形成物質６０を
形成（図３）後、エッチバックすることによりフローテ
ィングゲート３の両側端にサイドウォール状のスペーサ
６を形成する（図４）。
【００２２】更に詳しくは、まず始めに従来知られてい
る方法によってＬＯＣＯＳ領域１、第１ゲート絶縁膜
２、フローティングゲート３を形成し、図２の構造とす
る。
る方法によってＬＯＣＯＳ領域１、第１ゲート絶縁膜
２、フローティングゲート３を形成し、図２の構造とす
る。
【００２３】次にフローティングゲート３の両端に絶縁
膜のスペーサを形成するために、例えばＳｉＯ2 ＣＶＤ
を行ってスペーサ形成物質６０を成膜した図３の構造と
する。
膜のスペーサを形成するために、例えばＳｉＯ2 ＣＶＤ
を行ってスペーサ形成物質６０を成膜した図３の構造と
する。
【００２４】その後、ＲＩＥでエッチバックを行い、図
４のようにスペーサ６を形成する。
４のようにスペーサ６を形成する。
【００２５】ここからは、従来より知られている方法に
よって、第２ゲート絶縁膜４、コントロールゲート５、
Ａｌ配線（図示せず）等を形成して、図１の構造を得
る。
よって、第２ゲート絶縁膜４、コントロールゲート５、
Ａｌ配線（図示せず）等を形成して、図１の構造を得
る。
【００２６】本実施例では、上記のように、フローティ
ングゲートの両側端に絶縁物質のスペーサ６を形成した
後に第２ゲート絶縁膜４の形成を行うことにより、フロ
ーティングゲート３の形状のばらつきの影響を受けなく
なり、保持特性が向上するのである。
ングゲートの両側端に絶縁物質のスペーサ６を形成した
後に第２ゲート絶縁膜４の形成を行うことにより、フロ
ーティングゲート３の形状のばらつきの影響を受けなく
なり、保持特性が向上するのである。
【００２７】実施例２ 本実施例では、ＳｉＯ2 やＳｉＮ等の絶縁物質に代え
て、導電物質として、ポリＳｉを用い、これを実施例１
と同様にフローティングゲート３の両側端のスペーサと
して加工形成した。
て、導電物質として、ポリＳｉを用い、これを実施例１
と同様にフローティングゲート３の両側端のスペーサと
して加工形成した。
【００２８】本実施例によっても、実施例１と同様の効
果を得ることができた。
果を得ることができた。
【００２９】
【発明の効果】上述したように、本発明によれば、不揮
発性メモリ半導体装置及びその製造方法について、フロ
ーティングゲートの形状に影響を受けない技術を提供で
きた。
発性メモリ半導体装置及びその製造方法について、フロ
ーティングゲートの形状に影響を受けない技術を提供で
きた。
【図１】実施例１の不揮発性メモリ半導体装置の構造を
示す断面図である。
示す断面図である。
【図２】実施例１の不揮発性メモリ半導体の製造工程を
順に断面図で示すものである（１）。
順に断面図で示すものである（１）。
【図３】実施例１の不揮発性メモリ半導体の製造工程を
順に断面図で示すものである（２）。
順に断面図で示すものである（２）。
【図４】実施例１の不揮発性メモリ半導体の製造工程を
順に断面図で示すものである（３）。
順に断面図で示すものである（３）。
【図５】従来技術を示す断面図である。
１ 素子分離用ＬＯＣＯＳ領域 ２ 第１ゲート絶縁膜 ３ フローティングゲート ４ 第２ゲート絶縁膜 ５ コントロールゲート ６ スペーサ １０ 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792
Claims (6)
- 【請求項１】フローティングゲートを有する不揮発性メ
モリ半導体装置において、 フローティングゲートの両側端にスペーサを形成したこ
とを特徴とする不揮発性メモリ半導体装置。 - 【請求項２】スペーサが、絶縁物質から成ることを特徴
とする請求項１に記載の不揮発性メモリ半導体装置。 - 【請求項３】スペーサが、導電物質から成ることを特徴
とする請求項１に記載の不揮発性メモリ半導体装置。 - 【請求項４】基板上にフローティングゲートを形成し、
スペーサ形成物質を形成後、エッチバックすることによ
りフローティングゲートの両側端にサイドウォール状の
スペーサを形成することを特徴とする不揮発性メモリ半
導体装置の製造方法。 - 【請求項５】スペーサ形成物質として、シリコンの酸化
物または窒化物を用いることを特徴とする請求項４に記
載の不揮発性メモリ半導体装置の製造方法。 - 【請求項６】スペーサ形成物質として、ポリシリコンま
たはアモルファスシリコンを用いることを特徴とする請
求項４に記載の不揮発性メモリ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18901093A JPH07135267A (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18901093A JPH07135267A (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135267A true JPH07135267A (ja) | 1995-05-23 |
Family
ID=16233793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18901093A Pending JPH07135267A (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135267A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037983A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 플래쉬 메모리 셀의 제조방법 |
| KR100850241B1 (ko) * | 2002-05-24 | 2008-08-04 | 주식회사 하이닉스반도체 | 폴리 스페이서를 갖는 플래시 메모리 장치 |
| US9082750B2 (en) | 2009-09-30 | 2015-07-14 | Samsung Electronics Co, Ltd. | Non-volatile memory devices having reduced susceptibility to leakage of stored charges |
-
1993
- 1993-06-30 JP JP18901093A patent/JPH07135267A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037983A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 플래쉬 메모리 셀의 제조방법 |
| KR100850241B1 (ko) * | 2002-05-24 | 2008-08-04 | 주식회사 하이닉스반도체 | 폴리 스페이서를 갖는 플래시 메모리 장치 |
| US9082750B2 (en) | 2009-09-30 | 2015-07-14 | Samsung Electronics Co, Ltd. | Non-volatile memory devices having reduced susceptibility to leakage of stored charges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473179A (en) | Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices | |
| US6686243B2 (en) | Fabrication method for flash memory | |
| JPH0621469A (ja) | 多結晶シリコンスペーサトンネル領域を使用した非揮発性メモリセル | |
| WO2000038239A1 (en) | Eeprom cell using p-well for tunneling across a channel | |
| US6504207B1 (en) | Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same | |
| KR20230031334A (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
| US6958512B1 (en) | Non-volatile memory device | |
| KR100348311B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| EP0429509A4 (en) | Method and apparatus for forming a side wall contact in a nonvolatile electrically alterable memory cell | |
| JP2001035943A (ja) | 半導体装置および製造方法 | |
| JPH07226449A (ja) | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法 | |
| JPH0629547A (ja) | 半導体装置およびその製造方法 | |
| JPH07135267A (ja) | 不揮発性メモリ半導体装置及びその製造方法 | |
| JP2634492B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7910436B2 (en) | Isolated-nitride-region non-volatile memory cell and fabrication method | |
| US6294811B1 (en) | Two transistor EEPROM cell | |
| JP3033748B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2964572B2 (ja) | 不揮発性半導体記憶装置 | |
| US20040212007A1 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dieletric | |
| JPH07254652A (ja) | 半導体記憶装置およびその製造方法 | |
| US6303960B1 (en) | Low voltage flash memory cell | |
| JP2581416B2 (ja) | 半導体記憶装置の製造方法 | |
| US20070181914A1 (en) | Non-volatile memory device and method of fabricating the same | |
| JPH08274196A (ja) | 半導体装置とその製造方法 | |
| JP2738369B2 (ja) | 半導体装置の製造方法 |