JPH07135582A - 映像信号圧縮回路 - Google Patents
映像信号圧縮回路Info
- Publication number
- JPH07135582A JPH07135582A JP27975693A JP27975693A JPH07135582A JP H07135582 A JPH07135582 A JP H07135582A JP 27975693 A JP27975693 A JP 27975693A JP 27975693 A JP27975693 A JP 27975693A JP H07135582 A JPH07135582 A JP H07135582A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- compression
- peaking
- video signal
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 本発明はテレビジョン受像機の特に映像信号
圧縮回路に関するもので、圧縮を行っても周波数特性の
劣化しない映像信号圧縮回路を提供することを目的とす
る。 【構成】 映像信号および圧縮率を入力し、圧縮率によ
って時間軸方向に圧縮する圧縮回路１と、圧縮率を入力
しピーキング係数を発生する係数演算回路２と、前記圧
縮回路１の出力を入力し前記係数演算回路２の出力によ
りピーキング量を制御するピーキング回路３とを有す
る。
圧縮回路に関するもので、圧縮を行っても周波数特性の
劣化しない映像信号圧縮回路を提供することを目的とす
る。 【構成】 映像信号および圧縮率を入力し、圧縮率によ
って時間軸方向に圧縮する圧縮回路１と、圧縮率を入力
しピーキング係数を発生する係数演算回路２と、前記圧
縮回路１の出力を入力し前記係数演算回路２の出力によ
りピーキング量を制御するピーキング回路３とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機の
デジタル映像信号処理回路の映像圧縮回路に関するもの
である。
デジタル映像信号処理回路の映像圧縮回路に関するもの
である。
【０００２】
【従来の技術】近年、ハイビジョン放送も普及するよう
になり、ブラウン管のアスペクト比が従来の３：４のも
のから９：１６に変えたテレビ受像機が作られるように
なった。その中の一つのジャンルとしていわゆるワイド
テレビと呼ばれるものがある。これは基本的には現行放
送方式を受像するものであるが、ブラウン管を９：１６
のものにしたテレビ受像機である。
になり、ブラウン管のアスペクト比が従来の３：４のも
のから９：１６に変えたテレビ受像機が作られるように
なった。その中の一つのジャンルとしていわゆるワイド
テレビと呼ばれるものがある。これは基本的には現行放
送方式を受像するものであるが、ブラウン管を９：１６
のものにしたテレビ受像機である。
【０００３】このワイドテレビに送りで９：１６になっ
ているもの、たとえばＭＵＳＥ放送をＭＮコンバータで
ＮＴＳＣに変換した信号やビデオソフトで映画を録画し
て横に長くなっているものを上下に拡大して受像する時
はそのアスペクト比は問題とならないが、現行放送の
３：４の送りの信号を９：１６のブラウン管にそのまま
映し出すと、縦横のアスペクト比がくずれ、横に広がっ
た映像に映し出される。このため、ワイドテレビでは
９：１６のブラウン管で３：４のアスペクト比の映像を
得るために映像を水平時間軸方向の圧縮する機能が必要
である。
ているもの、たとえばＭＵＳＥ放送をＭＮコンバータで
ＮＴＳＣに変換した信号やビデオソフトで映画を録画し
て横に長くなっているものを上下に拡大して受像する時
はそのアスペクト比は問題とならないが、現行放送の
３：４の送りの信号を９：１６のブラウン管にそのまま
映し出すと、縦横のアスペクト比がくずれ、横に広がっ
た映像に映し出される。このため、ワイドテレビでは
９：１６のブラウン管で３：４のアスペクト比の映像を
得るために映像を水平時間軸方向の圧縮する機能が必要
である。
【０００４】従来の圧縮機能は、水平偏向やピンクッシ
ョン回路など偏向系で行う方法とデジタル信号処理を用
いて圧縮する方法とがある。デジタル信号処理を用いて
行う方法にも一水平期間を記憶するメモリーを用い、書
き込みクロックより読みだしクロックの周波数を高くし
て、早く読み出すことにより圧縮する方法と、クロック
周波数は一定で内挿技術を用いてデジタルフィルタで演
算により圧縮する方法とがある。
ョン回路など偏向系で行う方法とデジタル信号処理を用
いて圧縮する方法とがある。デジタル信号処理を用いて
行う方法にも一水平期間を記憶するメモリーを用い、書
き込みクロックより読みだしクロックの周波数を高くし
て、早く読み出すことにより圧縮する方法と、クロック
周波数は一定で内挿技術を用いてデジタルフィルタで演
算により圧縮する方法とがある。
【０００５】
【発明が解決しようとする課題】しかしながら、特にク
ロック周波数は一定で、内挿技術を用いてデジタルフィ
ルタで演算により圧縮する方法では、内挿フィルタの周
波数特性はローパスフィルタの特性を有するため、圧縮
率が高くなるほど周波数特性が下がる課題があった。
ロック周波数は一定で、内挿技術を用いてデジタルフィ
ルタで演算により圧縮する方法では、内挿フィルタの周
波数特性はローパスフィルタの特性を有するため、圧縮
率が高くなるほど周波数特性が下がる課題があった。
【０００６】ここでは説明のために、例としてこの波形
を２分の１の時間に圧縮する内挿フィルターについて図
を用いて説明する。図３は内挿による波形圧縮の説明図
である。図３（ａ）は、圧縮前の元の波形であり、白丸
がサンプリング点を示している。２分の１の時間に圧縮
するための内挿フィルターは、２クロックに１クロック
ずつ間引くのが最も簡便な内挿フィルタになる。この
時、図３（ａ）のＡ点を間引く点として採用すれば、図
３（ｂ）のような波形が得られる。この時、利得の低下
は無い。しかし、図３（ａ）のＢ点を間引く点として採
用すれば、図３（ｃ）の波形が得られ、利得は０にな
る。図３（ｂ）の内挿フィルタが最大ゲインで図３
（ｃ）の内挿フィルタが最小ゲインと考えられるので、
平均すると２分の１に時間に圧縮する内挿フィルタで
は、この例として挙げた内挿フィルタでは、その周波数
特性が２分の１に落ちる。
を２分の１の時間に圧縮する内挿フィルターについて図
を用いて説明する。図３は内挿による波形圧縮の説明図
である。図３（ａ）は、圧縮前の元の波形であり、白丸
がサンプリング点を示している。２分の１の時間に圧縮
するための内挿フィルターは、２クロックに１クロック
ずつ間引くのが最も簡便な内挿フィルタになる。この
時、図３（ａ）のＡ点を間引く点として採用すれば、図
３（ｂ）のような波形が得られる。この時、利得の低下
は無い。しかし、図３（ａ）のＢ点を間引く点として採
用すれば、図３（ｃ）の波形が得られ、利得は０にな
る。図３（ｂ）の内挿フィルタが最大ゲインで図３
（ｃ）の内挿フィルタが最小ゲインと考えられるので、
平均すると２分の１に時間に圧縮する内挿フィルタで
は、この例として挙げた内挿フィルタでは、その周波数
特性が２分の１に落ちる。
【０００７】
【課題を解決するための手段】本発明においては、映像
信号を入力し圧縮率の係数によって圧縮率を変えられる
時間軸方向に圧縮する圧縮回路と、圧縮率を入力しピー
キング係数を発生する係数演算回路と、前記圧縮回路の
出力を入力し前記係数演算回路の出力によりピーキング
量を制御可能なピーキング回路という構成を有する。
信号を入力し圧縮率の係数によって圧縮率を変えられる
時間軸方向に圧縮する圧縮回路と、圧縮率を入力しピー
キング係数を発生する係数演算回路と、前記圧縮回路の
出力を入力し前記係数演算回路の出力によりピーキング
量を制御可能なピーキング回路という構成を有する。
【０００８】
【作用】本発明は、かかる構成により、圧縮比を変える
ために圧縮率を設定する係数を変えても、全体の周波数
特性を保ち劣化させない映像信号圧縮回路を構成するこ
とが可能となる。
ために圧縮率を設定する係数を変えても、全体の周波数
特性を保ち劣化させない映像信号圧縮回路を構成するこ
とが可能となる。
【０００９】
【実施例】図１は本発明の一実施例の構成を示すブロッ
ク図である。図１において、１は映像信号を入力し圧縮
率の係数によって圧縮率を変えられる時間軸方向に圧縮
する圧縮回路である。２は圧縮率を入力しピーキング係
数を発生する係数演算回路である。３は前記圧縮回路１
の出力を入力し前記係数演算回路２の出力によりピーキ
ング量を制御可能なピーキング回路である。
ク図である。図１において、１は映像信号を入力し圧縮
率の係数によって圧縮率を変えられる時間軸方向に圧縮
する圧縮回路である。２は圧縮率を入力しピーキング係
数を発生する係数演算回路である。３は前記圧縮回路１
の出力を入力し前記係数演算回路２の出力によりピーキ
ング量を制御可能なピーキング回路である。
【００１０】つぎに、その動作について述べる。映像信
号は圧縮回路１に入力し、圧縮率の係数によって水平時
間軸方向に圧縮される。この圧縮回路１はデジタルフィ
ルタの内挿フィルタにより構成が可能である。
号は圧縮回路１に入力し、圧縮率の係数によって水平時
間軸方向に圧縮される。この圧縮回路１はデジタルフィ
ルタの内挿フィルタにより構成が可能である。
【００１１】つぎに、前記圧縮回路１に入力した圧縮率
を係数演算回路２に入力し、ピーキング係数を発生させ
る。図２に係数演算回路２の一例を示す。図２におい
て、３１は割り算器であり、ユーザーピーキング設定値
（Ｐ）を圧縮率（Ｋ）で割る。この回路においてユーザ
ーピーキング設定値（Ｐ）はその設定値Ｐを倍にすると
周波数特性が倍になるような特性を有しているとする
と、圧縮率Ｋで割ることにより、圧縮により周波数特性
が下がった分をピーキング設定値の補正により補うこと
となる。
を係数演算回路２に入力し、ピーキング係数を発生させ
る。図２に係数演算回路２の一例を示す。図２におい
て、３１は割り算器であり、ユーザーピーキング設定値
（Ｐ）を圧縮率（Ｋ）で割る。この回路においてユーザ
ーピーキング設定値（Ｐ）はその設定値Ｐを倍にすると
周波数特性が倍になるような特性を有しているとする
と、圧縮率Ｋで割ることにより、圧縮により周波数特性
が下がった分をピーキング設定値の補正により補うこと
となる。
【００１２】つぎに、前記圧縮回路１の出力をピーキン
グ回路３に入力し前記係数演算回路２の出力によりピー
キング量を制御する。
グ回路３に入力し前記係数演算回路２の出力によりピー
キング量を制御する。
【００１３】
【発明の効果】以上の様に本発明によれば、映像信号を
入力し圧縮率の係数によって圧縮率を変えられる時間軸
方向に圧縮する圧縮回路と、圧縮率を入力しピーキング
係数を発生する係数演算回路と、前記圧縮回路の出力を
入力し前記係数演算回路の出力によりピーキング量を制
御可能なピーキング回路という構成により、圧縮率を高
くしても周波数特性の劣化しない映像信号圧縮回路が構
成できることとなる。
入力し圧縮率の係数によって圧縮率を変えられる時間軸
方向に圧縮する圧縮回路と、圧縮率を入力しピーキング
係数を発生する係数演算回路と、前記圧縮回路の出力を
入力し前記係数演算回路の出力によりピーキング量を制
御可能なピーキング回路という構成により、圧縮率を高
くしても周波数特性の劣化しない映像信号圧縮回路が構
成できることとなる。
【００１４】本発明では説明の都合上、係数演算回路を
ハードウェアで構成したが、実際のテレビジョン受像機
の回路では、圧縮率の設定やピーキング係数の設定はテ
レビジョン受像機に内蔵しているマイコンを通じて行う
のが一般的である。このため、係数演算回路は、ハード
ウェアとして持たなくともマイコンのソフトウェアで持
つことももちろん可能である。この場合、圧縮率に応じ
たピーキング係数をマイコンで演算して求め、圧縮回路
１に圧縮率Ｋを送ると共に演算したピーキング係数をピ
ーキング回路に送出することにより、係数演算回路２の
機能をマイコンに取り込むことが可能である。
ハードウェアで構成したが、実際のテレビジョン受像機
の回路では、圧縮率の設定やピーキング係数の設定はテ
レビジョン受像機に内蔵しているマイコンを通じて行う
のが一般的である。このため、係数演算回路は、ハード
ウェアとして持たなくともマイコンのソフトウェアで持
つことももちろん可能である。この場合、圧縮率に応じ
たピーキング係数をマイコンで演算して求め、圧縮回路
１に圧縮率Ｋを送ると共に演算したピーキング係数をピ
ーキング回路に送出することにより、係数演算回路２の
機能をマイコンに取り込むことが可能である。
【図１】本発明の映像信号圧縮回路の一実施例の構成を
示すブロック図
示すブロック図
【図２】同圧縮回路の係数演算回路の一例を示すブロッ
ク図
ク図
【図３】従来の映像信号圧縮回路の内挿による波形圧縮
を示す波形図
を示す波形図
１ 圧縮回路 ２ 係数演算回路 ３ ピーキング回路
Claims (1)
- 【請求項１】 映像信号および圧縮率を入力し、前記圧
縮率により前記映像信号を時間軸方向に圧縮する圧縮回
路と、前記圧縮率を入力しピーキング係数を発生する係
数演算回路と、前記圧縮回路の出力を入力し前記係数演
算回路の出力であるピーキング係数によりピーキング量
を制御するピーキング回路とを備える映像信号圧縮回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27975693A JPH07135582A (ja) | 1993-11-09 | 1993-11-09 | 映像信号圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27975693A JPH07135582A (ja) | 1993-11-09 | 1993-11-09 | 映像信号圧縮回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135582A true JPH07135582A (ja) | 1995-05-23 |
Family
ID=17615473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27975693A Pending JPH07135582A (ja) | 1993-11-09 | 1993-11-09 | 映像信号圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135582A (ja) |
-
1993
- 1993-11-09 JP JP27975693A patent/JPH07135582A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466272B1 (en) | Display apparatus | |
| US5534934A (en) | Television receiver capable of enlarging and compressing image | |
| JP3023153B2 (ja) | 位置依存遠隔制御装置を備えたテレビジョン受信機 | |
| EP0806867A2 (en) | Video signal processing apparatus | |
| JP3257728B2 (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| US6791623B1 (en) | Image display system | |
| US5384600A (en) | System and method for converting video signals for display on television receiver screens of differing aspect ratios | |
| US5121209A (en) | Sharpness control for a television image | |
| US5686969A (en) | Method and apparatus for adjusting screen size of televisions in incremental steps | |
| JP3522273B2 (ja) | 適応レターボックス検出器 | |
| JPH0715704A (ja) | 受像機 | |
| KR0165274B1 (ko) | 디지탈 컨버젼스 보정회로 | |
| US5181116A (en) | Television receiver with control of writing and reading of video memory | |
| EP0633690A2 (en) | Dark level restoring circuit for television receiver | |
| JPH07135582A (ja) | 映像信号圧縮回路 | |
| EP0584824A2 (en) | Oscillator circuit suitable for picture-in-picture system | |
| JPH10513015A (ja) | レターボックスの表示制御 | |
| US6069673A (en) | CRT focus correcting method, CRT focus correcting circuit and display unit | |
| US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| KR0163716B1 (ko) | 와이드텔레비젼의 수직신장 장치 및 방법 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2910872B2 (ja) | アスペクト比可変テレビジョン受像機 | |
| JPH1141489A (ja) | 映像信号表示装置 | |
| JPH07135583A (ja) | 画質調整装置 |