JPH0714057B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0714057B2 JPH0714057B2 JP61311365A JP31136586A JPH0714057B2 JP H0714057 B2 JPH0714057 B2 JP H0714057B2 JP 61311365 A JP61311365 A JP 61311365A JP 31136586 A JP31136586 A JP 31136586A JP H0714057 B2 JPH0714057 B2 JP H0714057B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- gaas
- channel
- algaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
- H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はヘテロ接合を用いた電界効果トランジスタに関
するものである。
するものである。
従来の技術 ヘテロ接合を用いた電界効果トランジスタとして、従来
より、Ｎ型AlGaAsとノンドープGaAsのヘテロ接合界面に
たまる高移動度の２次元電子ガスを用いた高電子移動度
トランジスタ（High Electron Mobility Transistor;HE
MT）がよく知られている。
より、Ｎ型AlGaAsとノンドープGaAsのヘテロ接合界面に
たまる高移動度の２次元電子ガスを用いた高電子移動度
トランジスタ（High Electron Mobility Transistor;HE
MT）がよく知られている。
発明が解決しようとする問題点 HEMTの欠点として、ヘテロ界面にたまる２次元電子ガス
の飽和濃度が低く（〜１×1012/cm2）、チャンネルの導
電率が室温で通常のGaAsのMESFETに比べて同程度かそれ
以下になること、Ｎ型AlGaAs中のDXセンターと呼ばれる
深い準位のため、光や温度に対して素子特性の変化が大
きくまた不安定であるという点があげられる。さらに、
Ｎ型AlGaAsとGaAsのコンダクションバンドの不連続量、
ΔEcが小さいため、高電界での２次元電子ガスは、AlGa
Asの障壁を越えて、GaAsよりAlGaAsにあふれ出すという
問題もある。
の飽和濃度が低く（〜１×1012/cm2）、チャンネルの導
電率が室温で通常のGaAsのMESFETに比べて同程度かそれ
以下になること、Ｎ型AlGaAs中のDXセンターと呼ばれる
深い準位のため、光や温度に対して素子特性の変化が大
きくまた不安定であるという点があげられる。さらに、
Ｎ型AlGaAsとGaAsのコンダクションバンドの不連続量、
ΔEcが小さいため、高電界での２次元電子ガスは、AlGa
Asの障壁を越えて、GaAsよりAlGaAsにあふれ出すという
問題もある。
問題点を解決するための手段 本発明は、以上のような従来の問題点を解決する新しい
構造のヘテロ接合電界効果トランジスタを提供するもの
である。電子濃度を高めるために、チャンネル層をＮ型
GaAs層とノンドープのInZGa1-ZAsよりなる構成とし、さ
らに、チャンネル層を電子に対し障壁となるAlGaAs層で
挟んだ構造とするものである。チャンネル層の両側のAl
GaAs層は、ノンドープでも、Ｎ型にしてもよいが、Ｎ型
のAlGaAsを用いる場合にはAlGaAs中のAlAs組成を0.2以
下とすることにより、DXセンターの悪影響を除くことが
できる。
構造のヘテロ接合電界効果トランジスタを提供するもの
である。電子濃度を高めるために、チャンネル層をＮ型
GaAs層とノンドープのInZGa1-ZAsよりなる構成とし、さ
らに、チャンネル層を電子に対し障壁となるAlGaAs層で
挟んだ構造とするものである。チャンネル層の両側のAl
GaAs層は、ノンドープでも、Ｎ型にしてもよいが、Ｎ型
のAlGaAsを用いる場合にはAlGaAs中のAlAs組成を0.2以
下とすることにより、DXセンターの悪影響を除くことが
できる。
作用 本発明の構造を用いることにより、電界効果トランジス
タの特性を向上させることができる。チャンネル層にた
まる電子の濃度をさらに増加するためには、チャンネル
層の両側、あるいは片側のAlGaAsにＮ型不純物を添加す
ればよい、この場合には、DXセンターによる悪影響を除
くためにAlGaAsのAlAs組成比を0.2以下とすることが必
要となる。
タの特性を向上させることができる。チャンネル層にた
まる電子の濃度をさらに増加するためには、チャンネル
層の両側、あるいは片側のAlGaAsにＮ型不純物を添加す
ればよい、この場合には、DXセンターによる悪影響を除
くためにAlGaAsのAlAs組成比を0.2以下とすることが必
要となる。
実 施 例 本発明の第１の実施例を第１図に示す。第１図(a)の断
面構造において、１は半絶縁性GaAs基板、２は0.1μｍ
の厚さのノンドープGaAs層、３は0.2μｍの厚さのノン
ドープAl0.3Ga0.7As層、４及び６は、ドナー濃度４×10
18/cm3の膜厚が50ÅのＮ型GaAs層、５はノンドープのIn
ZGa1-ZAs層、７は、膜厚200ÅのノンドープのAl0.3Ga
0.7As層である。InZGa1-ZAs層の厚さは100Å、ｚは0.25
とした。Ｎ型GaAs層（４及び６）とIn0.25Ga0.75As層５
によってチャンネル層が形成され、電子濃度は最大４×
1012/cm2と非常に高い値を示した。Al0.3Ga0.7As層（３
及び７）は、チャンネル層に閉じ込めるための障壁層で
ある。８はソース電極、９はドレイン電極、10はゲート
電極を示し、MIS（Metal−Insulator−Semiconductor）
型の電界効果トランジスタが構成される。第１図(b)
は、チャンネル層近傍のバンドダイアグラムを示す。
面構造において、１は半絶縁性GaAs基板、２は0.1μｍ
の厚さのノンドープGaAs層、３は0.2μｍの厚さのノン
ドープAl0.3Ga0.7As層、４及び６は、ドナー濃度４×10
18/cm3の膜厚が50ÅのＮ型GaAs層、５はノンドープのIn
ZGa1-ZAs層、７は、膜厚200ÅのノンドープのAl0.3Ga
0.7As層である。InZGa1-ZAs層の厚さは100Å、ｚは0.25
とした。Ｎ型GaAs層（４及び６）とIn0.25Ga0.75As層５
によってチャンネル層が形成され、電子濃度は最大４×
1012/cm2と非常に高い値を示した。Al0.3Ga0.7As層（３
及び７）は、チャンネル層に閉じ込めるための障壁層で
ある。８はソース電極、９はドレイン電極、10はゲート
電極を示し、MIS（Metal−Insulator−Semiconductor）
型の電界効果トランジスタが構成される。第１図(b)
は、チャンネル層近傍のバンドダイアグラムを示す。
チャンネル層のＮ型GaAsは、それ自身導電層としても働
くが、InZGa1-ZAs層への電子供給層としても作用する。
すなわち第１図(b)のバンドダイアグラムに示すよう
に、InZGa1-ZAsの量子井戸にＮ型GaAs層から電子が供給
されＮ−AlGaAs/GaAsで構成されたHEMTにおけるＮ−AlG
aAsと同様な役目を果すことになる。Ｎ型GaAsを電子供
給層として用いる利点は、高いドナー濃度（６〜８×10
18/cm3）を得ることができるため、所望の電子濃度をIn
ZGa1-ZAs層にためるためのＮ型GaAs層厚を薄くできるこ
と、Ｎ−AlGaAsのようにDXセンターの悪影響がないこと
であり、高い相互コンダクタンスをもつ、素子特性の安
定な電界効果トランジスタを得るのに好適である。また
チャンネル層をAlGaAs層で挟んだ構造とすることによ
り、InZGa1-ZAsにたまった電子から見て、障壁の高さを
十分に高くでき、高電界での熱い電子が、InZGa1-ZAs量
子井戸をあふれ出したとしても、AlGaAs層の障壁によ
り、電子の、チャンネル層内にとどまる確率が増える。
チャンネル層はGaAsと、InZGa1-ZAs層で構成されている
ので、電子が、チャンネル層内にとどまる限り、高い飽
和速度が維持されることになる。また、チャンネル層内
の電子の大部分は、ノンドープInZGa1-ZAs層にたまるた
め、電子の移動度及び、飽和速度もGaAs単独のチャンネ
ル層に比べて高くなる。
くが、InZGa1-ZAs層への電子供給層としても作用する。
すなわち第１図(b)のバンドダイアグラムに示すよう
に、InZGa1-ZAsの量子井戸にＮ型GaAs層から電子が供給
されＮ−AlGaAs/GaAsで構成されたHEMTにおけるＮ−AlG
aAsと同様な役目を果すことになる。Ｎ型GaAsを電子供
給層として用いる利点は、高いドナー濃度（６〜８×10
18/cm3）を得ることができるため、所望の電子濃度をIn
ZGa1-ZAs層にためるためのＮ型GaAs層厚を薄くできるこ
と、Ｎ−AlGaAsのようにDXセンターの悪影響がないこと
であり、高い相互コンダクタンスをもつ、素子特性の安
定な電界効果トランジスタを得るのに好適である。また
チャンネル層をAlGaAs層で挟んだ構造とすることによ
り、InZGa1-ZAsにたまった電子から見て、障壁の高さを
十分に高くでき、高電界での熱い電子が、InZGa1-ZAs量
子井戸をあふれ出したとしても、AlGaAs層の障壁によ
り、電子の、チャンネル層内にとどまる確率が増える。
チャンネル層はGaAsと、InZGa1-ZAs層で構成されている
ので、電子が、チャンネル層内にとどまる限り、高い飽
和速度が維持されることになる。また、チャンネル層内
の電子の大部分は、ノンドープInZGa1-ZAs層にたまるた
め、電子の移動度及び、飽和速度もGaAs単独のチャンネ
ル層に比べて高くなる。
本発明の第２の実施例を第２図に示す。第２図は、第１
図(a)におけるチャンネル層の構成を、Ｎ型GaAs層４
と、その上に形成した100ÅのノンドープIn0.25Ga0.75A
sとしたもので、Ｎ型GaAsの膜厚を100Å、ドナー濃度を
４×1018/cm3とした。この場合にも、チャンネルにたま
る電子濃度として４×1012/cm2が得られた。
図(a)におけるチャンネル層の構成を、Ｎ型GaAs層４
と、その上に形成した100ÅのノンドープIn0.25Ga0.75A
sとしたもので、Ｎ型GaAsの膜厚を100Å、ドナー濃度を
４×1018/cm3とした。この場合にも、チャンネルにたま
る電子濃度として４×1012/cm2が得られた。
第１の実施例および第２の実施例におけるノンドープの
Al0.3Ga0.7As層をAl0.2Ga0.8As層に置きかえ、かつ、Al
0.2Ga0.8As層の１部にＮ型不純物を１×1018/cm3ドープ
したところ、どちらの場合にも電子濃度として５〜６×
1012cm2という値を得た。
Al0.3Ga0.7As層をAl0.2Ga0.8As層に置きかえ、かつ、Al
0.2Ga0.8As層の１部にＮ型不純物を１×1018/cm3ドープ
したところ、どちらの場合にも電子濃度として５〜６×
1012cm2という値を得た。
以上の実施例における電界効果トランジスタでは、温度
や光によるしきい値電圧の変化やFET特性の大幅な変化
は見られず、従来のＮ−AlGaAs/GaAs系HEMTに比べ特性
が安定であった。
や光によるしきい値電圧の変化やFET特性の大幅な変化
は見られず、従来のＮ−AlGaAs/GaAs系HEMTに比べ特性
が安定であった。
発明の効果 以上述べたように、本発明のヘテロ接合電界効果トラン
ジスタでは、従来のHEMTの様なＮ型AlXGa1-XAs（ｘ〜0.
3）中のDXセンターによる特性の不安定さを無くすこと
ができるばかりでなく、チャンネル層に、高い電子濃度
を供給するＮ型GaAsと電子のたまるInZGa1-ZAsを用いて
いるので、チャンネル内に高移動度の高い電子濃度を実
現できる。また、InZGa1-ZAsの量子井戸中を電子は主と
して走行するので、チャンネル外部のAlGaAs障壁層のAl
組成比が0.2以下であっても、電子に対して十分高い障
壁となり、高電界において電子がチャンネルよりあふれ
出す確率を低下させられる。従って本発明の構造を用い
ることにより、高い相互コンダクタンスを有した、温
度、光に対して特性の安定なヘテロ接合電界効果トラン
ジスタを実現できる。なお、InZGa1-ZAs層の膜厚として
は、50Å〜150Åが適切であり、ｚの値としては0.25以
下が、膜内に転位の入らない条件として適している。
ジスタでは、従来のHEMTの様なＮ型AlXGa1-XAs（ｘ〜0.
3）中のDXセンターによる特性の不安定さを無くすこと
ができるばかりでなく、チャンネル層に、高い電子濃度
を供給するＮ型GaAsと電子のたまるInZGa1-ZAsを用いて
いるので、チャンネル内に高移動度の高い電子濃度を実
現できる。また、InZGa1-ZAsの量子井戸中を電子は主と
して走行するので、チャンネル外部のAlGaAs障壁層のAl
組成比が0.2以下であっても、電子に対して十分高い障
壁となり、高電界において電子がチャンネルよりあふれ
出す確率を低下させられる。従って本発明の構造を用い
ることにより、高い相互コンダクタンスを有した、温
度、光に対して特性の安定なヘテロ接合電界効果トラン
ジスタを実現できる。なお、InZGa1-ZAs層の膜厚として
は、50Å〜150Åが適切であり、ｚの値としては0.25以
下が、膜内に転位の入らない条件として適している。
第１図(a)および第２図は、本発明の第1,第２の実施例
としての電界効果トランジスタの素子構造を示す断面
図、第１図(b)は同第１の実施例におけるチャンネル層
付近の伝導帯エネルギーバンドダイアグラムである。 １……半絶縁性GaAs基板、２……ノンドープGaAs層、3,
7……ノンドープAl0.3Ga0.7As層、4,6……Ｎ型GaAs層、
５……ノンドープInZGa1-ZAs層、８……ソース電極、９
……ドレイン電極、10……ゲート電極。
としての電界効果トランジスタの素子構造を示す断面
図、第１図(b)は同第１の実施例におけるチャンネル層
付近の伝導帯エネルギーバンドダイアグラムである。 １……半絶縁性GaAs基板、２……ノンドープGaAs層、3,
7……ノンドープAl0.3Ga0.7As層、4,6……Ｎ型GaAs層、
５……ノンドープInZGa1-ZAs層、８……ソース電極、９
……ドレイン電極、10……ゲート電極。
Claims (2)
- 【請求項１】AlGaAs障壁層にチャンネルが挟まれ、前記
チャンネル層がＮ型GaAs電子供給層とノンドープのInGa
As量子井戸層で構成されるヘテロ接合構造を用いてなる
電界効果トランジスタ。 - 【請求項２】AlGaAs障壁層のAlAs組成比０より大きくか
つ0.2以下であり、前記AlGaAs障壁層の一部にＮ型不純
物がドープされたことを特徴とする特許請求の範囲第１
項に記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311365A JPH0714057B2 (ja) | 1986-12-25 | 1986-12-25 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311365A JPH0714057B2 (ja) | 1986-12-25 | 1986-12-25 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161678A JPS63161678A (ja) | 1988-07-05 |
| JPH0714057B2 true JPH0714057B2 (ja) | 1995-02-15 |
Family
ID=18016289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61311365A Expired - Fee Related JPH0714057B2 (ja) | 1986-12-25 | 1986-12-25 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714057B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266506A (en) * | 1990-07-31 | 1993-11-30 | At&T Bell Laboratories | Method of making substantially linear field-effect transistor |
| US5223724A (en) * | 1990-07-31 | 1993-06-29 | At & T Bell Laboratories | Multiple channel high electron mobility transistor |
| JP2924239B2 (ja) * | 1991-03-26 | 1999-07-26 | 三菱電機株式会社 | 電界効果トランジスタ |
| JP3173080B2 (ja) * | 1991-12-05 | 2001-06-04 | 日本電気株式会社 | 電界効果トランジスタ |
| US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| JPH0714850A (ja) * | 1993-06-15 | 1995-01-17 | Matsushita Electric Ind Co Ltd | ヘテロ接合電界効果トランジスタ |
-
1986
- 1986-12-25 JP JP61311365A patent/JPH0714057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63161678A (ja) | 1988-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| JP2500063B2 (ja) | 電界効果トランジスタ | |
| JPH05275463A (ja) | 半導体装置 | |
| US5105241A (en) | Field effect transistor | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| JPH024140B2 (ja) | ||
| US5087950A (en) | Schottky barrier junction gate field effect transistor | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH0645366A (ja) | 電界効果トランジスタ | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH0714057B2 (ja) | 電界効果トランジスタ | |
| JP2600708B2 (ja) | ヘテロ接合ｆｅｔ | |
| US5164800A (en) | Semiconductor device | |
| JP2629408B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3054216B2 (ja) | 半導体装置 | |
| Prost et al. | High speed, high gain InP-based heterostructure FETs with high breakdown voltage and low leakage | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |