JPH07140955A - 画像同期制御装置 - Google Patents
画像同期制御装置Info
- Publication number
- JPH07140955A JPH07140955A JP5286804A JP28680493A JPH07140955A JP H07140955 A JPH07140955 A JP H07140955A JP 5286804 A JP5286804 A JP 5286804A JP 28680493 A JP28680493 A JP 28680493A JP H07140955 A JPH07140955 A JP H07140955A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- display control
- counter
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 ある表示装置専用の表示同期制御を有する描
画処理装置を用いて、異なる表示装置に画像を出力する
画像表示制御装置を提供する。 【構成】 原点検出回路160は描画処理装置11の表示制
御信号から表示画面の原点を検出し、水平同期カウンタ
161，垂直同期カウンタ162を初期化する。表示制御信号
生成回路163は、水平同期カウンタ161，垂直同期カウン
タ162のカウント値に応じてディスプレイ表示制御装置1
3への制御信号を生成することにより、表示装置14に画
像が表示される。
画処理装置を用いて、異なる表示装置に画像を出力する
画像表示制御装置を提供する。 【構成】 原点検出回路160は描画処理装置11の表示制
御信号から表示画面の原点を検出し、水平同期カウンタ
161，垂直同期カウンタ162を初期化する。表示制御信号
生成回路163は、水平同期カウンタ161，垂直同期カウン
タ162のカウント値に応じてディスプレイ表示制御装置1
3への制御信号を生成することにより、表示装置14に画
像が表示される。
Description
【０００１】
【産業上の利用分野】本発明は、画像表示制御装置に用
いられる画像同期制御装置に関するものである。
いられる画像同期制御装置に関するものである。
【０００２】
【従来の技術】図４は従来の典型的な画像表示制御装置
の構成を示す図である。図４において、システムバス40
を介して転送された画像データは、描画処理装置41によ
って画像メモリ42に格納される。一方、画像メモリ42の
シリアルポートからは画像データが常にＣＲＴ(chothod
e ray tube)表示制御装置43に転送されており、ＣＲＴ
表示制御装置43は、描画処理装置41がクロック生成装置
45から入力したクロックに位相を合わせて出力するＣＲ
Ｔ表示用同期信号に従いＣＲＴモニタ44を制御し、ＣＲ
Ｔモニタ44の表示画面に画像データが表示されることに
なる。
の構成を示す図である。図４において、システムバス40
を介して転送された画像データは、描画処理装置41によ
って画像メモリ42に格納される。一方、画像メモリ42の
シリアルポートからは画像データが常にＣＲＴ(chothod
e ray tube)表示制御装置43に転送されており、ＣＲＴ
表示制御装置43は、描画処理装置41がクロック生成装置
45から入力したクロックに位相を合わせて出力するＣＲ
Ｔ表示用同期信号に従いＣＲＴモニタ44を制御し、ＣＲ
Ｔモニタ44の表示画面に画像データが表示されることに
なる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ように、従来の画像表示制御装置では、描画処理装置内
部にＣＲＴ表示用の同期信号生成回路があらかじめ内蔵
されており、その出力信号をＣＲＴ表示制御装置へ送る
ことによりＣＲＴモニタへの画像表示を実現している。
このように、同期制御回路の動作がＣＲＴ専用に固定さ
れているため、液晶などの同期信号のタイミングや、解
像度の異なる表示装置には対応できないという問題点を
有していた。本発明は、上記従来の画像表示制御装置の
欠点を除去し、汎用描画処理装置に若干の付加回路を追
加することにより、液晶などＣＲＴとは異なる制御を有
する表示装置の画面に表示することが可能な画像表示制
御装置を提供することを目的とするものである。
ように、従来の画像表示制御装置では、描画処理装置内
部にＣＲＴ表示用の同期信号生成回路があらかじめ内蔵
されており、その出力信号をＣＲＴ表示制御装置へ送る
ことによりＣＲＴモニタへの画像表示を実現している。
このように、同期制御回路の動作がＣＲＴ専用に固定さ
れているため、液晶などの同期信号のタイミングや、解
像度の異なる表示装置には対応できないという問題点を
有していた。本発明は、上記従来の画像表示制御装置の
欠点を除去し、汎用描画処理装置に若干の付加回路を追
加することにより、液晶などＣＲＴとは異なる制御を有
する表示装置の画面に表示することが可能な画像表示制
御装置を提供することを目的とするものである。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の画像表示制御装置は、描画処理装置から入
力する表示制御信号を基に表示画面の原点が出力される
タイミングを検出する原点検出回路と、前記原点検出回
路に初期化されて表示画面の水平画素数をカウントする
水平同期カウンタと、前記原点検出回路に初期化され前
記水平同期カウンタの桁上がりを用いて表示画面の垂直
画素数をカウントする垂直同期カウンタと、前記水平同
期カウンタと前記垂直同期カウンタのそれぞれのカウン
ト数に応じて画像表示制御信号を生成する表示制御信号
生成回路とを具備した画像同期制御装置を有するもので
ある。
め、本発明の画像表示制御装置は、描画処理装置から入
力する表示制御信号を基に表示画面の原点が出力される
タイミングを検出する原点検出回路と、前記原点検出回
路に初期化されて表示画面の水平画素数をカウントする
水平同期カウンタと、前記原点検出回路に初期化され前
記水平同期カウンタの桁上がりを用いて表示画面の垂直
画素数をカウントする垂直同期カウンタと、前記水平同
期カウンタと前記垂直同期カウンタのそれぞれのカウン
ト数に応じて画像表示制御信号を生成する表示制御信号
生成回路とを具備した画像同期制御装置を有するもので
ある。
【０００５】
【作用】本発明は上記の構成により、描画処理装置が出
力する表示制御信号を基にして画像表示位置をあらため
てカウントし、そのカウント数を用いて新たに画像同期
制御信号を生成するため、同期制御の異なる種々の表示
装置に対応することのできる画像表示制御装置が実現さ
れる。
力する表示制御信号を基にして画像表示位置をあらため
てカウントし、そのカウント数を用いて新たに画像同期
制御信号を生成するため、同期制御の異なる種々の表示
装置に対応することのできる画像表示制御装置が実現さ
れる。
【０００６】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図１は本発明の第１の実施例である画
像同期制御装置を用いた画像表示制御装置の構成図であ
る。図１の画像表示制御装置では、原点検出回路160，
水平同期カウンタ161，垂直同期カウンタ162，表示制御
信号生成回路163からなる画像同期制御装置16が、描画
処理装置11とディスプレイ表示制御装置13との間に接続
されている。上記のように構成された画像表示制御装置
において、原点検出回路160には描画処理装置11より、
通常ＳＹＮＣと呼ばれるＣＲＴ用の制御信号が入力す
る。図２は典型的なＳＹＮＣ信号と関連信号の波形を示
したものである。画像表示区間にＨighとなっているこ
のＳＹＮＣ信号は、水平表示ラインが切り替わる水平ブ
ランク期間中に数表示クロック期間Ｌowとなる。そして
最終水平ラインの表示が終了し、第１水平ラインの表示
開始までの垂直ブランク期間中に数水平ライン期間程度
Ｌowになる。したがって、原点検出回路160はＳＹＮＣ
信号が水平ブランク期間中の数表示クロックよりＬow期
間が長い箇所を検出し、初期化信号を水平同期カウンタ
161と垂直同期カウンタ162へ出力する。水平同期カウン
タ161，垂直同期カウンタ162は、原点検出回路160に初
期化された時点から、接続する表示装置14の水平／垂直
解像度や、水平／垂直ブランク期間に合わせてそれぞれ
カウントを続け、そのカウント値を表示制御信号生成回
路163へ出力する。表示制御信号生成回路163は、それぞ
れのカウント値からディスプレイ表示制御装置13が所望
する制御信号を生成し出力することにより、表示装置14
への画像表示が実現される。
ながら説明する。図１は本発明の第１の実施例である画
像同期制御装置を用いた画像表示制御装置の構成図であ
る。図１の画像表示制御装置では、原点検出回路160，
水平同期カウンタ161，垂直同期カウンタ162，表示制御
信号生成回路163からなる画像同期制御装置16が、描画
処理装置11とディスプレイ表示制御装置13との間に接続
されている。上記のように構成された画像表示制御装置
において、原点検出回路160には描画処理装置11より、
通常ＳＹＮＣと呼ばれるＣＲＴ用の制御信号が入力す
る。図２は典型的なＳＹＮＣ信号と関連信号の波形を示
したものである。画像表示区間にＨighとなっているこ
のＳＹＮＣ信号は、水平表示ラインが切り替わる水平ブ
ランク期間中に数表示クロック期間Ｌowとなる。そして
最終水平ラインの表示が終了し、第１水平ラインの表示
開始までの垂直ブランク期間中に数水平ライン期間程度
Ｌowになる。したがって、原点検出回路160はＳＹＮＣ
信号が水平ブランク期間中の数表示クロックよりＬow期
間が長い箇所を検出し、初期化信号を水平同期カウンタ
161と垂直同期カウンタ162へ出力する。水平同期カウン
タ161，垂直同期カウンタ162は、原点検出回路160に初
期化された時点から、接続する表示装置14の水平／垂直
解像度や、水平／垂直ブランク期間に合わせてそれぞれ
カウントを続け、そのカウント値を表示制御信号生成回
路163へ出力する。表示制御信号生成回路163は、それぞ
れのカウント値からディスプレイ表示制御装置13が所望
する制御信号を生成し出力することにより、表示装置14
への画像表示が実現される。
【０００７】上記の画像表示制御装置では、描画処理装
置11と画像同期制御装置16とがクロック生成装置15から
出力される同一のクロックで動作しているため、画像メ
モリ12からディスプレイ表示制御装置13へ転送されるシ
リアル画像データと、画像同期制御装置16が生成する表
示制御信号とは、自動的に位相が一致する構成になって
いる。しかしながら、描画処理装置11における描画性能
がクロック生成装置15からのクロック周波数に依存して
いる一方、ディスプレイ表示制御装置13の要求する表示
クロック周波数が極端に遅い場合、上記構成の画像表示
制御装置では描画性能の大幅な劣化を招くことになりか
ねない。この対処として、図３に第２の実施例の構成を
示す。本実施例では、描画処理装置、画像メモリの描画
性能に影響する部分と画像同期制御装置、画像表示制御
装置の表示装置に影響する部分とはそれぞれ独立したク
ロック生成装置によって動作する。さらに画像メモリが
描画処理装置に指定されたタイミングで出力するシリア
ル画像データを表示装置が規定する出力タイミングに合
わせるために、フィールドメモリを用いた制御を行な
う。図３において、原点検出回路360は描画処理装置31
から入力する信号に基づいて各カウンタを非同期信号に
初期化するとともに、フィールドメモリ38へのシリアル
画像データ入力を制御する。一方、表示制御信号生成回
路363は各カウンタの値に応じてディスプレイ表示制御
装置33とともにフィールドメモリ38からのシリアル画像
データ出力のタイミングを制御する。このように本実施
例の画像表示制御装置では、カウンタへの初期化信号を
非同期とし、シリアル画像データのタイミング変換をフ
ィールドメモリで制御することにより、描画処理装置に
おける描画性能に影響を与えることなく表示装置への画
像表示を実現することができる。
置11と画像同期制御装置16とがクロック生成装置15から
出力される同一のクロックで動作しているため、画像メ
モリ12からディスプレイ表示制御装置13へ転送されるシ
リアル画像データと、画像同期制御装置16が生成する表
示制御信号とは、自動的に位相が一致する構成になって
いる。しかしながら、描画処理装置11における描画性能
がクロック生成装置15からのクロック周波数に依存して
いる一方、ディスプレイ表示制御装置13の要求する表示
クロック周波数が極端に遅い場合、上記構成の画像表示
制御装置では描画性能の大幅な劣化を招くことになりか
ねない。この対処として、図３に第２の実施例の構成を
示す。本実施例では、描画処理装置、画像メモリの描画
性能に影響する部分と画像同期制御装置、画像表示制御
装置の表示装置に影響する部分とはそれぞれ独立したク
ロック生成装置によって動作する。さらに画像メモリが
描画処理装置に指定されたタイミングで出力するシリア
ル画像データを表示装置が規定する出力タイミングに合
わせるために、フィールドメモリを用いた制御を行な
う。図３において、原点検出回路360は描画処理装置31
から入力する信号に基づいて各カウンタを非同期信号に
初期化するとともに、フィールドメモリ38へのシリアル
画像データ入力を制御する。一方、表示制御信号生成回
路363は各カウンタの値に応じてディスプレイ表示制御
装置33とともにフィールドメモリ38からのシリアル画像
データ出力のタイミングを制御する。このように本実施
例の画像表示制御装置では、カウンタへの初期化信号を
非同期とし、シリアル画像データのタイミング変換をフ
ィールドメモリで制御することにより、描画処理装置に
おける描画性能に影響を与えることなく表示装置への画
像表示を実現することができる。
【０００８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、従来固定されている描画処理装置の表示同期
制御を付加回路を用いて可変にしたことにより、様々な
同期制御の表示装置に対応することができ、ＣＲＴ表示
専用に開発された描画処理装置を用いた液晶表示制御な
どを簡単に実現することが可能となる効果を有する。
によれば、従来固定されている描画処理装置の表示同期
制御を付加回路を用いて可変にしたことにより、様々な
同期制御の表示装置に対応することができ、ＣＲＴ表示
専用に開発された描画処理装置を用いた液晶表示制御な
どを簡単に実現することが可能となる効果を有する。
【図１】本発明の第１の実施例における画像表示制御装
置の構成図である。
置の構成図である。
【図２】本発明の第１の実施例における主な信号波形を
示す図である。
示す図である。
【図３】本発明の第２の実施例における画像表示制御装
置の構成図である。
置の構成図である。
【図４】従来の画像表示制御装置の構成図である。
10，30，40…システムバス、 11，31，41…描画処理装
置、 12，32，42…画像メモリ、 13，33…ディスプレ
イ表示制御装置、 14，34…表示装置、 15，45…クロ
ック生成装置、 16，36…画像同期制御装置、 35…描
画クロック生成装置、 37…表示クロック生成装置、
38…フィールドメモリ、 43…ＣＲＴ表示制御装置、
44…ＣＲＴモニタ、 160，360…原点検出回路、 16
1，361…水平同期カウンタ、 162，362…垂直同期カウ
ンタ、 163，363…表示制御信号生成回路。
置、 12，32，42…画像メモリ、 13，33…ディスプレ
イ表示制御装置、 14，34…表示装置、 15，45…クロ
ック生成装置、 16，36…画像同期制御装置、 35…描
画クロック生成装置、 37…表示クロック生成装置、
38…フィールドメモリ、 43…ＣＲＴ表示制御装置、
44…ＣＲＴモニタ、 160，360…原点検出回路、 16
1，361…水平同期カウンタ、 162，362…垂直同期カウ
ンタ、 163，363…表示制御信号生成回路。
Claims (2)
- 【請求項１】 描画処理装置から入力する表示制御信号
を基に表示画面のある一意の点が出力されるタイミング
を検出する原点検出回路と、前記原点検出回路に初期化
されて表示画面の水平画素数をカウントする水平同期カ
ウンタと、前記原点検出回路に初期化され前記水平同期
カウンタの桁上がりを用いて表示画面の垂直画素数をカ
ウントする垂直同期カウンタと、前記水平同期カウンタ
と前記垂直同期カウンタのそれぞれのカウント数に応じ
て画像表示制御信号を生成する表示制御信号生成回路を
具備したことを特徴とする画像同期制御装置。 - 【請求項２】 原点検出回路は表示装置とは非同期の原
点出力タイミングを検出し、水平同期カウンタ，垂直同
期カウンタの初期化とともにシリアル画像データのフィ
ールドメモリへの入力を制御し、表示制御信号生成回路
は前記フィールドメモリからの画像データ出力を制御す
るよう構成したことを特徴とする請求項１記載の画像同
期制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286804A JPH07140955A (ja) | 1993-11-16 | 1993-11-16 | 画像同期制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286804A JPH07140955A (ja) | 1993-11-16 | 1993-11-16 | 画像同期制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07140955A true JPH07140955A (ja) | 1995-06-02 |
Family
ID=17709268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286804A Pending JPH07140955A (ja) | 1993-11-16 | 1993-11-16 | 画像同期制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07140955A (ja) |
-
1993
- 1993-11-16 JP JP5286804A patent/JPH07140955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0805430B1 (en) | Video adapter and digital image display apparatus | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| JP4477274B2 (ja) | 単一水平走査レンジ陰極線管モニタ装置 | |
| US6812915B2 (en) | Liquid crystal display device | |
| US7719614B2 (en) | Apparatus and method for converting frame rate without external memory in display system | |
| MXPA00007414A (es) | Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo. | |
| CN107317980B (zh) | 半导体装置、影像显示系统以及影像信号输出方法 | |
| JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JPH07140955A (ja) | 画像同期制御装置 | |
| KR100237422B1 (ko) | Lcd 모니터 표시장치 및 그 표시방법 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JP2000163027A (ja) | キャラクタ表示装置及びキャラクタ表示方法 | |
| JPH0744125A (ja) | 液晶表示装置 | |
| JPH1091132A (ja) | 画像表示装置 | |
| KR100232605B1 (ko) | Lcd 모니터의 색신호 동기조정장치 | |
| JP3518215B2 (ja) | 映像表示装置 | |
| JPH06189196A (ja) | オンスクリーン表示装置 | |
| JPH03267995A (ja) | サイン表示装置 | |
| JP2000305506A (ja) | 表示装置 | |
| JPH11344960A (ja) | 液晶ディスプレイ表示装置 | |
| JPH07298204A (ja) | 映像信号処理装置 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH1165511A (ja) | 垂直タイミング信号生成回路 | |
| JPH10312182A (ja) | 画像表示装置の映像信号判別回路 |