JPH07143184A - 中継器 - Google Patents

Abstract

(57)【要約】 【目的】基板上に実装された集積回路間で信号の伝送が
行われる電子装置における信号伝送路の分岐路に使用さ
れる中継器に関し、分岐点における反射の影響をなく
し、伝送信号の劣化を抑えると共に、複数の伝送方式に
使用することができるようにする。 【構成】伝送信号入出力端子３３を入力端子、伝送信号
入出力端子３４を出力端子とする場合には、ｐＭＯＳト
ランジスタ８４、８５＝ＯＦＦ、ｎＭＯＳトランジスタ
８６〜８８＝ＯＦＦとし、入力抵抗を高抵抗にし、ま
た、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式又はＧＴＬ伝
送方式に必要な基準電圧ＶＲＥＦを差動コンパレータ３
７に供給すると共に、出力回路４９を伝送方式指定信号
ＶＭによって指定された伝送方式に適合する回路として
動作させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板上に実装された集
積回路間で信号の伝送が行われる電子装置における信号
伝送路の分岐路に使用して好適な中継器に関する。

【０００２】

【従来の技術】従来、基板上に実装された集積回路間で
信号の伝送が行われる電子装置においては、伝送信号の
波長は信号伝送路に対して十分に長く、信号伝送路の終
端部における反射の影響は無視することができたので、
反射の影響を避けるための中継器は使用されていなかっ
た。

【０００３】

【発明が解決しようとする課題】しかし、近年、ＣＰＵ
（central processing unit）の動作速度の向上に伴
い、伝送信号の伝送速度が速くなり、伝送信号の波長に
対して信号伝送路の長さが十分には長いとは言えなくな
り、信号伝送路の終端部における反射の影響が無視でき
なくなってきた。

【０００４】そこで、このような反射の影響を抑えるた
めに、整合終端を前提とした高速信号伝送方式として、
ＧＴＬ（Ｇunning Ｔransceiver Ｌogic）伝送方式と称
される伝送方式や、ＣＴＴ（Ｃenter Ｔapped Ｔermina
tion）伝送方式と称される伝送方式が提案されている。

【０００５】しかし、整合終端を行うようにしても、信
号伝送路をＴ字形に分岐したりすると、伝送信号が劣化
してしまい、受信側において伝送信号の論理を判定する
ことができなくなるという不都合が本発明者による実験
により判明した。

【０００６】ここに、図２２は本発明者が実験の対象と
した伝送回路の一例を示している。この伝送回路は、Ｃ
ＴＴ伝送方式を採用するものであり、１はＣＰＵ、２〜
５はＤＲＡＭ（dynamic random access memory）であ
る。

【０００７】また、６は長さを３０cmとする信号伝送
路、７〜９は長さを２cmとする信号伝送路、１０〜１３
は長さを５cmとする信号伝送路、１４は終端電圧ＶＴＴ
として１.６５［Ｖ］を供給するＶＴＴ線、１５は５０
Ωの終端抵抗である。

【０００８】また、図２３は、この伝送回路において、
ＣＰＵ１からＤＲＡＭ２〜５に信号を伝送した場合の信
号波形の変化を示しており、Ｖ１はＣＰＵ１の入出力端
における信号波形、Ｖ２〜Ｖ５はＤＲＡＭ２〜５の入力
端における信号波形である。

【０００９】このように、分岐された信号伝送路１０〜
１３を設けると、ＤＲＡＭ２〜５の入力端における信号
波形Ｖ２〜Ｖ５はひずんでしまい、ＤＲＡＭ２〜５にお
いて伝送信号の論理を判定することができなくなってし
まうが、これは、分岐点１６〜１９における反射の影響
によるものと考えられる。

【００１０】したがって、基板上に実装された集積回路
間で信号の伝送が行われる電子装置が信号伝送路に分岐
路を設ける場合には、分岐点における反射の影響に対し
て何らかの対策が必要となってくる。

【００１１】本発明は、かかる点に鑑み、基板上に実装
された集積回路間で信号の伝送が行われる電子装置であ
って、信号伝送路に分岐路を設けている電子装置に使用
する場合には、分岐点における反射の影響をなくし、伝
送信号の劣化を抑えることができると共に、複数の伝送
方式に使用することができるようにした利便性の高い中
継器を提供することを目的とする。

【００１２】

【課題を解決するための手段】第１の発明・・図１ 図１は本発明中、第１の発明の原理説明図である。この
第１の発明は単方向性の中継器であり、図中、２１は伝
送信号が入力される伝送信号入力端子、２２は伝送信号
が出力される伝送信号出力端子である。

【００１３】また、２３は入力端２３Ａを伝送信号入力
端子２１に接続され、出力端２３Ｂを伝送信号出力端子
２２に接続され、伝送信号入力端子２１に入力される伝
送信号の論理を判定し、伝送信号入力端子２１に入力さ
れる伝送信号と同一論理の伝送信号を伝送信号出力端子
２２に出力する入力抵抗を高抵抗とする中継回路であ
る。

【００１４】また、２４は伝送方式を指定する伝送方式
指定信号が入力される伝送方式指定信号入力端子であ
る。

【００１５】また、２５は伝送方式指定信号入力端子２
４に入力される伝送方式指定信号が指定する伝送方式を
判定し、伝送信号入力端子２１に入力される伝送信号の
論理を判定するために必要な基準電圧ＶＲＥＦを中継回
路２３に供給すると共に、中継回路２３を伝送方式指定
信号によって指定された伝送方式に適合する回路として
動作させるために必要な動作モード信号を中継回路２３
に供給して中継回路２３の動作を制御する伝送方式判定
回路である。

【００１６】第２の発明・・図２ 図２は本発明中、第２の発明の原理説明図である。この
第２の発明は双方向性の中継器であり、図中、２６、２
７は伝送信号が入出力される伝送信号入出力端子であ
る。

【００１７】また、２８は入力端２８Ａを伝送信号入出
力端子２６に接続され、出力端２８Ｂを伝送信号入出力
端子２７に接続され、伝送信号入出力端子２６に入力さ
れる伝送信号の論理を判定し、伝送信号入出力端子２６
に入力される伝送信号と同一論理の伝送信号を伝送信号
入出力端子２７に出力する入力抵抗を高抵抗とする中継
回路である。

【００１８】また、２９は入力端２９Ａを伝送信号入出
力端子２７に接続され、出力端２９Ｂを伝送信号入出力
端子２６に接続され、伝送信号入出力端子２７に入力さ
れる伝送信号の論理を判定し、伝送信号入出力端子２７
に入力される伝送信号と同一論理の伝送信号を伝送信号
入出力端子２６に出力する入力抵抗を高抵抗とする中継
回路である。

【００１９】また、３０は伝送信号入出力端子２６を入
力端子、伝送信号入出力端子２７を出力端子とする場合
には、中継回路２９の出力抵抗が高抵抗となるように制
御し、伝送信号入出力端子２７を入力端子、伝送信号入
出力端子２６を出力端子とする場合には、中継回路２８
の出力抵抗が高抵抗となるように制御する伝送方向指定
信号が入力される伝送方向指定信号入力端子である。

【００２０】また、３１は伝送方式を指定する伝送方式
指定信号が入力される伝送方式指定信号入力端子であ
る。

【００２１】また、３２は伝送方式指定信号入力端子３
１に入力される伝送方式指定信号が指定する伝送方式を
判定し、伝送信号入出力端子２６、２７に入力される伝
送信号の論理を判定するために必要な基準電圧ＶＲＥＦ
を中継回路２８、２９に供給すると共に、中継回路２
８、２９を伝送方式指定信号によって指定された伝送方
式に適合する回路として動作させるために必要な動作モ
ード信号を中継回路２８、２９に供給して中継回路２
８、２９の動作を制御する伝送方式判定回路である。

【００２２】

【作用】第１の発明・・図１ 本発明中、第１の発明においては、中継回路２３は、入
力抵抗を高抵抗とされている。

【００２３】この結果、基板上に実装された集積回路間
で信号の伝送が行われる電子装置であって、信号伝送路
に分岐路を設ける必要がある電子装置の場合、分岐路を
主路に接続せず、この第１の発明を使用して、伝送信号
入力端子２１を分岐点に接続し、伝送信号出力端子２２
を分岐路に接続するように構成する場合には、信号伝送
路の主路側の駆動点からみて、実効的に分岐路は見えな
くなる。

【００２４】したがって、この第１の発明によれば、分
岐点における反射をなくし、伝送信号の劣化を抑えるこ
とができ、好適な信号伝送を行うことができる。

【００２５】また、この第１の発明においては、伝送方
式指定信号入力端子２４に入力される伝送方式指定信号
が指定する伝送方式が判定され、伝送信号入力端子２１
に入力される伝送信号の論理を判定するために必要な基
準電圧ＶＲＥＦが中継回路２３に供給されると共に、中
継回路２３を伝送方式指定信号によって指定された伝送
方式に適合する回路として動作させるために必要な動作
モード信号が中継回路２３に供給され、中継回路２３の
動作が制御される。

【００２６】したがって、この第１の発明によれば、複
数の伝送方式に使用することができるようにした利便性
の高い単方向性の中継器を提供することができる。

【００２７】第２の発明・・図２ 本発明中、第２の発明においては、中継回路２８は入力
抵抗を高抵抗とされており、また、伝送信号入出力端子
２６を入力側、伝送信号入出力端子２７を出力側とする
場合、中継回路２９は出力抵抗が高抵抗になるように制
御される。

【００２８】この結果、基板上に実装された集積回路間
で信号の伝送が行われる電子装置であって、信号伝送路
に分岐路を設ける必要がある電子装置の場合、分岐路を
主路に接続せず、第２の発明を使用して、伝送信号入出
力端子２６を分岐点に接続し、伝送信号入出力端子２７
を分岐路に接続するように構成する場合には、信号伝送
路の主路側の駆動点からみて、実効的に分岐路は見えな
くなる。

【００２９】したがって、この第２の発明によれば、分
岐点における反射をなくし、伝送信号の劣化を抑えるこ
とができ、好適な信号伝送を行うことができる。

【００３０】また、この第２の発明においては、伝送信
号入出力端子２６、２７に入力される伝送信号の論理を
判定するために必要な基準電圧ＶＲＥＦが中継回路２
８、２９に供給されると共に、中継回路２８、２９を伝
送方式指定信号によって指定された伝送方式に適合する
回路として動作させるために必要な動作モード信号が中
継回路２８、２９に供給され、中継回路２８、２９の動
作が制御される。

【００３１】したがって、この第２の発明によれば、複
数の伝送方式に使用することができるようにした利便性
の高い双方向性の中継器を提供することができる。

【００３２】

【実施例】以下、図３〜図２１を参照して、本発明の一
実施例について、ＧＴＬ伝送方式、ＣＴＴ伝送方式、Ｌ
ＶＴＴＬ（low voltage transistor trnsistor logic）
伝送方式のいずれの伝送方式にも使用することができる
ようにした中継器を例にして説明する。

【００３３】図３は本発明の一実施例の要部を示す回路
図である。図中、３３、３４は伝送信号ＤＡＴＡが入出
力される伝送信号入出力端子、３５は伝送方向を指定す
る伝送方向指定信号ＴＤが入力される伝送方向指定信号
入力端子、３６は伝送方式を指定する伝送方式指定信号
ＶＭが入力される伝送方式指定信号入力端子である。

【００３４】ここに、ＬＶＴＴＬ伝送方式を採用する場
合には、伝送方式指定信号ＶＭ＝電源電圧ＶＣＣ＝３.
３［Ｖ］とし、ＣＴＴ伝送方式を採用する場合には、伝
送方式指定信号ＶＭ＝１.６５［Ｖ］とし、ＧＴＬ伝送
方式を採用する場合には、伝送方式指定信号ＶＭ＝０.
８［Ｖ］とする。

【００３５】また、３７は伝送信号入出力端子３３を入
力端子、伝送信号入出力端子３４を出力端子とする場合
に、基準電圧ＶＲＥＦ（伝送信号ＤＡＴＡの中間電圧）
を用いて伝送信号入出力端子３３に入力される伝送信号
ＤＡＴＡの論理判定を行う差動増幅回路からなる比較回
路、いわゆる差動コンパレータである。

【００３６】この差動コンパレータ３７は図４に示すよ
うに構成されており、図中、３８〜４２はｐチャネルＭ
ＩＳ（metal insulator semiconductor）トランジスタ
の一種であるｐチャネルＭＯＳ（metal oxide semicond
uctor）トランジスタ（以下、ｐＭＯＳトランジスタと
いう）である。

【００３７】また、４３〜４６はｎチャネルＭＩＳトラ
ンジスタの一種であるｎチャネルＭＯＳトランジスタ
（以下、ｎＭＯＳトランジスタという）、４７、４８は
抵抗である。

【００３８】なお、ｐＭＯＳトランジスタ３８、３９及
びｎＭＯＳトランジスタ４５は入力電圧が大振幅の場合
に、回路に流れる電流を低減化して消費電力の低減化を
図るためのものである。

【００３９】また、抵抗４７、４８は、ｐＭＯＳトラン
ジスタ３８、３９及びｎＭＯＳトランジスタ４５のゲー
ト容量を見かけ上、小さくして、入力負荷を小さくし、
高速動作を補償するものである。

【００４０】ここに、この差動コンパレータ３７におい
ては、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ
伝送方式が採用される場合には、基準電圧ＶＲＥＦとし
て、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用
される場合には、基準電圧ＶＲＥＦとして、０.８
［Ｖ］が供給される。

【００４１】そこで、この差動コンパレータ３７におい
ては、図５に示すように、伝送信号ＤＡＴＡ＝Ｈレベル
の場合、ｎＭＯＳトランジスタ４３＝導通（以下、ＯＮ
という）、ｎＭＯＳトランジスタ４４＝非導通（以下、
ＯＦＦという）とされ、差動コンパレータ３７の出力＝
Ｌレベルとなる。

【００４２】これに対して、図６に示すように、伝送信
号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジス
タ４３＝ＯＦＦ、ｎＭＯＳトランジスタ４４＝ＯＮとさ
れ、差動コンパレータ３７の出力＝Ｈレベルとなる。

【００４３】また、図３において、４９は伝送信号入出
力端子３３に入力される伝送信号ＤＡＴＡと同一論理の
伝送信号ＤＡＴＡを伝送信号入出力端子３４に出力する
出力回路であり、５０、５１はｐＭＯＳトランジスタ、
５２〜５４はｎＭＯＳトランジスタ、５５はＮＡＮＤ回
路、５６はインバータである。

【００４４】また、５７は出力回路４９の出力動作を制
御する出力制御回路であり、５８〜６１はインバータ、
６２〜６５はＮＯＲ回路、６６〜７０はＮＡＮＤ回路で
ある。

【００４５】また、７１は伝送信号入出力端子３４を入
力端子、伝送信号入出力端子３３を出力端子とする場合
に、基準電圧ＶＲＥＦを用いて伝送信号入出力端子３４
に入力される伝送信号ＤＡＴＡの論理判定を行う差動コ
ンパレータである。

【００４６】この差動コンパレータ７１は図７に示すよ
うに構成されており、図中、７２〜７６はｐＭＯＳトラ
ンジスタ、７７〜８０はｎＭＯＳトランジスタ、８１、
８２は抵抗である。

【００４７】なお、ｐＭＯＳトランジスタ７２、７３及
びｎＭＯＳトランジスタ７９は入力電圧が大振幅の場合
に、回路に流れる電流を低減化して消費電力の低減化を
図るためのものである。

【００４８】また、抵抗８１、８２は、ｐＭＯＳトラン
ジスタ７２、７３及びｎＭＯＳトランジスタ７９のゲー
ト容量を見かけ上、小さくして、入力負荷を小さくし、
高速動作を補償するものである。

【００４９】ここに、この差動コンパレータ７１におい
ても、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ
伝送方式が採用される場合には、基準電圧ＶＲＥＦとし
て、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用
される場合には、基準電圧ＶＲＥＦとして、０.８
［Ｖ］が供給される。

【００５０】そこで、この差動コンパレータ７１におい
ては、図８に示すように、伝送信号ＤＡＴＡ＝Ｈレベル
の場合には、ｎＭＯＳトランジスタ７７＝ＯＮ、ｎＭＯ
Ｓトランジスタ７８＝ＯＦＦとされ、差動コンパレータ
７１の出力＝Ｌレベルとなる。

【００５１】これに対して、図９に示すように、伝送信
号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジス
タ７７＝ＯＦＦ、ｎＭＯＳトランジスタ７８＝ＯＮとさ
れ、差動コンパレータ７１の出力＝Ｈレベルとなる。

【００５２】また、図３において、８３は伝送信号入出
力端子３４に入力される伝送信号ＤＡＴＡと同一論理の
伝送信号ＤＡＴＡを伝送信号入出力端子３３に出力する
出力回路であり、８４、８５はｐＭＯＳトランジスタ、
８６〜８８はｎＭＯＳトランジスタ、８９はＮＡＮＤ回
路、９０はインバータである。

【００５３】また、９１は出力回路８３の出力動作を制
御する出力制御回路であり、９２〜９４はインバータ、
９５〜９８はＮＯＲ回路、９９〜１０３はＮＡＮＤ回路
である。

【００５４】また、１０４は伝送方式指定信号ＶＭが指
定する伝送方式を判定し、論理判定に必要な基準電圧Ｖ
ＲＥＦを差動コンパレータ３７、７１に供給すると共
に、出力回路４９、８３を指定された伝送方式に適合す
る回路として動作させるために必要な動作モード信号Ｃ
ＴＴＭ、ＧＴＬＭを出力制御回路５７、９１に供給する
伝送方式判定回路である。

【００５５】この伝送方式判定回路１０４は図１０に示
すように構成されており、図中、１０５は電源電圧ＶＣ
Ｃ（３.３［Ｖ］）を分圧して電源電圧ＶＣＣの２分の
１の電圧である１／２・ＶＣＣ（１.６５［Ｖ］）を発
生する１／２・ＶＣＣ発生回路であり、１０６、１０７
は同一抵抗値ｒの抵抗、１０８はＭＯＳキャパシタであ
る。

【００５６】また、１０９は電源電圧ＶＣＣを分圧して
電源電圧ＶＣＣの３分の２の電圧である２／３・ＶＣＣ
（２.２［Ｖ］）を発生する２／３・ＶＣＣ発生回路で
あり、１１０は抵抗値ｒの抵抗、１１１は抵抗値２ｒの
抵抗、１１２はＭＯＳキャパシタである。

【００５７】また、１１３は電源電圧ＶＣＣを分圧して
電源電圧ＶＣＣの３分の１の電圧である１／３・ＶＣＣ
（１.１［Ｖ］）を発生する１／３・ＶＣＣ発生回路で
あり、１１４は抵抗値２ｒの抵抗、１１５は抵抗値ｒの
抵抗、１１６はＭＯＳキャパシタである。

【００５８】また、１１７は伝送方式指定信号ＶＭの電
圧値と２／３・ＶＣＣ発生回路１０９から出力される２
／３・ＶＣＣとを比較する差動コンパレータであり、１
１８は抵抗、１１９はＭＯＳキャパシタ、１２０〜１２
３はｐＭＯＳトランジスタ、１２４〜１２６はｎＭＯＳ
トランジスタである。

【００５９】なお、ｐＭＯＳトランジスタ１２０、１２
１は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信
号ＶＭ＝３.３［Ｖ］とされる場合に、、この差動コン
パレータ１１７に大きな電流が流れないようにするため
のものである。

【００６０】また、１２７はｎＭＯＳトランジスタ１２
４のドレインに得られる差動コンパレータ１１７の出力
を増幅、反転して、動作モード信号ＣＴＴＭを出力する
インバータである。

【００６１】また、１２８は伝送方式指定信号ＶＭの電
圧値と１／３・ＶＣＣ発生回路１１３から出力される１
／３・ＶＣＣとを比較する差動コンパレータであり、１
２９〜１３２はｐＭＯＳトランジスタ、１３３〜１３５
はｎＭＯＳトランジスタである。

【００６２】なお、ｐＭＯＳトランジスタ１２９、１３
０は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信
号ＶＭ＝３.３［Ｖ］とされる場合に、この差動コンパ
レータ１２８に大きな電流が流れないようにするための
ものである。

【００６３】また、１３６はｎＭＯＳトランジスタ１３
３のドレインに得られる差動コンパレータ１２８の出力
を増幅、反転して、動作モード信号ＧＴＬＭを出力する
インバータである。

【００６４】また、１３７は伝送方式指定信号ＶＭと１
／２・ＶＣＣ発生回路１０５から出力される１／２・Ｖ
ＣＣとのいずれかの電圧を基準電圧ＶＲＥＦとして出力
する選択回路であり、１３８、１３９はｎＭＯＳトラン
ジスタ、１４０はインバータである。

【００６５】ここに、本実施例においては、ＬＶＴＴＬ
伝送方式を採用する場合、図１１に示すように、伝送方
式指定信号入力端子３６には、伝送方式指定信号ＶＭと
して電源電圧ＶＣＣ＝３.３［Ｖ］が入力される。

【００６６】この場合、差動コンパレータ１１７におい
ては、３.３［Ｖ］＞２／３・ＶＣＣ＝２.２［Ｖ］であ
ることから、ｎＭＯＳトランジスタ１２４＝ＯＮ、ｎＭ
ＯＳトランジスタ１２５＝ＯＦＦとなり、差動コンパレ
ータ１１７の出力＝Ｌレベル、インバータ１２７の出
力、即ち、動作モード信号ＣＴＴＭ＝Ｈレベルとされ
る。

【００６７】また、差動コンパレータ１２８において
は、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］である
ことから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯ
Ｓトランジスタ１３４＝ＯＦＦとされ、差動コンパレー
タ１２８の出力＝Ｌレベル、インバータ１３６の出力、
即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。

【００６８】したがって、また、選択回路１３７におい
ては、ｎＭＯＳトランジスタ１３８＝ＯＮ、インバータ
１４０の出力＝Ｌレベル、ｎＭＯＳトランジスタ１３９
＝ＯＦＦとなり、基準電圧ＶＲＥＦとして、１／２・Ｖ
ＣＣ＝１.６５［Ｖ］が選択される。

【００６９】また、ＣＴＴ伝送方式が採用される場合に
は、図１２に示すように、伝送方式指定信号入力端子３
６には、伝送方式指定信号ＶＭとして、１.６５［Ｖ］
が入力される。

【００７０】この場合、差動コンパレータ１１７におい
ては、１.６５［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］で
あることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、
ｎＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパ
レータ１１７の出力＝Ｈレベル、インバータ１２７の出
力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされ
る。

【００７１】また、差動コンパレータ１２８において
は、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］である
ことから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯ
Ｓトランジスタ１３４＝ＯＦＦとされ、差動コンパレー
タ１２８の出力＝Ｌレベル、インバータ１３６の出力、
即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。

【００７２】したがって、また、選択回路１３７におい
ては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバー
タ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３
９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝１.
６５［Ｖ］が選択される。

【００７３】また、ＧＴＬ伝送方式が採用される場合に
は、図１３に示すように、伝送方式指定信号入力端子３
６には、伝送方式指定信号ＶＭとして、０.８［Ｖ］が
入力される。

【００７４】この場合、差動コンパレータ１１７におい
ては、０.８［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］であ
ることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、ｎ
ＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパレ
ータ１１７の出力＝Ｈレベル、インバータ１２７の出
力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされ
る。

【００７５】また、差動コンパレータ１２８において
は、０.８［Ｖ］＜１／３・ＶＣＣ＝１.１［Ｖ］である
ことから、ｎＭＯＳトランジスタ１３３＝ＯＦＦ、ｎＭ
ＯＳトランジスタ１３４＝ＯＮとされ、差動コンパレー
タ１２８の出力＝Ｈレベル、インバータ１３６の出力、
即ち、動作モード信号ＧＴＬＭ＝Ｌレベルとされる。

【００７６】したがって、また、選択回路１３７におい
ては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバー
タ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３
９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝０.
８［Ｖ］が選択される。

【００７７】このように、本実施例においては、ＬＶＴ
ＴＬ伝送方式が採用される場合、図１４に示すように、
伝送方式指定信号ＶＭ＝３.３［Ｖ］とされ、動作モー
ド信号ＣＴＴＭ＝Ｈレベル、動作モード信号ＧＴＬＭ＝
Ｈレベルとされる。

【００７８】この場合において、伝送信号入出力端子３
３＝入力端子、伝送信号入出力端子３４＝出力端子、即
ち、伝送信号入出力端子３３側から伝送されてくる伝送
信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場
合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。

【００７９】この結果、出力制御回路９１及び出力回路
８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、Ｎ
ＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭ
ＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、Ｎ
ＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳ
トランジスタ８６、８７の出力＝ＯＦＦとなる。

【００８０】また、ＮＡＮＤ回路８９の出力＝Ｈレベ
ル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳ
トランジスタ８８＝ＯＦＦとなる。したがって、この場
合には、出力回路８３の入力抵抗は、高抵抗となる。

【００８１】また、出力制御回路５７及び出力回路４９
においては、インバータ５８の出力＝Ｌレベル、インバ
ータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝
Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳ
トランジスタ５４＝ＯＦＦとなる。

【００８２】また、ＮＡＮＤ回路６８の出力＝Ｌレベ
ル、ＮＡＮＤ回路６９の出力＝Ｈレベル、ＮＯＲ回路６
５の出力＝Ｌレベル、インバータ６１の出力＝Ｌレベ
ル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなる。

【００８３】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレ
ベルの場合、差動コンパレータ３７の出力＝Ｌレベル、
インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６２の出
力＝Ｈレベル、ＮＡＮＤ回路６６、６７の出力＝Ｌレベ
ルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＮとな
る。

【００８４】また、ＮＯＲ回路６３、６４の出力＝Ｌレ
ベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦ
となる。

【００８５】この結果、この場合には、伝送信号入出力
端子３４には、伝送信号入出力端子３３に入力された伝
送信号ＤＡＴＡと同一論理のＨレベルがｐＭＯＳトラン
ジスタ５０、５１を介して出力される。

【００８６】これに対して、伝送信号ＤＡＴＡ＝Ｌレベ
ルの場合には、図１５に示すように、差動コンパレータ
３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベ
ル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベルとなり、
ｐＭＯＳトランジスタ５０、５１＝ＯＦＦとなる。

【００８７】また、ＮＯＲ回路６３、６４の出力＝Ｈレ
ベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮと
なる。

【００８８】この結果、この場合には、伝送信号入出力
端子３４には、伝送信号入出力端子３３に入力された伝
送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトラン
ジスタ５２、５３を介して出力される。

【００８９】このように、本実施例をＬＶＴＴＬ伝送方
式で動作させる場合において、伝送信号入出力端子３３
＝入力端子、伝送信号入出力端子３４＝出力端子とする
場合には、出力回路４９は、ｐＭＯＳトランジスタ５
０、５１をプルアップ素子、ｎＭＯＳトランジスタ５
２、５３をプルダウン素子とするプッシュプル回路とし
て動作することになる。

【００９０】なお、伝送信号入出力端子３４＝入力端
子、伝送信号入出力端子３３＝出力端子、即ち、伝送信
号入出力端子３４側から伝送されてくる伝送信号ＤＡＴ
Ａを伝送信号入出力端子３３側に伝送する場合には、伝
送方向指定信号ＴＤ＝Ｌレベルとされる。

【００９１】この場合、インバータ５８の出力＝Ｈレベ
ルとなり、出力制御回路５７は、出力制御回路９１と等
価となるので、出力回路４９の出力抵抗は高抵抗となる
と共に、差動コンパレータ７１、出力制御回路９１、出
力回路８３は、それぞれ、伝送信号入出力端子３３＝入
力端子、伝送信号入出力端子３４＝出力端子とした場合
の差動コンパレータ３７、出力制御回路５７、出力回路
４９と同様に動作し、伝送信号入出力端子３４側から伝
送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３
３側に伝送することになる。

【００９２】即ち、本実施例をＬＶＴＴＬ伝送方式で動
作させる場合において、伝送信号入出力端子３４＝入力
端子、伝送信号入出力端子３３＝出力端子とする場合に
は、出力回路８３は、ｐＭＯＳトランジスタ８４、８５
をプルアップ素子、ｎＭＯＳトランジスタ８６、８７を
プルダウン素子とするプッシュプル回路として動作する
ことになる。

【００９３】また、ＣＴＴ伝送方式で動作させる場合に
は、図１６に示すように、伝送方式指定信号ＶＭ＝１.
６５［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベ
ル、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。

【００９４】この場合において、伝送信号入出力端子３
３＝入力端子、伝送信号入出力端子３４＝出力端子、即
ち、伝送信号入出力端子３３側から伝送されてくる伝送
信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場
合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。

【００９５】このようにすると、出力制御回路９１及び
出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレ
ベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとな
り、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると
共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、
ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとな
る。

【００９６】また、ＮＡＮＤ回路８９の出力＝Ｈレベ
ル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳ
トランジスタ８８＝ＯＦＦとなる。したがって、この場
合には、出力回路８３の入力抵抗は、高抵抗となる。

【００９７】また、出力制御回路５７及び出力回路４９
においては、インバータ５８の出力＝Ｌレベル、インバ
ータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝
Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳ
トランジスタ５４＝ＯＦＦとなる。

【００９８】また、ＮＯＲ回路６２の出力＝Ｈレベル、
ＮＡＮＤ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９
の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベルと
なるが、伝送信号入出力端子３４＝Ｌレベルとされてい
ると、差動コンパレータ７１の出力＝Ｈレベル、インバ
ータ５９の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝
Ｈレベルとなっている。

【００９９】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレ
ベルとされると、差動コンパレータ３７の出力＝Ｌレベ
ル、インバータ９２の出力＝Ｈレベル、ＮＡＮＤ回路６
６、６７の出力＝Ｌレベルとなり、ｐＭＯＳトランジス
タ５０、５１＝ＯＮとなる。

【０１００】また、ＮＯＲ回路６３、６４の出力＝Ｌレ
ベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦ
となる。

【０１０１】この結果、差動コンパレータ７１の出力＝
Ｌレベル、インバータ５９の出力＝Ｈレベル、ＮＡＮＤ
回路７０の出力＝Ｌレベル、ＮＡＮＤ回路６７の出力＝
Ｈレベルとなり、ｐＭＯＳトランジスタ５１＝ＯＦＦと
される。

【０１０２】このように、この場合には、伝送信号入出
力端子３４のレベルは、ｐＭＯＳトランジスタ５０、５
１によって引き上げられ、その後は、ｐＭＯＳトランジ
スタ５０により、Ｈレベルが維持される。

【０１０３】これに対して、図１７に示すように、伝送
信号入出力端子３４に伝送信号ＤＡＴＡとしてＨレベル
とされていると、差動コンパレータ７１の出力＝Ｌレベ
ル、インバータ５９の出力＝Ｈレベル、ＮＯＲ回路６５
の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベル、
ＮＡＮＤ回路７０の出力＝Ｌレベルとなっている。

【０１０４】この状態で、伝送信号ＤＡＴＡ＝Ｌレベル
とされると、差動コンパレータ３７の出力＝Ｈレベル、
インバータ９２の出力＝Ｌレベル、ＮＡＮＤ回路６６、
６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５
０、５１＝ＯＦＦとなる。

【０１０５】また、ＮＯＲ回路６３、６４の出力＝Ｈレ
ベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮと
なる。

【０１０６】この結果、差動コンパレータ７１の出力＝
Ｈレベル、インバータ５９の出力＝Ｌレベル、ＮＯＲ回
路６５の出力＝Ｈレベル、ＮＯＲ回路６３の出力＝Ｌレ
ベルとなり、ｎＭＯＳトランジスタ５３＝ＯＦＦとされ
る。

【０１０７】このように、この場合には、伝送信号入出
力端子３４のレベルは、ｎＭＯＳトランジスタ５２、５
３によって引き下げられ、その後は、ｎＭＯＳトランジ
スタ５２により、Ｌレベルが維持される。

【０１０８】即ち、本実施例をＣＴＴ伝送方式で動作さ
せる場合において、伝送信号入出力端子３３＝入力端
子、伝送信号入出力端子３４＝出力端子とする場合に
は、出力回路４９は、出力レベルを変化させる場合に
は、出力レベルが一定レベルになるまでは、ｐＭＯＳト
ランジスタ５０、５１をプルアップ素子、ｎＭＯＳトラ
ンジスタ５２、５３をプルダウン素子とするプッシュプ
ル回路として動作し、出力レベルが一定レベルになった
後は、ｐＭＯＳトランジスタ５０をプルアップ素子、ｎ
ＭＯＳトランジスタ５２をプルダウン素子とするプッシ
ュプル回路として動作することになる。

【０１０９】なお、伝送信号入出力端子３４＝入力端
子、伝送信号入出力端子３３＝出力端子、即ち、伝送信
号入出力端子３４側から伝送されてくる伝送信号ＤＡＴ
Ａを伝送信号入出力端子３３側に伝送する場合には、伝
送方向指定信号ＴＤ＝Ｌレベルとされる。

【０１１０】この場合、インバータ５８の出力＝Ｈレベ
ルとなり、出力制御回路５７は、出力制御回路９１と等
価となるので、出力回路４９の出力抵抗は高抵抗となる
と共に、差動コンパレータ７１、出力制御回路９１、出
力回路８３は、それぞれ、伝送信号入出力端子３３＝入
力端子、伝送信号入出力端子３４＝出力端子とした場合
の差動コンパレータ３７、出力制御回路５７、出力回路
４９と同様に動作し、伝送信号入出力端子３４側から伝
送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３
３側に伝送することになる。

【０１１１】即ち、本実施例をＣＴＴ伝送方式で動作さ
せる場合において、伝送信号入出力端子３４＝入力端
子、伝送信号入出力端子３３＝出力端子とする場合に
は、出力回路８３は、出力レベルを変化させる場合に
は、出力レベルが一定レベルになるまでは、ｐＭＯＳト
ランジスタ８４、８５をプルアップ素子、ｎＭＯＳトラ
ンジスタ８６、８７をプルダウン素子とするプッシュプ
ル回路として動作し、出力レベルが一定レベルになった
後は、ｐＭＯＳトランジスタ８４をプルアップ素子、ｎ
ＭＯＳトランジスタ８６をプルダウン素子とするプッシ
ュプル回路として動作することになる。

【０１１２】また、ＧＴＬ伝送方式で動作させる場合に
は、図１８に示すように、伝送方式指定信号ＶＭ＝０.
８［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベル、
動作モード信号ＧＴＬＭ＝Ｌレベルとされる。

【０１１３】この場合において、伝送信号入出力端子３
３＝入力端子、伝送信号入出力端子３４＝出力端子、即
ち、伝送信号入出力端子３３側から伝送されてくる伝送
信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場
合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。

【０１１４】このようにすると、出力制御回路９１及び
出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレ
ベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとな
り、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると
共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、
ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとな
る。

【０１１５】また、ＮＡＮＤ回路８９の出力＝Ｈレベ
ル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳ
トランジスタ８８＝ＯＦＦとなる。したがって、この場
合には、出力回路８３の入力抵抗は、高抵抗となる。

【０１１６】また、出力制御回路５７及び出力回路４９
においては、インバータ５８の出力＝Ｌレベル、ＮＡＮ
Ｄ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９の出力
＝Ｈレベル、ＮＯＲ回路６５＝Ｌレベル、インバータ６
１の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベ
ルとなる。

【０１１７】また、インバータ６０の出力＝Ｈレベル、
ＮＯＲ回路６２の出力＝Ｌレベル、ＮＡＮＤ回路６６、
６７の出力＝Ｈレベル、ｐＭＯＳ５０、５１＝ＯＦＦと
される。

【０１１８】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレ
ベルの場合、差動コンパレータ３７の出力＝Ｌレベル、
インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６３、６
４の出力＝Ｌレベル、ｎＭＯＳトランジスタ５２、５３
＝ＯＦＦとなる。

【０１１９】したがって、また、ＮＡＮＤ回路５５の出
力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭ
ＯＳトランジスタ５４＝ＯＦＦとされる。

【０１２０】したがって、この場合には、伝送信号入出
力端子３４側の終端電圧線（図示せず）及び終端抵抗
（図示せず）を介して、伝送信号入出力端子３４が接続
される集積回路の入力端はＨレベルとされることにな
る。

【０１２１】これに対して、伝送信号ＤＡＴＡ＝Ｌレベ
ルの場合には、図１９に示すように、差動コンパレータ
３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベ
ル、ＮＯＲ回路６３、６４の出力＝Ｈレベル、ｎＭＯＳ
トランジスタ５３、５２＝ＯＮとされる。

【０１２２】したがって、また、ＮＡＮＤ回路５５の出
力＝Ｌレベル、インバータ５６の出力＝Ｈレベル、ｎＭ
ＯＳトランジスタ５４＝ＯＮとされる。

【０１２３】この結果、この場合には、伝送信号入出力
端子３４には、伝送信号入出力端子３３に入力された伝
送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトラン
ジスタ５２〜５４を介して出力される。

【０１２４】このように、本実施例をＧＴＬ伝送方式で
動作させる場合において、伝送信号入出力端子３３＝入
力端子、伝送信号入出力端子３４＝出力端子とする場合
には、出力回路４９は、ｐＭＯＳトランジスタ５０、５
１をプルアップ素子、ｎＭＯＳトランジスタ５２、５
３、５４をプルダウン素子とするプッシュプル回路とし
て動作することになる。

【０１２５】なお、伝送信号入出力端子３４＝入力端
子、伝送信号入出力端子３３＝出力端子、即ち、伝送信
号入出力端子３４側から伝送されてくる伝送信号ＤＡＴ
Ａを伝送信号入出力端子３３側に伝送する場合には、伝
送方向指定信号ＴＤ＝Ｌレベルとされる。

【０１２６】この場合、インバータ５８の出力＝Ｈレベ
ルとなり、出力制御回路５７は、出力制御回路９１と等
価となるので、出力回路４９の出力抵抗は高抵抗となる
と共に、差動コンパレータ７１、出力制御回路９１、出
力回路８３は、それぞれ、伝送信号入出力端子３３＝入
力端子、伝送信号入出力端子３４＝出力端子とした場合
の差動コンパレータ３７、出力制御回路５７、出力回路
４９と同様に動作し、伝送信号入出力端子３４側から伝
送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３
３側に伝送することになる。

【０１２７】即ち、本実施例をＧＴＬ伝送方式で動作さ
せる場合において、伝送信号入出力端子３４＝入力端
子、伝送信号入出力端子３３＝出力端子とする場合に
は、出力回路４９は、ｐＭＯＳトランジスタ５０、５１
をプルアップ素子、ｎＭＯＳトランジスタ５２、５３、
５４をプルダウン素子とするプッシュプル回路として動
作することになる。

【０１２８】以上のように、本実施例においては、伝送
信号入出力端子３３に接続された入力回路は入力抵抗を
高抵抗とする差動コンパレータ３７で構成されており、
伝送信号入出力端子３３を入力側、伝送信号入出力端子
３４を出力側とする場合には、出力回路８３は出力抵抗
が高抵抗になるように制御される。

【０１２９】この結果、基板上に実装された集積回路間
で信号の伝送が行われる電子装置であって、信号伝送路
に分岐路を設ける必要がある電子装置の場合、分岐路を
主路に接続せず、本実施例を使用し、伝送信号入力端子
３３を分岐点に接続し、伝送信号出力端子３４を分岐路
に接続するように構成する場合には、信号伝送路の主路
側の駆動点からみて、実効的に分岐路は見えなくなる。

【０１３０】したがって、本実施例によれば、分岐点に
おける反射をなくし、伝送信号の劣化を抑えることがで
き、好適な信号伝送を行うことができる。

【０１３１】また、本実施例においては、伝送信号入出
力端子３３、３４に入力される伝送信号ＤＡＴＡの論理
を判定するために必要な基準電圧ＶＲＥＦが差動コンパ
レータ３７、７１に供給されると共に、ＬＶＴＴＬ伝送
方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式のうち、出力回
路４９、８３を伝送方式指定信号ＶＭによって指定され
た伝送方式に適合する回路として動作させるために必要
な動作モード信号ＣＴＴＭ、ＧＴＬＭが出力制御回路５
７、９１に供給され、出力回路４９、８３の動作が制御
される。

【０１３２】このように、本実施例によれば、ＬＶＴＴ
Ｌ伝送方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式に使用す
ることができるので、利便性の高い中継器を提供するこ
とができる。

【０１３３】ここに、具体的には、図２０に示すよう
に、分岐した信号伝送路１４１の長さＬ₁₄₁が信号の波
長λに比べて十分に短い場合、受信端、例えば、ＤＲＡ
Ｍ１４２の入力端１４２Ａにおける反射の影響を無視す
ることができるので、本実施例を使用する場合には、分
岐した信号伝送路１４１に対して、ＬＶＴＴＬ伝送方式
で信号を伝送することができる。

【０１３４】即ち、このようにすることによって、従来
の方法では信号伝送が困難であった伝送速度の信号であ
っても、ＬＶＴＴＬ伝送方式によって信号伝送が可能と
なるので、従来の集積回路であっても、使用することが
できる。なお、１４３は信号伝送路の主路である。

【０１３５】これに対して、図２１に示すように、分岐
した信号伝送路１４１の長さＬ₁₄₁が信号の波長λに対
して比較しうる程度の長さである場合には、受信端であ
るＤＲＡＭ１４２の入力端１４２Ａにおける反射を考慮
して、ＣＴＴ伝送方式又はＧＴＬ伝送方式を採用する必
要がある。

【０１３６】したがって、この場合には、分岐された信
号伝送路１４１も整合終端を行う必要があり、終端抵抗
が多くなるデメリットはあるが、反射による信号の劣化
はなく、高速な信号伝送が可能となる。なお、１４４は
終端抵抗である。

【０１３７】また、上述の実施例は本発明中、第２の発
明の一実施例であるが、図３において、伝送方向指定信
号入力端子３５、出力制御回路９１、出力回路８３を削
除する場合には、本発明中、第１の発明の一実施例であ
る伝送信号入出力端子３３を入力端子、伝送信号入出力
端子３４を出力端子とする単方向性の中継器とすること
ができる。

【０１３８】

【発明の効果】第１の発明・・図１ 本発明中、第１の発明によれば、中継回路２３は入力抵
抗を高抵抗とされていることから、基板上に実装された
集積回路間で信号の伝送が行われる電子装置であって、
信号伝送路に分岐路を設ける必要がある電子装置の場
合、分岐路を主路に接続せず、この第１の発明を使用し
て、伝送信号入力端子２１を分岐点に接続し、伝送信号
出力端子２２を分岐路に接続するように構成する場合に
は、信号伝送路の主路側の駆動点からみて、実質的に分
岐路を見えなくなるようにすることができるので、分岐
点における反射をなくし、分岐路における伝送信号の劣
化をなくすことができる。

【０１３９】また、この第１の発明によれば、伝送方式
指定信号入力端子２４に入力される伝送方式指定信号が
指定する伝送方式を判定し、伝送信号入力端子２１に入
力される伝送信号の論理を判定するために必要な基準電
圧ＶＲＥＦを中継回路２３に供給すると共に、中継回路
２３を伝送方式指定信号によって指定された伝送方式に
適合する回路として動作させるために必要な動作モード
信号を中継回路２３に供給し、中継回路２３の動作が制
御されるように構成されているので、複数の伝送方式に
使用することができるようにした利便性の高い単方向性
の中継器を提供することができる。

【０１４０】第２の発明・・図２ 本発明中、第２の発明によれば、中継回路２８は入力抵
抗を高抵抗とされており、また、伝送信号入出力端子２
６を入力側、伝送信号入出力端子２７を出力側とする場
合、中継回路２９は出力抵抗を高抵抗に制御されるの
で、基板上に実装された集積回路間で信号の伝送が行わ
れる電子装置であって、信号伝送路に分岐路を設ける必
要がある電子装置の場合、分岐路を主路に接続せず、第
２の発明を使用して、伝送信号入出力端子２６を分岐点
に接続し、伝送信号入出力端子２７を分岐路に接続する
ように構成する場合には、信号伝送路の主路側の駆動点
からみて、実質的に分岐路は見えなくなるようにするこ
とができるので、分岐点における反射をなくし、分岐路
における伝送信号の劣化をなくすことができる。

【０１４１】また、この第２の発明によれば、伝送信号
入出力端子２６、２７に入力される伝送信号の論理を判
定するために必要な基準電圧ＶＲＥＦを中継回路２８、
２９に供給すると共に、中継回路２８、２９を伝送方式
指定信号によって指定された伝送方式に適合する回路と
して動作させるために必要な動作モード信号を中継回路
２８、２９に供給し、中継回路２８、２９の動作を制御
するように構成されているので、複数の伝送方式に使用
することができるようにした利便性の高い双方向性の中
継器を提供することができる。

【図面の簡単な説明】

【図１】本発明中、第１の発明の原理説明図である。

【図２】本発明中、第２の発明の原理説明図である。

【図３】本発明の一実施例の回路構成を示す図である。

【図４】本発明の一実施例が設けている一方の差動コン
パレータの回路構成を示す図である。

【図５】本発明の一実施例が設けている一方の差動コン
パレータの動作を説明するための回路図である。

【図６】本発明の一実施例が設けている一方の差動コン
パレータの動作を説明するための回路図である。

【図７】本発明の一実施例が設けている他方の差動コン
パレータの回路構成を示す図である。

【図８】本発明の一実施例が設けている他方の差動コン
パレータの動作を説明するための回路図である。

【図９】本発明の一実施例が設けている他方の差動コン
パレータの動作を説明するための回路図である。

【図１０】本発明の一実施例が設けている伝送方式判定
回路の回路構成を示す図である。

【図１１】本発明の一実施例が設けている伝送方式判定
回路の動作を説明するための回路図である。

【図１２】本発明の一実施例が設けている伝送方式判定
回路の動作を説明するための回路図である。

【図１３】本発明の一実施例が設けている伝送方式判定
回路の動作を説明するための回路図である。

【図１４】本発明の一実施例の動作（ＬＶＴＴＬ伝送方
式で動作させる場合）を説明するための回路図である。

【図１５】本発明の一実施例の動作（ＬＶＴＴＬ伝送方
式で動作させる場合）を説明するための回路図である。

【図１６】本発明の一実施例の動作（ＣＴＴ伝送方式で
動作させる場合）を説明するための回路図である。

【図１７】本発明の一実施例の動作（ＣＴＴ伝送方式で
動作させる場合）を説明するための回路図である。

【図１８】本発明の一実施例の動作（ＧＴＬ伝送方式で
動作させる場合）を説明するための回路図である。

【図１９】本発明の一実施例の動作（ＧＴＬ伝送方式で
動作させる場合）を説明するための回路図である。

【図２０】本発明の一実施例の使用例を示す図である。

【図２１】本発明の一実施例の使用例を示す図である。

【図２２】伝送回路の一例を示す回路図である。

【図２３】図２２に示す伝送回路が有する問題点を説明
するための波形図である。

【符号の説明】

（図１）２１ 伝送信号入力端子 ２２ 伝送信号出力端子 ２３ 中継回路 ２４ 伝送方式指定信号入力端子 ２５ 伝送方式判定回路 （図２）２６、２７ 伝送信号入出力端子 ２８、２９ 中継回路 ３０ 伝送方向指定信号入力端子 ３１ 伝送方式指定信号入力端子 ３２ 伝送方式判定回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】伝送信号が入力される伝送信号入力端子
   （２１）と、 伝送信号が出力される伝送信号出力端子（２２）と、 入力端（２３Ａ）を前記伝送信号入力端子（２１）に接
   続され、出力端（２３Ｂ）を前記伝送信号出力端子（２
   ２）に接続され、前記伝送信号入力端子（２１）に入力
   される伝送信号の論理を判定し、前記伝送信号入力端子
   （２１）に入力される伝送信号と同一論理の伝送信号を
   前記伝送信号出力端子（２２）に出力する入力抵抗を高
   抵抗とする中継回路（２３）と、 伝送方式を指定する伝送方式指定信号が入力される伝送
   方式指定信号入力端子（２４）と、 前記伝送方式指定信号入力端子（２４）に入力される前
   記伝送方式指定信号が指定する伝送方式を判定し、前記
   伝送信号入力端子（２１）に入力される伝送信号の論理
   を判定するために必要な基準電圧（ＶＲＥＦ）を前記中
   継回路（２３）に供給すると共に、前記中継回路（２
   ３）を前記伝送方式指定信号によって指定された伝送方
   式に適合する回路として動作させるために必要な動作モ
   ード信号を前記中継回路（２３）に供給して前記中継回
   路（２３）の動作を制御する伝送方式判定回路（２５）
   とを設けて構成されていることを特徴とする中継器。
2. 【請求項２】前記中継回路（２３）は、 一方の入力端を前記伝送信号入力端子（２１）に接続さ
   れ、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給さ
   れる差動増幅回路からなる比較回路と、 前記動作モード信号及び前記比較回路の出力が供給され
   る出力制御回路と、 この出力制御回路により出力動作が制御される出力回路
   とを設けて構成されていることを特徴とする請求項１記
   載の中継器。
3. 【請求項３】前記伝送方式指定信号によって指定される
   伝送方式は、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、又
   は、ＧＴＬ伝送方式であることを特徴とする請求項１又
   は２記載の中継器。
4. 【請求項４】前記出力回路は、 ソースを高電圧側の電源線に接続された第１のｐチャネ
   ルＭＩＳトランジスタと、 ドレインを前記第１のｐチャネルＭＩＳトランジスタの
   ドレインに接続され、ソースを低電圧側の電源線に接続
   された第１のｎチャネルＭＩＳトランジスタと、 ソースを高電圧側の電源線に接続された第１のｐチャネ
   ルＭＩＳトランジスタと、 ドレインを前記第２のｐチャネルＭＩＳトランジスタの
   ドレインに接続され、ソースを低電圧側の電源線に接続
   された第２のｎチャネルＭＩＳトランジスタと、 ドレインを前記伝送信号出力端子（２２）に接続され、
   ソースを低電圧側の電源線に接続された第３のｎチャネ
   ルＭＩＳトランジスタとを有し、 前記第１のｐチャネルＭＩＳトランジスタのドレインと
   前記第１のｎチャネルＭＩＳトランジスタのドレインと
   の接続点及び前記第２のｐチャネルＭＩＳトランジスタ
   のドレインと前記第２のｎチャネルＭＩＳトランジスタ
   のドレインとの接続点を前記伝送信号出力端子（２２）
   に接続し、 ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第
   ２のｐチャネルＭＩＳトランジスタをプルアップ素子、
   前記第１、第２のｎチャネルＭＩＳトランジスタをプル
   ダウン素子とするプッシュプル回路として動作し、 ＣＴＴ伝送方式で動作する場合には、出力レベルが一定
   レベルに変化するまでは、前記第１、第２のｐチャネル
   ＭＩＳトランジスタをプルアップ素子、前記第１、第２
   のｎチャネルＭＩＳトランジスタをプルダウン素子とす
   るプッシュプル回路として動作し、出力レベルが一定レ
   ベルとなった場合には、第１のｐチャネルＭＩＳトラン
   ジスタをプルアップ素子、第１のｎチャネルＭＩＳトラ
   ンジスタをプルダウン素子とするプッシュプル回路とし
   て動作し、 ＧＴＬ伝送方式で動作する場合には、前記第１、第２の
   ｐチャネルＭＩＳトランジスタを非導通状態に固定さ
   れ、前記第１、第２、第３のｎチャネルＭＩＳトランジ
   スタがオープン・ドレイン回路として動作するように構
   成されていることを特徴とする請求項２又は３記載の中
   継器。
5. 【請求項５】伝送信号が入出力される第１、第２の伝送
   信号入出力端子（２６、２７）と、 入力端（２８Ａ）を前記第１の伝送信号入出力端子（２
   ６）に接続され、出力端（２８Ｂ）を前記第２の伝送信
   号入出力端子（２７）に接続され、前記第１の伝送信号
   入出力端子（２６）に入力される伝送信号の論理を判定
   し、前記第１の伝送信号入出力端子（２６）に入力され
   る伝送信号と同一論理の伝送信号を前記第２の伝送信号
   入出力端子（２７）に出力する入力抵抗を高抵抗とする
   第１の中継回路（２８）と、 入力端（２９Ａ）を前記第２の伝送信号入出力端子（２
   ７）に接続され、出力端（２９Ｂ）を前記第１の伝送信
   号入出力端子（２６）に接続され、前記第２の伝送信号
   入出力端子（２７）に入力される伝送信号の論理を判定
   し、前記第２の伝送信号入出力端子（２７）に入力され
   る伝送信号と同一論理の伝送信号を前記第１の伝送信号
   入出力端子（２６）に出力する入力抵抗を高抵抗とする
   第２の中継回路（２９）と、 前記第１の伝送信号入出力端子（２６）を入力端子、前
   記第２の伝送信号入出力端子（２７）を出力端子とする
   場合には、前記第２の中継回路（２９）の出力抵抗が高
   抵抗となるように制御し、前記第２の伝送信号入出力端
   子（２７）を入力端子、前記第１の伝送信号入出力端子
   （２６）を出力端子とする場合には、前記第１の中継回
   路（２８）の出力抵抗が高抵抗となるように制御する伝
   送方向指定信号が入力される伝送方向指定信号入力端子
   （３０）と、 伝送方式を指定する伝送方式指定信号が入力される伝送
   方式指定信号入力端子（３１）と、 前記伝送方式指定信号入力端子（３１）に入力される前
   記伝送方式指定信号が指定する伝送方式を判定し、前記
   第１、第２の伝送信号入出力端子（２６、２７）に入力
   される伝送信号の論理を判定するために必要な基準電圧
   （ＶＲＥＦ）を前記第１、第２の中継回路（２８、２
   ９）に供給すると共に、前記第１、第２の中継回路（２
   ８、２９）を前記伝送方式指定信号によって指定された
   伝送方式に適合する回路として動作させるために必要な
   動作モード信号を前記第１、第２の中継回路（２８、２
   ９）に供給して前記第１、第２の中継回路（２８、２
   ９）の動作を制御する伝送方式判定回路（３２）とを設
   けて構成されていることを特徴とする中継器。
6. 【請求項６】前記第１の中継回路（２８）は、 一方の入力端を前記第１の伝送信号入出力端子（２６）
   に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）
   が供給される差動増幅回路からなる第１の比較回路と、 前記伝送方向指定信号、前記動作モード信号及び前記第
   １の比較回路の出力を反転した信号が供給される第１の
   出力制御回路と、 この第１の出力制御回路により出力動作が制御される第
   １の出力回路とを設けて構成され、 前記第２の中継回路（２９）は、 一方の入力端を前記第２の伝送信号入出力端子（２７）
   に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）
   が供給される差動増幅回路からなる第２の比較回路と、 前記伝送方向指定信号、前記動作モード信号及び前記第
   ２の比較回路の出力を反転した信号が供給される第２の
   出力制御回路と、 この第２の出力制御回路により出力動作が制御される第
   ２の出力回路とを設けて構成されていることを特徴とす
   る請求項５記載の中継器。
7. 【請求項７】前記第１の出力回路は、 ソースを高電圧側の電源線に接続された第１のｐチャネ
   ルＭＩＳトランジスタと、ドレインを前記第１のｐチャ
   ネルＭＩＳトランジスタのドレインに接続され、ソース
   を低電圧側の電源線に接続された第１のｎチャネルＭＩ
   Ｓトランジスタと、 ソースを高電圧側の電源線に接続された第１のｐチャネ
   ルＭＩＳトランジスタと、 ドレインを前記第２のｐチャネルＭＩＳトランジスタの
   ドレインに接続され、ソースを低電圧側の電源線に接続
   された第２のｎチャネルＭＩＳトランジスタと、 ドレインを前記第２の伝送信号入出力端子（２７）に接
   続され、ソースを低電圧側の電源線に接続された第３の
   ｎチャネルＭＩＳトランジスタとを有し、 前記第１のｐチャネルＭＩＳトランジスタのドレインと
   前記第１のｎチャネルＭＩＳトランジスタのドレインと
   の接続点及び前記第２のｐチャネルＭＩＳトランジスタ
   のドレインと前記第２のｎチャネルＭＩＳトランジスタ
   のドレインとの接続点を前記第２の伝送信号入出力端子
   （２７）に接続され、 ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第
   ２のｐチャネルＭＩＳトランジスタをプルアップ素子、
   前記第１、第２のｎチャネルＭＩＳトランジスタをプル
   ダウン素子とするプッシュプル回路として動作し、 ＣＴＴ伝送方式で動作する場合には、出力レベルが一定
   レベルに変化するまでは、前記第１、第２のｐチャネル
   ＭＩＳトランジスタをプルアップ素子、前記第１、第２
   のｎチャネルＭＩＳトランジスタをプルダウン素子とす
   るプッシュプル回路として動作し、出力レベルが一定レ
   ベルとなった場合には、第１のｐチャネルＭＩＳトラン
   ジスタをプルアップ素子、第１のｎチャネルＭＩＳトラ
   ンジスタをプルダウン素子とするプッシュプル回路とし
   て動作し、 ＧＴＬ伝送方式で動作する場合には、前記第１、第２の
   ｐチャネルＭＩＳトランジスタを非導通状態に固定さ
   れ、前記第１、第２、第３のｎチャネルＭＩＳトランジ
   スタがオープン・ドレイン回路として動作し、 前記第２の出力回路は、 ソースを高電圧側の電源線に接続された第３のｐチャネ
   ルＭＩＳトランジスタと、 ドレインを前記第３のｐチャネルＭＩＳトランジスタの
   ドレインに接続され、ソースを低電圧側の電源線に接続
   された第４のｎチャネルＭＩＳトランジスタと、 ソースを高電圧側の電源線に接続された第４のｐチャネ
   ルＭＩＳトランジスタと、 ドレインを前記第４のｐチャネルＭＩＳトランジスタの
   ドレインに接続され、ソースを低電圧側の電源線に接続
   された第５のｎチャネルＭＩＳトランジスタと、 ドレインを前記第１の伝送信号入出力端子（２６）に接
   続され、ソースを低電圧側の電源線に接続された第６の
   ｎチャネルＭＩＳトランジスタとを有し、 前記第３のｐチャネルＭＩＳトランジスタのドレインと
   前記第４のｎチャネルＭＩＳトランジスタのドレインと
   の接続点及び前記第４のｐチャネルＭＩＳトランジスタ
   のドレインと前記第５のｎチャネルＭＩＳトランジスタ
   のドレインとの接続点を前記第１の伝送信号入出力端子
   （２６）に接続し、 ＬＶＴＴＬ伝送方式で動作する場合には、前記第３、第
   ４のｐチャネルＭＩＳトランジスタをプルアップ素子、
   前記第４、第５のｎチャネルＭＩＳトランジスタをプル
   ダウン素子とするプッシュプル回路として動作し、 ＣＴＴ伝送方式で動作する場合には、出力レベルが一定
   レベルに変化するまでは、前記第３、第４のｐチャネル
   ＭＩＳトランジスタをプルアップ素子、前記第４、第５
   のｎチャネルＭＩＳトランジスタをプルダウン素子とす
   るプッシュプル回路として動作し、出力レベルが一定レ
   ベルとなった場合には、第３のｐチャネルＭＩＳトラン
   ジスタをプルアップ素子、第４のｎチャネルＭＩＳトラ
   ンジスタをプルダウン素子とするプッシュプル回路とし
   て動作し、 ＧＴＬ伝送方式で動作する場合には、前記第１、第２の
   ｐチャネルＭＩＳトランジスタを非導通状態に固定さ
   れ、前記第１、第２、第３のｎチャネルＭＩＳトランジ
   スタがオープン・ドレイン回路として動作するように構
   成されていることを特徴とする請求項６記載の中継器。