JPH07147651A - ソリッドステート撮像装置の画素構造およびソリッドステート撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２つのダイオードでスィッチを形成して、光
生成キャリアを集積、貯蔵する第３の光感応トランスデ
ューサを読み取る。 【構成】 スィッチングダイオードをそのオン時に、光
感応トランスデューサに貯蔵される光生成キャリアの数
にかかわりなく、光トランスデューサ読み取り時間を通
してスィッチング抵抗が線形かつ一定になるように構成
する。抵抗を低く一定に保つために、読み取り期間中に
直列の２つのスィッチングダイオードをその２つの端子
に相補パルスを同時に加えて順バイアスする。第３のも
のは光感応トランスデューサで、読み取りあるいは集積
モードであろうともフォトダイオードがつねに逆バイア
ス状態になるようにスィッチングダイオードの直列ノー
ドに接続する。ダイオードの残りの端子は、読み取り期
間中にスィッチングダイオードが順バイアス状態にパル
ス化された時に光生成キャリアを検出する出力回路に接
続する。そこで集積モード中、パルスは除去され、スィ
ッチングダイオードは逆バイアスされ、光感応トランス
デューサは光生成キャリアを蓄積する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はソリッドステート撮像装
置及びディスプレイ分野に関し、特にソリッドステート
撮像装置の改善形画素アドレス指定構造に関する。

【０００２】

【従来の技術】ソリッドステート撮像装置は画像取得を
可能にするために構成されており、一般に光感応画素の
配列で構成されている。各々の画素サイトはそのサイト
に入射されるフォトン束を電気信号に変換する機構、す
なわち入射フォトン束に比例した電流源と、読取りの間
に集めた信号を格納する格納サイトと、画素に対して問
い合わせがなされた時に低インピーダンスとなり、画素
に対する問い合わせがないときは絶縁となる読取り経路
を備えたスィッチを持っていなければならない。各々の
光感応画素は一般にダイオードやトランジスタなどの１
つないし複数の半導体要素からなっている。作動中、ソ
リッドステート撮像装置の画素配列は入射光にさらさ
れ、各々の画素はそれが受けるフォトン束に比例した出
力信号を生成する。このように、ソリッドステート撮像
装置はアレィ内の各々の画素をアドレス指定し、各々の
画素からの信号の大きさを判定することで画像の取得を
可能にする。図１は一般的な従来のソリッドステート撮
像装置１０を例示したものである。

【０００３】図１で、ソリッドステート撮像装置１０は
複数の列ライン１７ａ−１７ｎを通して水平走査回路１
３に、そして複数の行ライン１６ａ−１６ｎを通して垂
直走査回路１４に接続されている光感応画素配列１１が
含まれている。垂直走査回路１４と水平走査回路１３は
出力回路１５に接続されている。光感応画素配列１１に
は各々行ライン１６ａ−１６ｎの１つとライン１７ａ−
１７ｎの１つに反対方向に接続されたフォトダイオード
とスィッチングダイオードからなる複数の画素が含まれ
ている。水平及び垂直走査回路１３、１４はシフトレジ
スタとトランジスタスィッチから構成されている。配列
１１内の各々の画素から光信号を読み取るため、行ライ
ン１６ａ−１６ｎ及び列ライン１７ａ−１７ｎは走査回
路１３、１４により連続的に出力回路１５に接続され、
各々の画素からの光信号を読み取るのに必要なパルスが
垂直走査回路１４から加えられる。

【０００４】周知のようにフォトン束集積モード作動す
る画素は一般に３つの基本的な性質を保有する必要があ
る。即ち第１に画素は入射フォトン束に比例した電流を
生成し、第２に画素は光生成電流を集積して蓄積した電
荷を一時的に格納できなければならない。最後にオフ状
態で画素のＰＮ接合を他の画素から絶縁し、オン状態で
蓄積した電荷の高速で完全な読取りを可能にするため非
常に低いインピーダンスを持つスィッチが必要とされ
る。

【０００５】図２は図１の配列１１の上記の性質を保有
している従来の画素１２の構造を概略的な電気回路形式
で示したものである。図２で、画素１２には逆方向に接
続されたフォトダイオード２３とスィッチングダイオー
ド２２が含まれている。コンデンサ２４、２５は各々ダ
イオード２２、２３の寄生コンデンサである。読取り時
間（即ちパルス時間）中、パルス生成器２１は電圧ＶＯ
のパルスをダイオード２２の陽極に加えて順バイアス
し、ノード２６をほぼＶＯ電圧とし、ダイオード２３を
逆バイアスする。集積したフォトン束に比例したダイオ
ード２３を通した荷電電流は出力回路２Ｏで測定され
る。パルスがパルス時間の終わりに停止すると、ダイオ
ード２２、２３は共に逆バイアスとなり、ノード２６で
ＶＯ電圧を回復する。走査時間中、光生成キャリアから
導出された光電流の電荷は、ダイオード２３の逆バイア
ス接合容量とコンデンサ２４、２５に蓄積される。光生
成キャリアが蓄積されると、ノード２６の電圧は最初の
電荷のＶＯ電圧から減少する。ノード２６での電圧降下
は実質的に走査時間中の入力光の積分に直接比例する。
引き続いて次の読取り期間に、ＶＯ電圧の別のパルスを
ダイオード２２の陽極に加えてダイオード２２を順バイ
アスし、ノード２６をほぼＶＯに再びする。パルスが終
了すると、両ダイオード２２、２３は逆バイアスされ、
上述の光検出過程が繰り返される。

【０００６】

【発明が解決しようとする課題】しかし上述の従来の画
素構造には欠点がある。１つの欠点はスィッチングダイ
オードは一般にその順バイアス作動中に非線形順バイア
ス特性を経るということである。これはノード２６での
電圧がパルス時にＶＯのパルスに近付くとき、スィッチ
ングダイオードの電圧はゼロに近いという事実による。
これによりスィッチングダイオード上の順バイアス電圧
は非常に小さくなり、スィッチングダイオードの順バイ
アス電圧が非常に小さいことで、一般にスィッチングダ
イオードはその非線形順バイアス領域で非常に高いイン
ピーダンスで作動することになる。その結果、スィッチ
ングダイオードの高い非線形順バイアスインピーダンス
とノード２６での蓄積寄生容量により形成された時定数
は一般にスィッチングダイオードに印加されたパルスの
幅を超過し、それによりパルス時にノード２６が十分に
充電されないようになる。これは一般に入射光が正確に
測定されないことになる。パルス幅を時定数に対応する
ように延長するならば、画素読取り速度は多くのアプリ
ケーションで配列を使用できなくなる程減少することに
なる。

【０００７】別の形態の従来技術では、画素を読み取
り、絶縁するのに薄膜トランジスタ（ＴＦＴ）を使用し
ているが、ＴＦＴを作成するのに必要な過程ははるかに
複雑であり、歩どまりに影響を与える。従って本発明の
１つの目的はソリッドステート撮像装置の改善形画素構
造を提供することである。本発明の他の目的はソリッド
ステート撮像装置により入射光を正確に感知するソリッ
ドステート撮像装置の改善形画素構造を提供することで
ある。本発明の別の目的は、画素構造のスィッチングダ
イオードが最大の逆バイアス抵抗と最小の順バイアス抵
抗を有するソリッドステート撮像装置の改善形画素構造
を提供することである。本発明の別の目的は、スィッチ
をフォトダイオードと同時に構成できるソリッドステー
ト撮像装置の改善形画素構造を提供することである。本
発明の他の目的は、画素構造のスィッチングダイオード
がパルス時にその線形順バイアス領域で確実に作動する
ようにするソリッドステート撮像装置の改善形画素構造
を提供することである。本発明の他の目的は、光生成キ
ャリアを集積し、接合容量に蓄積する第３のフォトダイ
オードを読み取るための２つのダイオードからなるスィ
ッチを形成することである。スィッチングダイオード
は、そのオン時に、フォトダイオードの接合容量に蓄積
される光生成キャリアの数とは関わりなく、フォトダイ
オード読み取り時間を通して等価スィッチ抵抗が線形で
一定に留まるように構成する。本発明の別の目的は、フ
ォトダイオードに蓄積された電荷を読み取るためにスィ
ッチングダイオードを使用した従来の手法に対して、フ
ォトダイオードの読取り時間の速度を大きく増大するこ
とである。

【０００８】

【課題を解決するための手段】上記の目的は、ダイオー
ドのスィッチング及びバイアス手法のユニークな応用で
達成される。抵抗を低く一定に維持するため、２つのス
ィッチングダイオードを直列に接続し、それらの端子に
相補パルスを同時に加えて読取り期間にそれらを順バイ
アスする。第３のダイオードは光感応トランスデューサ
で、読取りあるいは集積モードであろうとも、光感応ト
ランスデューサがつねに逆バイアス状態になるようにス
ィッチングダイオードの直列ノードに接続する。トラン
スデューサの残りの端子は、読取り期間中にスィッチン
グダイオードが順バイアス状態にパルスが加えられたと
きに光生成キャリア及び暗キャリアを検出する出力回路
に接続する。そこで集積モード中、パルスは除去され、
スィッチングダイオードは逆バイアスされ、光感応トラ
ンスデューサは光生成キャリアと暗キャリアを蓄積す
る。

【０００９】本発明ソリッドステート撮像装置の画素構
造には、光感応トランスデューサ、スィッチング回路、
クランプ回路が含まれている。光感応トランスデューサ
は、ノードに接続された第１の端子と、出力回路に接続
された第２の端子を有し、光感応トランスデューサ回路
の入射フォトン束に比例する電流を生成し、光生成キャ
リアを蓄積する。スィッチング回路はノードに接続され
た第１の端子とパルス源に接続された第２の端子とを有
する。パルス源は周期的に第１の電圧をスィッチング回
路の前記第２の端子に加えてスィッチング回路を順バイ
アスし、光感応トランスデューサ回路を逆バイアスして
ノードが第１の電圧に充電されるようにする。トランス
デューサに蓄積される光生成キャリアに比例した荷電電
流は出力回路で測定する。クランプ回路はノードに接続
し、パルス源が第１の電圧をスィッチング回路の第２の
端子に加えたときに、ノードを第２の電圧プラスクラン
プダイオードのしきい値電圧にクランプする。第１の電
圧がスィッチング回路の第２の端子に印加されるとき、
ノードは第１の電圧以下にクランプされ、第１の電圧に
近付かないように保持される。そこでスィッチング回路
は、最小の抵抗の実質的に線形の順バイアス領域で作動
することができる。クランプ回路はクランプダイオード
と第２のパルス源を含む。第２のパルス源は一定の第２
の電圧ないし第２の電圧パルスを生成することができ
る。クランプダイオードをパルスで駆動する１つの利点
は、パルスの端を一致し、ほぼ等しい振幅にすることが
でき、それにより不必要なスィッチング過渡電流の１次
相殺をもたらすことができることである。

【００１０】

【実施例】図３は本発明の１実施例の光感応画素３０の
構造をブロック図形式で例示したものである。図３に示
すように、画素３０にはスイッチイング回路３３、光感
応回路３４、クランプ回路３５が含まれている。光感応
回路３４は画素３０内で入射フォトン束に比例した電流
を生成するのに使用する。スィッチング及びクランプ回
路３３、３５は画素３０内で画素３０に対して問い合わ
せがなされたときに低インピーダンス読取り経路を提供
し、画素３０に対する問い合わせがなかったときにはそ
の経路を絶縁するのに使用する。クランプ回路３５はま
た、低インピーダンス経路が最小の抵抗を持ち、絶縁が
最大の抵抗を持つようにする。図４、５及び図７、８は
図３の画素３０の異なる実施を例示したもので、以下に
詳細に説明する。

【００１１】図４は図３の画素３０の１実施例であるソ
リッドステート撮像装置の画素構造４０を概略的な電気
回路図で例示したものである。図４で画素４０にはスィ
ッチングダイオード４１とフォトダイオード４２が含ま
れている。ダイオード４１、４２の陰極はノード４７で
結ばれている。スィッチングダイオード４１の陽極はパ
ルス時（ＴＳ）にＶＯ電圧のパルスを受け取るためにパ
ルス生成器５１に接続されている。フォトダイオード４
２の陽極は出力回路５０に接続されている。パルスＴＳ
時、すなわちパルス生成器５１がＶＯ電圧のパルスをス
ィッチングダイオード４１に加えているとき、出力回路
５０はフォトダイオード４２から蓄積された光生成キャ
リアを受け取る。パルス時間ＴＳと走査時間ＴＩは共に
図４に示すようにサイクル時間ＴＰを形成する。出力回
路５０が受け取る光生成キャリアからなる光電流はフォ
トダイオード４２への入射フォトン束に比例する。スィ
ッチングダイオード４１は寄生コンデンサ４３を有し、
フォトダイオード４２は寄生コンデンサ４４を有し、ク
ランプダイオード４８は寄生コンデンサ４５を有してい
る。

【００１２】画素４０には更に、クランプダイオード４
８と電圧源４６が含まれている。クランプダイオード４
８はその陽極がノード４７に接続されており、その陰極
は電圧源４６の正の端子に接続されている。電圧源４６
の負の端子は接地されている。電圧源４６はＶＣ電圧を
有する。クランプダイオード４８と電圧源４６の機能
は、ノード４７での電圧をＶＣ電圧にクランプダイオー
ド４８のしきい値電圧を加えた電圧にクランプしてパル
ス時間ＴＳにスィッチングダイオード４１の順バイアス
電圧が十分大きくなるようにすることである。それによ
りスィッチングダイオード４１は低いインピーダンスを
持つその線形順バイアス領域で作動するようになるが、
これは図６と共に以下に詳細に説明する。

【００１３】１実施例では、ＶＯ電圧はほぼ＋５ボルト
であり、ＶＣ電圧はほぼ＋４ボルトである。もちろんＶ
Ｏ及びＶＣ電圧は異なる電圧値を持つことができる。し
かしＶＯとＶＣ電圧の電圧差は、スィッチングダイオー
ド４１のしきい値電圧プラスクランプダイオード４８の
しきい値電圧よりも大きくなければならない。ここで図
６で、曲線９０はダイオードの両端の電圧に関するダイ
オードを流れている電流の関係を示している。図６から
分かるように、ダイオードの電圧がゼロボルト以下の場
合、ダイオードは逆バイアス領域で作動する。ダイオー
ドの電圧がダイオードのしきい値電圧ＶＴ以上である
が、Ｖ１電圧以下の場合は、ダイオードは導通し始め、
非線形順バイアス領域９１で作動する。この領域９１で
はダイオードを流れる電流はダイオードの電圧と非線形
関係を持つ。ダイオードの電圧がＶ１電圧以上に上昇す
ると、ダイオードは実質的に線形の電流−電圧関係を経
るようになる。これをダイオードの線形順バイアス領域
９２と称する。曲線９０から分かるように、ダイオード
は線形順バイアス領域９２では非常に小さいインピーダ
ンスしか有していない。従って図４のスィッチングダイ
オード４１がその順バイアス領域に維持され、非常に小
さいインピーダンスしか持たない場合は、スィッチング
ダイオード４１の電圧はＶ１電圧以上に保たれる。図４
に付いて上述したように、クランプダイオード４８と電
圧源４６はノード４７での電圧をＶＣ電圧プラスクラン
プダイオード４８のしきい値電圧にクランプする。ＶＣ
電圧の電圧レベルを設定することで、スィッチングダイ
オード４１の電圧をＶ１電圧以上にしてスィッチングダ
イオード４１がパルス時間ＴＳに常にその線形順バイア
ス領域で作動するようにすることができる。クランプダ
イオード４８と電圧源４６に関する図４の画素４０の作
動を更に詳細に説明する。

【００１４】図４を再び参照すると、作動中及びパルス
時間ＴＳ毎に、パルス生成器５１はＶＯ電圧のパルスを
スィッチングダイオード４１の陽極に供給してスィッチ
ングダイオード４１を順バイアスし、フォトダイオード
４２を逆バイアスしてノード４７をＶＯ電圧にする。パ
ルス生成器５１はスィッチングダイオード４１にＶＯ電
圧のパルスを繰り返し周期的に供給する。パルス時間Ｔ
Ｓ中、ノード４７の電圧は最初に非常に低く（即ちゼロ
に近付いている）、スィッチングダイオード４１の電圧
をＶ１電圧をはるかに超えて非常に高くし、ダイオード
４１はその低インピーダンス線形順バイアス領域で作動
するようになる。この状況で、非常に大きな電流がスィ
ッチングダイオード４１を流れ、ノード４７の寄生コン
デンサ４３−４５を急速に荷電する。ノード４７が荷電
されると、ノード４７の電圧はそれにしたがって上昇す
る。ノード４７の電圧がＶＣ電圧プラスクランプダイオ
ード４８のしきい値電圧に近付くと、クランプダイオー
ド４８は導通してノード４７の電圧を更に上昇しないよ
うにクランプする。

【００１５】クランプダイオード４８と電圧源４６によ
り、スィッチングダイオード４１はその線形の低抵抗順
バイアス領域で作動するように維持され、ノード４７を
パルス時間ＴＳにＶＯ電圧で十分かつ急速に荷電するこ
とができる。それにより引続きの走査時間ＴＩにノード
４７にはフォトダイオード４２が入射光を感知し光生成
キャリアをその逆バイアス接合容量と寄生コンデンサ４
３−４５に蓄えるのに実質的に十分な電荷がノード４
７、フォトダイオード４２の逆バイアス接合容量、寄生
コンデンサ４３−４５に蓄えられる。

【００１６】荷電電流はパルス時間ＴＳにフォトダイオ
ード４２の接合コンデンサをバイアスして空乏化し、同
時に漂遊寄生コンデンサ４３−４５を荷電し、それによ
り走査時間ＴＩに光集積モードの段階となる。走査時間
ＴＩ中、光生成キャリアはフォトダイオード４２の接合
コンデンサと寄生コンデンサ４３−４５に蓄えられる。
画素４０に入射したフォトン束に比例したキャリアが蓄
えられるので、ノード４７の電圧はゼロに向かって減少
する。従ってパルス時間ＴＳ中、フォトダイオード４２
を流れる荷電電流はフォトン束に比例する。従って出力
回路５０の荷電電流を測定することで、フォトダイオー
ド４２に入射したフォトン束に比例した画素が出力で見
られる。

【００１７】パルス時間ＴＳの終わりに、パルス生成器
５１はスィッチングダイオード４１にパルスを加えるの
を停止し、スィッチングダイオード４１の陽極の電圧は
ゼロに向い、フォトダイオード４２の陽極も同様とな
る。これにより両ダイオード４１、４２は逆バイアス状
態になり、ノード４７の荷電された電圧はフォトダイオ
ード４２の逆バイアス接合コンデンサ及び寄生コンデン
サ４３−４５に蓄積されるようになる。本実施例では、
ダイオード４１、４２の破壊電圧ＶＢはＶＯ電圧よりも
大きい。この時、スィッチングダイオード４１はノード
４７に蓄積された電荷に対して実質的に開回路となる。

【００１８】パルス生成器５１がパルスの印加を停止す
ると、画素４０は走査モードに入る。走査時間ＴＩ中
（即ち画素４０が走査モードの時）、ノード４７の電圧
は実質的にフォトダイオード４２を流れる光生成キャリ
アからなる光生成電流により減少する。フォトダイオー
ド４２を流れる光生成電流はフォトダイオード４２に入
射したフォトン束に比例する。この時クランプダイオー
ド４８は逆バイアスされ、ノード４７の電圧が減少する
ときに、ノード４７から電流を引き出そうとはしない。
従ってクランプダイオード４８は走査時間ＴＩ中画素４
０の作動に影響を与えない。

【００１９】別の実施例では、スィッチングダイオード
４１とフォトダイオード４２は各々その陽極がノード４
７に接続される。スィッチングダイオード４１の陰極は
パルス生成器５１に接続され、フォトダイオード４２に
陰極は出力回路５０に接続される。パルス生成器５１は
ＶＯ電圧のパルスをパルス時間ＴＳ中にスィッチングダ
イオード４１の陰極に加える。クランプダイオード４８
はその陰極がノード４７に接続され、その陽極は電圧源
４６に接続されている。電圧源４６はＶＣ電圧をクラン
プダイオード４８の陽極に供給する。

【００２０】この別の実施例では、パルス生成器５１は
パルス時間ＴＳ中にＶＯ電圧のパルスをスィッチングダ
イオード４１に加える。クランプダイオード４８と電圧
源４６はノード４７をＶＣ電圧プラスクランプダイオー
ド４８のしきい値電圧にクランプし、それにより同一機
能を達成する。走査時間ＴＩ中、光電流は光生成キャリ
アをクランプダイオード４８をオフに維持しながら、フ
ォトダイオード４２の接合コンデンサ及び寄生コンデン
サ４３−４５に蓄える。

【００２１】図５は図３の画素３０の別の実施例である
ソリッドステート撮像装置の画素構造６０を概略的な電
気回路図で示したものである。図５で、図４の電圧源４
６を図５のパルス生成器６６で置き換えた他は画素６０
の構造は図４の画素４０と同一である。図５で、ダイオ
ード６１は画素６０のスィッチングダイオードであり、
ダイオード６２は画素６０のフォトダイオードである。
ダイオード６５はクランプダイオードである。パルス生
成器７１はＶＯ電圧のパルスを印加し、出力回路７０は
光電流をフォトダイオード６２から受け取る。コンデン
サ６３、６４、６８はノード６７での各々ダイオード６
１、６２、６５の寄生コンデンサである。クランプダイ
オード６５はノード６７とパルス生成器６６に接続され
ている。パルス生成器６６はパルス時間ＴＳ中にＶＣ電
圧のパルスをクランプダイオード６５にＶＤ電圧からＶ
Ｃ電圧に降下させて印加する。走査時間ＴＩ中、パルス
生成器６６はＶＣ電圧からＶＤ電圧に戻すことでＶＣ電
圧のパルスの印加を停止する。上述したように、ＶＤ電
圧はＶＣ電圧よりも高い。それにより、クランプダイオ
ード６５は走査時間ＴＩ中にオンされないようになる
が、さもなくばノード６７から電流を引き出し、読取り
時間中、即ちパルス時間ＴＳ中に、出力回路７０により
検出される光生成キャリアの精度に影響を与える可能性
がある。従って図５の構成は画素６０により安定した確
実な作動を提供する。更に画素６０の構成を効果的に用
いてパルス時間ＴＳ中にパルス電圧ＶＯから生じる不必
要なスィッチング過渡電流を相殺することができる。パ
ルス時間ＴＳ中に相補パルス電圧ＶＣを生成すること
で、パルス過渡電流はパルス電圧ＶＯから減少する。

【００２２】１実施例では、ＶＤ電圧はほぼ＋８ボルト
でＶＣ電圧はほぼ＋４ボルトである。ＶＯ電圧はほぼ＋
５ボルトである。別の実施例では、ＶＤ，ＶＣ，ＶＯ電
圧は別の値を取ることができる。しかしＶＤ電圧は、Ｖ
Ｃ電圧より高くなければならず、ＶＯ電圧からスィッチ
ングダイオード６１とクランプダイオード６５のしきい
値電圧を引いた値よりも低くなければならない。別の実
施例では、ダイオード６１、６２、６５のＰＮ接合の方
向は画素回路内で切り換えることができる。この場合、
パルス生成器７１は−ＶＯ電圧のパルスをダイオード６
１に印加し、パルス生成器６６は−ＶＤ電圧からの−Ｖ
Ｃ電圧をクランプダイオード６５に印加する。

【００２３】図７は図３の画素３０の別の実施例である
ソリッドステート撮像装置の画素構造１００を例示して
いる。図７から分かるように、画素１００の構造は、図
５の画素６０のスィッチングダイオードがダイオード６
１であるのに、トランジスタ１０５を図７の画素１００
でスィッチングダイオードとして用いていることを除い
て、図５の画素６０と同じである。１実施例ではトラン
ジスタ１０５を薄膜トランジスタとする。図８は図３の
画素３０の別の実施例の画素構造１２０を例示してい
る。図から分かるように、光感応コンデンサ１２３をフ
ォトダイオードとして用いている。

【図面の簡単な説明】

【図１】 光感応画素のアレィを含む従来のソリッドス
テート撮像装置のブロック図である。

【図２】 図１の従来の光感応画素の１つを概略的に例
示するブロック図である。

【図３】 本発明の光感応画素の回路を概略的に例示す
るブロック図である。

【図４】 本発明の１実施例による、図３の光感応画素
構造の１回路のブロック図である。

【図５】 本発明の別の実施例による、図３の光感応画
素構造の別の回路のブロック図である。

【図６】 ダイオードの線形順バイアス領域と、非線形
順バイアス領域と、逆バイアス領域を例示するダイオー
ドの電流−電圧図である。

【図７】 本発明の別の実施例による、図３の光感応画
素構造の回路のブロック図である。

【図８】 本発明の別の実施例による、図３の光感応画
素構造の回路のブロック図である。

【符号の説明】

３１…パルス生成器、３２…出力回路、３３…スィッチ
ング回路、３４…光感応回路、３５…クランプ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】（Ａ）ノードに接続された第１の端子と、
   出力回路に接続された第２の端子を有し、入射フォトン
   束の関数となる電流を生成し、光生成キャリアを蓄積す
   る光感応トランデューサ回路と、 （Ｂ）前記ノードに接続された第１の端子とパルス源に
   接続された第２の端子とを有するスィッチングダイオー
   ド回路であって、前記パルス源が周期的に第１の電圧を
   そのスイッチングダイオード回路の前記第２の端子に加
   えて順バイアスし、前記光感応トランデューサ回路を逆
   バイアスして前記ノードが前記第１の電圧になるように
   する前記スィッチングダイオード回路と、 （Ｃ）前記ノードにクランプダイオードを接続し、前記
   パルス源が第１の電圧を前記スィッチングダイオード回
   路の前記第２の端子に加えたときに、前記ノードを第１
   の電圧よりも低い第２の電圧にクランプダイオードのし
   きい値電圧を加えた電圧にクランプするクランプ回路と
   からなるソリッドステート撮像装置の画素構造。
2. 【請求項２】（Ａ）少なくとも１行のラインと、 （Ｂ）少なくとも１列のラインと、 （Ｃ）前記行ラインと列ラインの交点に配列された少な
   くとも１つの光感応画素とからなり、前記光感応画素は
   更に（１）ノードに接続された第１の端子と、前記列ラ
   インに接続された第２の端子を有し、光生成キャリアを
   蓄積し、入射したフォトン束の関数となる電流を前記列
   ラインに対して生成する光感応トランスデューサ回路
   と、（２）前記ノードに接続された第１の端子と前記行
   ラインに接続された第２の端子とを有するスイッチング
   ダイオード回路であって、前記第２の端子は行ラインか
   ら周期的に第１の電圧を受け取ってそのスィッチングダ
   イオード回路を順バイアスし、前記光感応トランスデュ
   ーサ回路を逆バイアスして前記ノードを第１の電圧とす
   る前記スィッチングダイオード回路と、（３）前記ノー
   ドにクランプダイオードを接続し、前記第１の電圧が前
   記スィッチングダイオード回路の前記第２の端子に加え
   られたときに、前記ノードを第１の電圧より低い第２の
   電圧プラス前記クランプダイオードのしきい値電圧にク
   ランプするクランプ回路とからなり、 （Ｄ）前記行ラインと列ラインに接続され、前記第１の
   電圧を前記行ラインに周期的に供給し、光感応画素から
   の電流を前記列ラインを通して受け取る回路からなるソ
   リッドステート撮像装置。
3. 【請求項３】（Ａ）ノードに接続された第１の端子と、
   出力回路に接続された第２の端子を有し、入射するフォ
   トン束の関数となる電流を生成し、光生成キャリアを蓄
   積する光感応回路と、 （Ｂ）前記ノードに接続された第１の端子とパルス源に
   接続された第２の端子とを有するスイッチング回路であ
   って、前記パルス源は周期的に第１の電圧をスィッチン
   グ回路の前記第２の端子に加えてスィッチング回路を順
   バイアスし、前記光感応回路を逆バイアスして前記ノー
   ドを第１の電圧とする前記スィッチング回路と、 （Ｃ）前記パルス源が第１の電圧を前記スィッチング回
   路の前記第２の端子に加えたときに、前記ノードを第１
   の電圧よりも低い第２の電圧プラスクランプ回路のしき
   い値電圧にクランプする前記ノードに接続されたクラン
   プ回路、とからなるソリッドステート撮像装置の画素構
   造。