JPH07147678A - 可変長符号化回路 - Google Patents
可変長符号化回路Info
- Publication number
- JPH07147678A JPH07147678A JP29232093A JP29232093A JPH07147678A JP H07147678 A JPH07147678 A JP H07147678A JP 29232093 A JP29232093 A JP 29232093A JP 29232093 A JP29232093 A JP 29232093A JP H07147678 A JPH07147678 A JP H07147678A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- code
- value
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 45
- 230000004044 response Effects 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000013144 data compression Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【目的】ＲＯＭの容量を低減し、回路のゲート規模の低
減を図ることによりＬＳＩ化を容易にする。 【構成】絶対値信号ａおよびラン信号Ｒの各々のビット
数の和よりビット数を低減したアドレス信号ｂを生成す
るビット変換回路２と、アドレス信号ｂ対応の符号変換
テーブルを格納したＲＯＭ３とを備える。
減を図ることによりＬＳＩ化を容易にする。 【構成】絶対値信号ａおよびラン信号Ｒの各々のビット
数の和よりビット数を低減したアドレス信号ｂを生成す
るビット変換回路２と、アドレス信号ｂ対応の符号変換
テーブルを格納したＲＯＭ３とを備える。
Description
【０００１】
【産業上の利用分野】本発明は可変長符号化回路に関
し、特にディジタル画像データ圧縮符号化装置で用いら
れる可変長符号化回路に関する。
し、特にディジタル画像データ圧縮符号化装置で用いら
れる可変長符号化回路に関する。
【０００２】
【従来の技術】一般に、画像データのデータ量は極めて
大きいので、その蓄積や伝送時にデータ圧縮により上記
データ量を低減することが一般的である。このデータ圧
縮方法の一つとして、国際電信電話諮問委員会（ＣＣＩ
ＴＴ）の研究委員会ＳＧＸＶ（伝送システム及び装置）
において標準化が進められている勧告（案）第Ｈ．２６
１号のビデオ符号化方式（以下Ｈ２６１方式）がある。
このＨ２６１方式は、入力画像信号を８×８画素の２次
元ブロックに分割し、離散コサイン変換による直交変換
および量子化を行い、その後、周知のハフマン符号によ
る可変長符号化を行う。上記ハフマン符号は、連続した
零の係数値であるラン信号（６ビット）とそれに続く零
以外の値であるレベル信号（８ビット）とにより符号語
が決定される。この結果、２ビット〜１４ビットの可変
長符号語または２０ビットの固定長符号語を得る。
大きいので、その蓄積や伝送時にデータ圧縮により上記
データ量を低減することが一般的である。このデータ圧
縮方法の一つとして、国際電信電話諮問委員会（ＣＣＩ
ＴＴ）の研究委員会ＳＧＸＶ（伝送システム及び装置）
において標準化が進められている勧告（案）第Ｈ．２６
１号のビデオ符号化方式（以下Ｈ２６１方式）がある。
このＨ２６１方式は、入力画像信号を８×８画素の２次
元ブロックに分割し、離散コサイン変換による直交変換
および量子化を行い、その後、周知のハフマン符号によ
る可変長符号化を行う。上記ハフマン符号は、連続した
零の係数値であるラン信号（６ビット）とそれに続く零
以外の値であるレベル信号（８ビット）とにより符号語
が決定される。この結果、２ビット〜１４ビットの可変
長符号語または２０ビットの固定長符号語を得る。
【０００３】上記可変符号長語を得るための従来の可変
長符号化回路の一例をブロックで示す図３を参照する
と、この従来の可変長符号化回路はレベル信号Ｌの８ビ
ットとラン信号Ｒの６ビットとの合計１４ビットをアド
レス値とする符号変換テーブルを格納したＲＯＭ３Ａを
備え、このＲＯＭ３Ａをレベル信号Ｌとラン信号Ｒによ
りアクセスすることにより最大１４ビットの可変長符号
語Ｃと、可変長符号語Ｃの符号長を示す４ビットの符号
長Ｂとを出力データとして供給する。
長符号化回路の一例をブロックで示す図３を参照する
と、この従来の可変長符号化回路はレベル信号Ｌの８ビ
ットとラン信号Ｒの６ビットとの合計１４ビットをアド
レス値とする符号変換テーブルを格納したＲＯＭ３Ａを
備え、このＲＯＭ３Ａをレベル信号Ｌとラン信号Ｒによ
りアクセスすることにより最大１４ビットの可変長符号
語Ｃと、可変長符号語Ｃの符号長を示す４ビットの符号
長Ｂとを出力データとして供給する。
【０００４】上述のように、可変長符号語Ｃの最大符号
長を１４ビットとし、符号長Ｂを４ビットととすると、
ＲＯＭ３Ａの所要メモリ容量は、１６Ｋワード×１８ビ
ットとなる。
長を１４ビットとし、符号長Ｂを４ビットととすると、
ＲＯＭ３Ａの所要メモリ容量は、１６Ｋワード×１８ビ
ットとなる。
【０００５】一方、Ｈ２６１方式の変換係数対応の可変
長符号語の一覧表を示す表１を参照すると、この表にお
けるブロック終了符号ＥＯＢとラン信号（０），レベル
信号（０）対応の最初の符号語は他の係数と重複するの
で上記符号変換テーブルより削除すれば、ＲＯＭ２１に
格納すべき可変長符号語Ｃのワード数は６３ワードとな
る。このワード数６３は、ＲＯＭ３Ａの所要メモリ容量
１６Ｋワードに対し極めて少ない。
長符号語の一覧表を示す表１を参照すると、この表にお
けるブロック終了符号ＥＯＢとラン信号（０），レベル
信号（０）対応の最初の符号語は他の係数と重複するの
で上記符号変換テーブルより削除すれば、ＲＯＭ２１に
格納すべき可変長符号語Ｃのワード数は６３ワードとな
る。このワード数６３は、ＲＯＭ３Ａの所要メモリ容量
１６Ｋワードに対し極めて少ない。
【０００６】
【表１】
【０００７】近年、画像データ圧縮符号化装置は、所要
の機能毎に専用のＬＳＩを開発することにより小型化を
図る傾向にある。この種のＬＳＩの回路規模はゲート数
に依存し、このゲート数は符号変換テーブルＲＯＭのメ
モリ容量に依存する。上記メモリ容量をこの例の１６Ｋ
ワードとすると、上記ゲート数は１２５Ｋゲート弱とな
り、ＬＳＩ化推進を困難とする要因となる。
の機能毎に専用のＬＳＩを開発することにより小型化を
図る傾向にある。この種のＬＳＩの回路規模はゲート数
に依存し、このゲート数は符号変換テーブルＲＯＭのメ
モリ容量に依存する。上記メモリ容量をこの例の１６Ｋ
ワードとすると、上記ゲート数は１２５Ｋゲート弱とな
り、ＬＳＩ化推進を困難とする要因となる。
【０００８】
【発明が解決しようとする課題】上述した従来の可変長
符号化回路は、符号変換テーブルを格納したＲＯＭのメ
モリ容量が格納対象の可変長符号語のワード数に比較し
て極端に多いため対応の回路規模が大きくなり、ＬＳＩ
化推進の阻害要因となるという欠点があった。
符号化回路は、符号変換テーブルを格納したＲＯＭのメ
モリ容量が格納対象の可変長符号語のワード数に比較し
て極端に多いため対応の回路規模が大きくなり、ＬＳＩ
化推進の阻害要因となるという欠点があった。
【０００９】また、上記回路規模が大きいことのため、
消費電力が大きく高速化が困難であるという欠点があっ
た。
消費電力が大きく高速化が困難であるという欠点があっ
た。
【００１０】
【課題を解決するための手段】本発明の可変長符号化回
路は、入力画像データを予め定めた画素数の行列から成
る２次元ブロックに分割し、この２次元ブロック毎に直
交変換および量子化した量子化画像データの供給を受け
この量子化画像データの連続した零の係数値であるラン
信号とこのラン信号に続く零以外の値であるレベル信号
とにより符号語を決定するハフマン符号による可変長符
号化を行う可変長符号化装置において、前記レベル信号
の値を絶対値に変換し絶対値信号を生成する絶対値回路
と、前記絶対値信号と前記ラン信号との供給を受けこれ
ら絶対値信号およびラン信号の各々のビット数の和より
予め定めた様式でビット数を低減したアドレス信号を生
成するビット変換回路と、前記アドレス信号対応の符号
変換テーブルを格納しこのアドレス信号のアクセスによ
り予め定めた符号長の符号語信号と前記符号長を示す符
号長信号とを出力するＲＯＭと、前記符号長信号と前記
レベル信号との供給に応答して正負符号信号を出力する
デコーダ回路と、前記正負符号信号と前記符号語信号と
の供給を受け正負符号付きの可変長符号語信号を出力す
る正負符号付加回路とを備えて構成されている。
路は、入力画像データを予め定めた画素数の行列から成
る２次元ブロックに分割し、この２次元ブロック毎に直
交変換および量子化した量子化画像データの供給を受け
この量子化画像データの連続した零の係数値であるラン
信号とこのラン信号に続く零以外の値であるレベル信号
とにより符号語を決定するハフマン符号による可変長符
号化を行う可変長符号化装置において、前記レベル信号
の値を絶対値に変換し絶対値信号を生成する絶対値回路
と、前記絶対値信号と前記ラン信号との供給を受けこれ
ら絶対値信号およびラン信号の各々のビット数の和より
予め定めた様式でビット数を低減したアドレス信号を生
成するビット変換回路と、前記アドレス信号対応の符号
変換テーブルを格納しこのアドレス信号のアクセスによ
り予め定めた符号長の符号語信号と前記符号長を示す符
号長信号とを出力するＲＯＭと、前記符号長信号と前記
レベル信号との供給に応答して正負符号信号を出力する
デコーダ回路と、前記正負符号信号と前記符号語信号と
の供給を受け正負符号付きの可変長符号語信号を出力す
る正負符号付加回路とを備えて構成されている。
【００１１】
【実施例】次に、本発明の実施例をブロックで示す図１
を参照すると、この図に示す本実施例の可変長符号化回
路は、レベル信号Ｌの供給に応答してこのレベル信号Ｌ
の絶対値ａを供給する絶対値回路１と、絶対値ａとラン
信号Ｒとの供給に応答しＲＯＭ３の使用対象のワード数
対応のｎビットのアドレス信号ｂにビット変換するビッ
ト変換回路２と、符号語変換テーブルを格納しアドレス
信号ｂの供給に応答して符号語ｃと符号長Ｂとを供給す
るＲＯＭ３と、符号長Ｂの供給に応答してこの符号長Ｂ
をデコードするとともに入力レベル信号Ｌの符号を判定
して符号信号ｄを供給するデコーダ回路４と、符号語ｃ
と符号信号ｄとの供給に応答し符号語ｃに正負符号を付
加した可変長符号語Ｃを出力する正負符号付加回路５と
を備える。
を参照すると、この図に示す本実施例の可変長符号化回
路は、レベル信号Ｌの供給に応答してこのレベル信号Ｌ
の絶対値ａを供給する絶対値回路１と、絶対値ａとラン
信号Ｒとの供給に応答しＲＯＭ３の使用対象のワード数
対応のｎビットのアドレス信号ｂにビット変換するビッ
ト変換回路２と、符号語変換テーブルを格納しアドレス
信号ｂの供給に応答して符号語ｃと符号長Ｂとを供給す
るＲＯＭ３と、符号長Ｂの供給に応答してこの符号長Ｂ
をデコードするとともに入力レベル信号Ｌの符号を判定
して符号信号ｄを供給するデコーダ回路４と、符号語ｃ
と符号信号ｄとの供給に応答し符号語ｃに正負符号を付
加した可変長符号語Ｃを出力する正負符号付加回路５と
を備える。
【００１２】次に、図１を参照して本実施例の動作につ
いて説明すると、絶対値回路１は量子化器（図示省略）
より供給された８ビットのレベル信号Ｌが表現する−１
２７〜１２７のレベル値のうち正の０〜１２７のみ取出
したすなわち正負符号を示す第１ビットを除く７ビット
の絶対値ａをビット変換回路２に供給する。ビット変換
回路２は絶対値ａと６ビットのラン信号Ｒとの供給に応
答し、ＲＯＭ３の符号語変換テーブルの使用対象のワー
ド数に対応するｎビットにビット数を圧縮することによ
りビット変換してアドレス信号ｂを生成する。ＲＯＭ３
はアドレス信号ｂの供給に応答し、１４ビットの符号語
ｃと４ビットの符号長Ｂとを出力する。デコーダ回路４
は、供給を受けた符号長Ｂをデコードするとともに入力
されたレベル信号Ｌの正負符号を判定し、符号信号ｄを
正負符号付加回路５に供給する。正負符号付加回路５
は、符号語ｃに正負符号を付加して可変長符号語Ｃを出
力する。
いて説明すると、絶対値回路１は量子化器（図示省略）
より供給された８ビットのレベル信号Ｌが表現する−１
２７〜１２７のレベル値のうち正の０〜１２７のみ取出
したすなわち正負符号を示す第１ビットを除く７ビット
の絶対値ａをビット変換回路２に供給する。ビット変換
回路２は絶対値ａと６ビットのラン信号Ｒとの供給に応
答し、ＲＯＭ３の符号語変換テーブルの使用対象のワー
ド数に対応するｎビットにビット数を圧縮することによ
りビット変換してアドレス信号ｂを生成する。ＲＯＭ３
はアドレス信号ｂの供給に応答し、１４ビットの符号語
ｃと４ビットの符号長Ｂとを出力する。デコーダ回路４
は、供給を受けた符号長Ｂをデコードするとともに入力
されたレベル信号Ｌの正負符号を判定し、符号信号ｄを
正負符号付加回路５に供給する。正負符号付加回路５
は、符号語ｃに正負符号を付加して可変長符号語Ｃを出
力する。
【００１３】次に、本実施例の重要構成要素であるビッ
ト変換回路２についてさらに詳細に説明する。
ト変換回路２についてさらに詳細に説明する。
【００１４】アドレスｂのビット数ｎを７としレベル信
号Ｌとラン信号Ｒとの配列変換による上記ビット変換の
一例を示す表２を参照すると、この表２に示すＬ，Ｒは
それぞれレベル信号Ｌおよびラン信号Ｒの値を示し、可
変長符号化対象の６３の係数は表中に指定されるアドレ
ス値に変換され、その他の係数は’−’で示す部分のい
ずれかに変換される。
号Ｌとラン信号Ｒとの配列変換による上記ビット変換の
一例を示す表２を参照すると、この表２に示すＬ，Ｒは
それぞれレベル信号Ｌおよびラン信号Ｒの値を示し、可
変長符号化対象の６３の係数は表中に指定されるアドレ
ス値に変換され、その他の係数は’−’で示す部分のい
ずれかに変換される。
【００１５】
【表２】
【００１６】ビット変換回路２の具体的な回路例を示す
図２を参照すると、このビット変換回路２は、ラン信号
Ｒの値が０〜７である場合のアドレスｂを出力する変換
回路２１と、ラン信号Ｒの値が８以上である場合のアド
レスｂを出力する変換回路２２と、選択信号Ｓの値に応
答して変換回路２１，２２の出力のいずれか一方を選択
し７ビットのアドレス信号ｂ０〜ｂ６を出力する選択回
路２３と、ラン信号の値に対応して選択回路２３を制御
する選択信号Ｓを供給する選択信号発生回路２４とを備
える。
図２を参照すると、このビット変換回路２は、ラン信号
Ｒの値が０〜７である場合のアドレスｂを出力する変換
回路２１と、ラン信号Ｒの値が８以上である場合のアド
レスｂを出力する変換回路２２と、選択信号Ｓの値に応
答して変換回路２１，２２の出力のいずれか一方を選択
し７ビットのアドレス信号ｂ０〜ｂ６を出力する選択回
路２３と、ラン信号の値に対応して選択回路２３を制御
する選択信号Ｓを供給する選択信号発生回路２４とを備
える。
【００１７】変換回路２１は、ラン信号Ｒ０〜Ｒ２とレ
ベル信号Ｌ３〜Ｌ６の供給を受けマスク信号ｍ１を活性
化するマスク信号発生回路２１１と、マスク信号ｍ１の
活性化状態に応答してレベル信号Ｌ０〜Ｌ３およびラン
信号Ｒ０〜Ｒ２の各々をマスクするマスク回路２１２と
を備える。
ベル信号Ｌ３〜Ｌ６の供給を受けマスク信号ｍ１を活性
化するマスク信号発生回路２１１と、マスク信号ｍ１の
活性化状態に応答してレベル信号Ｌ０〜Ｌ３およびラン
信号Ｒ０〜Ｒ２の各々をマスクするマスク回路２１２と
を備える。
【００１８】変換回路２２は、出力信号の最上位ビット
（ＭＳＢ）ＭＢを発生するＭＳＢ出力回路２２１と、レ
ベル信号Ｌが１以外でＭＳＢＭＢがオフのときマスク信
号ｍ２を活性化するマスク信号発生回路２２２と、マス
ク信号ｍ２の活性化状態とラン信号ＲのＲ５の論理１と
に応答してマスク動作をするマスク回路２２３とを備え
る。
（ＭＳＢ）ＭＢを発生するＭＳＢ出力回路２２１と、レ
ベル信号Ｌが１以外でＭＳＢＭＢがオフのときマスク信
号ｍ２を活性化するマスク信号発生回路２２２と、マス
ク信号ｍ２の活性化状態とラン信号ＲのＲ５の論理１と
に応答してマスク動作をするマスク回路２２３とを備え
る。
【００１９】動作について説明すると、レベル信号Ｌの
下位７ビットＬ０〜Ｌ６が変換回路２１，２２に並列に
供給される。同時にラン信号Ｒの６ビットＲ０〜Ｒ５の
うち下位のＲ０〜Ｒ２が変換回路２１に、全部のＲ０〜
Ｒ５が変換回路２２にそれぞれ供給される。マスク信号
発生回路２１１は、レベル信号Ｌの絶対値が１６以上の
場合すなわちＬ４，Ｌ５，Ｌ６のいずれかの１つ以上が
供給されたときとラン信号Ｒの値が０以外でありレベル
信号Ｌの値が８以上の場合にマスク信号ｍ１を活性化し
マスク回路２１２に供給する。マスク回路２１２はマス
ク信号ｍ１の活性化状態に応答して全ての出力信号を論
理１とし、それ以外のときはラン信号Ｒの下位３ビット
Ｒ０〜Ｒ２とレベル信号Ｌの下位４ビットＬ０〜Ｌ３と
を出力選択回路２３に供給する。
下位７ビットＬ０〜Ｌ６が変換回路２１，２２に並列に
供給される。同時にラン信号Ｒの６ビットＲ０〜Ｒ５の
うち下位のＲ０〜Ｒ２が変換回路２１に、全部のＲ０〜
Ｒ５が変換回路２２にそれぞれ供給される。マスク信号
発生回路２１１は、レベル信号Ｌの絶対値が１６以上の
場合すなわちＬ４，Ｌ５，Ｌ６のいずれかの１つ以上が
供給されたときとラン信号Ｒの値が０以外でありレベル
信号Ｌの値が８以上の場合にマスク信号ｍ１を活性化し
マスク回路２１２に供給する。マスク回路２１２はマス
ク信号ｍ１の活性化状態に応答して全ての出力信号を論
理１とし、それ以外のときはラン信号Ｒの下位３ビット
Ｒ０〜Ｒ２とレベル信号Ｌの下位４ビットＬ０〜Ｌ３と
を出力選択回路２３に供給する。
【００２０】ＭＳＢ出力回路２２１は、レベル信号Ｌの
値が２でありラン信号Ｒの値が８〜１５のとき活性化
し、出力信号のＭＳＢとなる信号ＭＢを出力選択回路２
３とマスク信号発生回路２２２に供給する。マスク信号
発生回路２２２は、レベル信号Ｌの値が１以外でありＭ
ＳＢ出力回路２２１が非活性化状態のときにマスク信号
ｍ２をマスク回路２２３に供給する。マスク回路２２３
は、マスク信号ｍ２が活性化状態のときとラン信号Ｒの
ＭＳＢすなわちＲ５が論理１であるときに全ての出力信
号を論理１とし、それ以外のときはラン信号Ｒの下位５
ビットＲ０〜Ｒ４を出力選択回路２３に供給する。
値が２でありラン信号Ｒの値が８〜１５のとき活性化
し、出力信号のＭＳＢとなる信号ＭＢを出力選択回路２
３とマスク信号発生回路２２２に供給する。マスク信号
発生回路２２２は、レベル信号Ｌの値が１以外でありＭ
ＳＢ出力回路２２１が非活性化状態のときにマスク信号
ｍ２をマスク回路２２３に供給する。マスク回路２２３
は、マスク信号ｍ２が活性化状態のときとラン信号Ｒの
ＭＳＢすなわちＲ５が論理１であるときに全ての出力信
号を論理１とし、それ以外のときはラン信号Ｒの下位５
ビットＲ０〜Ｒ４を出力選択回路２３に供給する。
【００２１】選択信号発生回路２４は、ラン信号Ｒが０
〜７である場合に論理０、それ以外の場合に論理１を選
択信号Ｓとして出力選択回路２３に供給する。出力選択
回路２３は、選択信号Ｓの論理０に応答して変換回路２
１の出力を、論理１に応答して変換回路２２の出力をそ
れぞれ選択しアドレス信号ｂ０〜ｂ６を出力する。
〜７である場合に論理０、それ以外の場合に論理１を選
択信号Ｓとして出力選択回路２３に供給する。出力選択
回路２３は、選択信号Ｓの論理０に応答して変換回路２
１の出力を、論理１に応答して変換回路２２の出力をそ
れぞれ選択しアドレス信号ｂ０〜ｂ６を出力する。
【００２２】これにより、ビット変換回路２においてア
ドレス信号ｂのビット数の圧縮が実現でき、ＲＯＭ３の
メモリ容量を低減することにより回路規模をゲート換算
で約１．５Ｋゲート、すなわち従来の約１／８０に低減
できるので、ＬＳＩ化が容易となる。
ドレス信号ｂのビット数の圧縮が実現でき、ＲＯＭ３の
メモリ容量を低減することにより回路規模をゲート換算
で約１．５Ｋゲート、すなわち従来の約１／８０に低減
できるので、ＬＳＩ化が容易となる。
【００２３】
【発明の効果】以上説明したように、本発明の可変長符
号化回路は、レベル絶対値信号およびラン信号の各々の
ビット数の和よりビット数を低減したアドレス信号を生
成するビット変換回路と、上記アドレス信号対応の符号
変換テーブルを格納したＲＯＭとを備えることにより、
上記ＲＯＭの所要メモリ容量を大幅に低減することによ
り、回路規模を縮小できるので、ＬＳＩ化を容易にする
ことができるという効果がある。
号化回路は、レベル絶対値信号およびラン信号の各々の
ビット数の和よりビット数を低減したアドレス信号を生
成するビット変換回路と、上記アドレス信号対応の符号
変換テーブルを格納したＲＯＭとを備えることにより、
上記ＲＯＭの所要メモリ容量を大幅に低減することによ
り、回路規模を縮小できるので、ＬＳＩ化を容易にする
ことができるという効果がある。
【００２４】また、上記回路規模の縮小により、消費電
力の低減と、動作速度の高速化が可能となるという効果
がある。
力の低減と、動作速度の高速化が可能となるという効果
がある。
【図１】本発明の可変長符号化回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１のビット変換回路の詳細を示す回路図であ
る。
る。
【図３】従来の可変長符号化回路の一例を示すブロック
図である。
図である。
１ 絶対値回路 ２ ビット変換回路 ３，３Ａ ＲＯＭ ４ デコーダ回路 ５ 正負符号付加回路 ２１，２２ 変換回路 ２３ 出力選択回路 ２４ 選択信号発生回路 ２１１，２２２ マスク信号発生回路 ２１２，２２３ マスク回路 ２２１ ＭＳＢ出力回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/41 Ｂ
Claims (2)
- 【請求項１】 入力画像データを予め定めた画素数の行
列から成る２次元ブロックに分割し、この２次元ブロッ
ク毎に直交変換および量子化した量子化画像データの供
給を受けこの量子化画像データの連続した零の係数値で
あるラン信号とこのラン信号に続く零以外の値であるレ
ベル信号とにより符号語を決定するハフマン符号による
可変長符号化を行う可変長符号化装置において、 前記レベル信号の値を絶対値に変換し絶対値信号を生成
する絶対値回路と、 前記絶対値信号と前記ラン信号との供給を受けこれら絶
対値信号およびラン信号の各々のビット数の和より予め
定めた様式でビット数を低減したアドレス信号を生成す
るビット変換回路と、 前記アドレス信号対応の符号変換テーブルを格納しこの
アドレス信号のアクセスにより予め定めた符号長の符号
語信号と前記符号長を示す符号長信号とを出力するＲＯ
Ｍと、 前記符号長信号と前記レベル信号との供給に応答して正
負符号信号を出力するデコーダ回路と、 前記正負符号信号と前記符号語信号との供給を受け正負
符号付きの可変長符号語信号を出力する正負符号付加回
路とを備えることを特徴とする可変長符号化回路。 - 【請求項２】 前記ビット変換回路が前記ラン信号の値
が予め定めた設定値以下である場合の前記アドレス信号
を生成する第１の変換回路と、 前記ラン信号の値が前記設定値以上である場合の前記ア
ドレス信号を生成する第１の変換回路と、 選択信号の値に応答して前記第１および第２の変換回路
の出力のいずれか一方を選択して前記アドレス信号を出
力する選択回路と、 前記ラン信号の値に対応して前記選択信号の値を論理０
および論理１のいずれか一方の値に設定する選択信号発
生回路とを備えることを特徴とする請求項１記載の可変
長符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232093A JP2838964B2 (ja) | 1993-11-24 | 1993-11-24 | 可変長符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232093A JP2838964B2 (ja) | 1993-11-24 | 1993-11-24 | 可変長符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147678A true JPH07147678A (ja) | 1995-06-06 |
| JP2838964B2 JP2838964B2 (ja) | 1998-12-16 |
Family
ID=17780255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29232093A Expired - Lifetime JP2838964B2 (ja) | 1993-11-24 | 1993-11-24 | 可変長符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838964B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233348A (en) | 1992-03-26 | 1993-08-03 | General Instrument Corporation | Variable length code word decoder for use in digital communication systems |
-
1993
- 1993-11-24 JP JP29232093A patent/JP2838964B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2838964B2 (ja) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4369463A (en) | Gray scale image data compression with code words a function of image history | |
| US6658146B1 (en) | Fixed-rate block-based image compression with inferred pixel values | |
| US5956431A (en) | System and method for fixed-rate block-based image compression with inferred pixel values | |
| JP3349617B2 (ja) | ハフマンデコーダー | |
| JP3332619B2 (ja) | 復号装置およびその方法 | |
| US6529553B2 (en) | HVQ compression for image boundaries | |
| US6683978B1 (en) | Fixed-rate block-based image compression with inferred pixel values | |
| JPH0937271A (ja) | 画像圧縮方法 | |
| JPH0879091A (ja) | 可変長符号テーブルおよび可変長符号化装置 | |
| JPH0645950A (ja) | 信号生成装置とその方法 | |
| KR20040077921A (ko) | 가변 길이 칼라 코드들로 팔레트화된 칼라 화상들의 압축 | |
| US6205252B1 (en) | Two channel HVQ (hierarchical vector quantization) compression | |
| JP2001268565A (ja) | 画像符号化装置および画像復号装置 | |
| JPH10322223A (ja) | 可変長符号化回路 | |
| US20040071351A1 (en) | Method and system for graphics compression and display | |
| KR100869191B1 (ko) | 매치 ｍｓｂ 디지털 이미지 압축을 위한 방법, 장치 및 머신 판독가능 매체 | |
| JPH0799578A (ja) | 画像処理装置 | |
| US6078696A (en) | HVQ compression of data and printing hints | |
| CN112449191B (zh) | 压缩多个图像的方法、解压缩图像的方法和装置 | |
| US20020102026A1 (en) | Method, system, and program for decoding a section from compressed data | |
| JPH08186723A (ja) | 画像処理装置用エンコーダ | |
| US6470052B1 (en) | HVQ compression combined with orthogonal rotation | |
| EP1579389B1 (en) | Run length encoding of a quantized digital image | |
| JPH07147678A (ja) | 可変長符号化回路 | |
| US5561422A (en) | Method and apparatus for variable length coding with reduced memory requirement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980916 |