JPH0714845A - Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ - Google Patents

Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ

Info

Publication number
JPH0714845A
JPH0714845A JP5325114A JP32511493A JPH0714845A JP H0714845 A JPH0714845 A JP H0714845A JP 5325114 A JP5325114 A JP 5325114A JP 32511493 A JP32511493 A JP 32511493A JP H0714845 A JPH0714845 A JP H0714845A
Authority
JP
Japan
Prior art keywords
layer
channel
transistor
hybrid
hybrid transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5325114A
Other languages
English (en)
Inventor
Lawrence E Larson
ローレンス・イー・ラーソン
Peter Asbeck
ピーター・アスベック
Julia J Brown
ジュリア・ジェイ・ブラウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0714845A publication Critical patent/JPH0714845A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、高電子移動度、高破壊電圧、高動
作速度、低損失のIII-Ｖ族材料で構成されたハイブリッ
ドトランジスタを提供することを目的とする。 【構成】 コレクタ48、エミッタ44および漂遊ベース46
を有する垂直バイポーラトランジスタ構造42と、横方向
のチャンネル64, 66と、このチャンネル64, 66を通って
電流を導く手段と、チャンネル64, 66から垂直バイポー
ラトランジスタ構造のベースへの垂直電荷キャリア注入
路を有する接合ゲートタイプ電界効果トランジスタ構造
62とを具備していることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に電力トランジス
タ、特にIII-Ｖ族材料系で製造されたハイブリッドバイ
ポーラ・電界効果電力トランジスタに関する。
【０００２】
【従来の技術】絶縁ゲートバイポーラトランジスタ（Ｉ
ＧＢＴ）は、バイポーラトランジスタの高い電流容量と
共に電界効果トランジスタの高い入力インピーダンスお
よび低い入力電流を提供するハイブリッド電力トランジ
スタである。ＩＧＢＴの一般的な説明は、文献（Ｂ．Ｊ
ayant Ｂaliga 氏他による“POWER TRANSISTORS:DEVICE
DESIGN AND APPLICATIONS”，IEEE Press，1984年， 35
4乃至363 頁）に示されている。
【０００３】通常のＩＧＢＴ10は図１に示されており、
シリコンで製造される。ＩＧＢＴ10は、Ｐ＋エミッタ層
14と、Ｎ−ベースまたはドリフト層16および複数の横方
向に間隔を隔てられたＰ＋コレクタ層18を含むバイポー
ラＰＮＰ型トランジスタ部分12を含んでいる。ベース層
16の部分は、コレクタ層18間の横方向の間隙に上方に延
在して垂直方向の注入領域20を構成している。
【０００４】陽極端子22は、金属接触層24を介してエミ
ッタ層14にオーミックに接続されている。Ｎ＋領域26は
コレクタ層18の反対側の端部に形成され、金属接触部30
を介して層18と陰極端子28との間にオーミック接触を提
供する。
【０００５】ＩＧＢＴ10はさらに複数の絶縁ゲートＦＥ
Ｔ構造32を含む電界効果トランジスタ（ＦＥＴ）部分31
を含んでいる。各構造32は二酸化シリコンまたは窒化シ
リコンから形成され、隣接したＮ＋領域26間の下にある
注入領域20上に延在するゲート絶縁層33を含む。ゲート
金属層34は、金属酸化半導体（ＭＯＳ）ゲート構造を提
供するように各絶縁層33上に形成される。
【０００６】金属層34はゲート端子36に接続されてい
る。高電力動作に対して、陰極端子28は一緒に接続さ
れ、またゲート端子36は一緒に接続されている。陰極端
子28は接地され、正電圧は陽極端子22に供給される。
【０００７】ゲート端子26に供給されたゼロ電圧によ
り、Ｎ＋領域26とコレクタ層18の隣接した横方向のエッ
ジ間においてゲート絶縁層33の下のコレクタ層18の上部
において限定された横方向のチャンネル38は電子が欠乏
し、電流はチャンネル38を通って流れない。
【０００８】ゲート端子36への十分に高い正電圧の供給
は、チャンネル38の延在部を構成するチャンネル38およ
び注入領域20の上部を強化する（その中に電子を引付け
る）。これは、チャンネル38を通ってＮ＋領域26からチ
ャンネル38を通って注入領域20への横方向の導電路を生
成する。
【０００９】電子は、それらが注入領域20に垂直に注入
された横方向の導電路を通って陰極端子28から注入され
る。電子は領域20からベース層16およびエミッタ層14を
通って下方にドリフトし、陽極端子22で収集される。ベ
ース層16を通る電子流はその導電性を増加し、ホールが
陽極22およびエミッタ層14からベース層16に再注入させ
られ、それからコレクタ層18を通って陰極端子28に流れ
る。
【００１０】陽極端子22からエミッタ層14、ベース層16
およびコレクタ層18を通って陰極端子28に達するホール
電流はＩＧＢＴ10の主電力電流を構成する。ベース層16
は、ＦＥＴ部分31のチャンネル領域38から領域20に垂直
に注入された電子流により導電度が変調される。電子注
入電流が大きくなると、それだけさらにベース層16の導
電性が高くなり、バイポーラトランジスタ部分12のホー
ル電流が高くなる。
【００１１】
【発明が解決しようとする課題】ＦＥＴ部分31は、これ
がシリコン技術を使用する種々の電界効果トランジスタ
構造の最高電力動作を可能にするために絶縁ゲートまた
はＭＯＳ構造を有する。しかしながら、通常のシリコン
ＩＧＢＴは比較的低い電子移動度を有し、これは装置の
両端子間に高い順方向電圧降下および付随した電力損失
を生じさせる。
【００１２】さらに、シリコンの低いバントギャップは
比較的低い破壊電圧を生成する。シリコンＩＧＢＴに固
有の別の問題は、寄生ＮＰＮトランジスタまたはＰＮＰ
Ｎサイリスタ作用によって生じるラッチアップ現象であ
る。これらの欠点は、これらの制限が許容できない電力
スイッチ等の適用においてシリコンＩＧＢＴが使用され
ることを妨げる。
【００１３】ヒ化ガリウム（ＧａＡｓ）およびリン化イ
ンジウム（ＩｎＰ）を含むIII-Ｖ族材料系で製造された
トランジスタ装置は高い電子移動度と高い破壊電圧、高
い動作速度および低い損失を有している。しかしなが
ら、ＩＧＢＴ設計はIII-Ｖ族材料で製造が困難または不
可能であるゲート絶縁層33が要求されるため、III-Ｖ族
材料系において実際に実現することは不可能である。
【００１４】
【課題を解決するための手段】本発明によるハイブリッ
ド電力トランジスタは、漂遊ベースを有する垂直ＰＮＰ
バイポーラトランジスタを具備している。接合ゲート型
電界効果トランジスタ（ＦＥＴ）は、横方向のＮ型チャ
ンネルおよびそのチャンネルからバイポーラトランジス
タのベースへの垂直方向の電子注入路を有している。Ｆ
ＥＴチャンネル電流およびそれによる電子注入電流はＦ
ＥＴゲート電圧によって制御される。注入電流の導電度
はベースを変調し、それによってバイポーラトランジス
タのコレクタ電流を制御する。ＦＥＴは高電子移動度ト
ランジスタ（ＨＥＭＴ）、接合ゲート電界効果トランジ
スタ（ＪＦＥＴ）または金属半導体電界効果トランジス
タ（ＭＥＳＦＥＴ）を有している。
【００１５】本発明のトランジスタの接合ゲートＦＥＴ
はゲート絶縁層を必要とせず、III-Ｖ族材料系のトラン
ジスタの製造を可能にする。これは、本発明のトランジ
スタが従来技術のＩＧＢＴより高い電子移動度、高い電
流密度、高い破壊電圧、高い動作速度および低い損失を
含むIII-Ｖ族装置の利点を含むことを可能にする。
【００１６】ＨＥＭＴ構造は、実質的に真性の狭いバン
ドギャップ材料層上に形成されたドープされた広いバン
ドギャップ材料層を含むチャンネルおよびゲート構造を
有する。これら２つの層はヘテロ接合を形成する。本発
明のこの実施態様は“ヘテロ接合ゲートバイポーラトラ
ンジスタ（ＨＧＢＴ）”として示されている。
【００１７】特にＨＥＭＴ構造における本発明のハイブ
リッドトランジスタは、実質的にＩＧＢＴよりラッチア
ップする傾向が少ない。狭いバイポーラ層は寄生ＮＰＮ
トランジスタのエミッタ効率を減少し、それによってそ
の電流利得およびラッチアップ傾向を減少する。適切な
設計により、本発明のトランジスタは実質的にラッチア
ップを除去することができる。
【００１８】
【実施例】本発明のこれらおよびその他の特徴および利
点は、以下の詳細な説明および添付図面から当業者に明
らかになるであろう。なお、同じ参照符号は同じ部品を
示す。本発明を含むハイブリッド電力トランジスタ40が
図２に示されている。トランジスタ40は、図１を参照し
て上記に説明されたようなＰ＋エミッタ層44、Ｎ−ベー
スまたはドリフト層46およびＩＧＢＴ10の層14、16およ
び18に類似した横方向に間隔を隔てられたコレクタ層48
を含んでいるＰＮＰバイポーラトランジスタ部分42を含
む。
【００１９】バイポーラトランジスタ部分42はIII-Ｖ族
材料系で製造され、層44、46および48はヒ化ガリウム
（ＧａＡｓ）またはリン化インジウム（ＩｎＰ）から形
成されることが好ましい。陽極端子50は、金属接触層52
を介してエミッタ層44に接続されている。
【００２０】ベース層46の一部分は、隣接したコレクタ
層48間の横方向の間隙中に上方に延在して垂直方向の電
子注入領域54を限定する。陰極端子56は、金属接触子58
を介してコレクタ層48にオーミックに接続されている。
【００２１】トランジスタ40はさらに複数のＦＥＴ構造
62を含むＦＥＴ部分60を含む。各構造62は、狭いバンド
ギャップ材料の、好ましくはヒ化ガリウムインジウム
（ＧａＩｎＡｓ）の実質的に真性の下部層64と、広いバ
ンドギャップ材料の、好ましくはヒ化アルミニウムガリ
ウム（ＡｌＧａＡｓ）またはヒ化アルミニウムインジウ
ム（ＡｌＩｎＡｓ）のＮ型の上部層66を含むヘテロ接合
チャンネルを有している。ショッツキ金属ゲート68は、
各上部層66上に形成され、ゲート端子70に接続されてい
る。ヘテロ接合構造のために、トランジスタ40は“ヘテ
ロ接合ゲートバイポーラトランジスタ（ＨＧＢＴ）”と
呼ばれる。
【００２２】各ＦＥＴ構造62の層64および66並びにゲー
ト68は、高電子移動度トランジスタ（ＨＥＭＴ）の構造
を有している。トランジスタ40はさらに層66の反対側の
端部に形成され、陰極端子56に接続されたオーミック接
触子72を含む。
【００２３】高電力動作に対して、陰極端子56は接地さ
れ、正電圧は陽極端子50に供給される。ＦＥＴ部分60
は、エンファンスメントモード動作もまた可能である
が、デプレションモードで動作されることが好ましく、
負の制御信号がゲート端子70に供給される。
【００２４】図３を参照してトランジスタ40の動作を説
明する。ゲート端子70に供給された十分に負の信号によ
り、層66およびゲート68のショッツキ接合は逆バイアス
され、層64は電子がＦＥＴ構造62から注入領域54中に注
入されないように電子を減少される。
【００２５】負のゲート電圧が十分なレベルに減少され
たとき、ショッツキ接合の逆バイアスは減少され、層64
の空乏もまた２次元電子ガス（２ＤＥＧ）層74が層66と
の境界部の直ぐ下に層64中に形成される程度に減少され
る。２ＤＥＧ層74は、各層構造64，66の反対側の端部に
おける接触子72間に横方向の導電路を提供する。電子は
矢印76によって示されたように陰極端子72から２ＤＥＧ
層74中に注入され、層74を通って流れ、矢印78によって
示されているように注入領域54中に垂直に注入される。
【００２６】注入された電子はベース層46およびエミッ
タ層44を通って下方にドリフトし、陽極端子50で収集さ
れる。これは、矢印80によって示されているようにエミ
ッタ層44からベース層46へのホールの逆注入を生じさせ
る。注入されたホールは、コレクタ層48を通って上方に
陰極端子56に流れる。
【００２７】陽極端子50からエミッタ層44、ベース層46
およびコレクタ層48を通って陰極端子56へ流れるホール
電流はトランジスタ40の主電力電流を構成する。ベース
層46は、ＦＥＴ構造62の２ＤＥＧ層74から領域54に垂直
に注入された電子流によって導電性変調される。電子注
入電流が大きくなると、それだけベース層46の導電度が
高くなり、バイポーラトランジスタ部分42のホール流が
高くなる。
【００２８】各ＦＥＴ構造62はソース（接触子72の一
方）、横方向のチャンネル（層64および66）およびドレ
イン（接触子72の他方）を有しているが、ソースおよび
ドレインの両者は接地点（陰極端子56）に接続されるこ
とが認められるであろう。したがって、この構造におい
て各ＦＥＴ構造62は、ソース（接触子72の一方）、チャ
ンネル（各接触子72に接続された横方向の半分の層64，
66）およびドレイン（各注入領域54の横方向の半分の上
部）により２つのＦＥＴを構成していると考えられる。
注入された電子はソースからチャンネルに横方向に、ま
たチャンネルからドレインに垂直に流れる。
【００２９】トランジスタ40の動作は、１つのＮチャン
ネルＦＥＴ構造62が各ＦＥＴ構造62の対向した横側上に
２つの垂直なＰＮＰバイポーラトランジスタに電子を注
入するために設けられることが示されるように、対称的
な構造によって製造されることがさらに認められるであ
ろう。しかしながら、理論的に本発明の技術的範囲内に
おいて１つの垂直なバイポーラトランジスタおよび１つ
のＦＥＴだけを含むハイブリッドトランジスタを製造す
ることが可能である。
【００３０】ＨＥＭＴヘテロ接合チャンネルおよびゲー
ト構造における電子移動度は非常に高く、少なくとも従
来技術のシリコンＩＧＢＴより１桁以上高い。高い電子
移動度は、ＩＧＢＴにより可能なものより低い順方向電
圧降下および高い電流密度を生成する。
【００３１】さらに、上方チャンネル層66の狭いバンド
ギャップ材料は、ベース層46、コレクタ層48およびチャ
ンネル層66によって構成された寄生ＮＰＮトランジスタ
のエミッタ注入効率を低下させ、その電流利得を減少さ
せ、実質的にラッチアップのない動作を生成する。トラ
ンジスタ40はまた高い破壊電圧および高い動作速度を含
むIII-Ｖ族装置の固有の利点を有する。
【００３２】トランジスタ40に対して好ましいディメン
ションおよびドーピング濃度は以下のように与えられる
が、これは本発明の技術的範囲を制限するものではない
と考えるべきである。
【００３３】エミッタ層44は 0.5乃至2.0 マイクロメー
タの厚さであり、好ましい厚さは 1.0マイクロメータで
ある。層44はベリリウム（Ｂｅ）または亜鉛（Ｚｎ）に
より５×1018乃至５×1019イオン／cm3 の濃度にドープ
され、好ましい濃度は1019である。
【００３４】ベース層46は20乃至30マイクロメータの厚
さであり、好ましい厚さは25マイクロメータである。層
46はできるだけ軽くドープされ、好ましくは真性であ
り、不純物濃度は1014乃至1015イオン／cm3 である。
【００３５】コレクタ層48は、3,000 乃至8,000 オング
ストロームの厚さであり、好ましい厚さは5,000 オング
ストロームである。横方向のギャップの長さ（図２およ
び図３において認められる注入領域54の水平方向の長
さ）は、 2乃至10マイクロメータである。層48は５×10
18乃至５×1019イオン／cm3 の濃度にベリリウムまたは
亜鉛でドープされ、好ましい濃度は1019である。
【００３６】狭いバンドギャップチャンネル層64は真性
であり、200 乃至1,000 オングストロームの厚さであ
り、好ましい厚さは 500オングストロームである。広い
バンドギャップチャンネル層66は 500乃至2,000 オング
ストロームの厚さであり、好ましい厚さは1,000 オング
ストロームである。層66は２×1017乃至２×1018イオン
／cm3 の濃度にシリコン（Ｓｉ）でドープされ、好まし
い濃度は５×1017である。
【００３７】その代りとしてＦＥＴ構造62は、異なる層
の厚さおよびドーピング濃度を選択することによってＨ
ＥＭＴ構造と同じ材料を使用した二重チャンネル層を有
する金属半導体トランジスタ（ＭＥＳＦＥＴ）構造とし
て構成されることができる。ＭＥＳＦＥＴ態様におい
て、層64はＮ型チャンネル層として機能し、一方層66は
ショッツキ層として機能する。電子は上記に説明されて
いるようにベース層46を導電度変調するために層64から
注入領域54に垂直に注入される。二重チャンネル層のＭ
ＥＳＦＥＴ構造に対して、層64は 300乃至1,000 オング
ストロームの厚さであり、好ましい厚さは 500オングス
トロームである。層64は２×1017乃至２×1018イオン／
cm3 の濃度にシリコン（Ｓｉ）でドープされ、好ましい
濃度は５×1017である。層66はドープされず、 1,000乃
至3,000 オングストロームの厚さを有し、好ましい厚さ
は 2,000オングストロームである。
【００３８】図４は本発明を実施した別のハイブリッド
トランジスタ90を示し、同じ素子は図２および図３と同
じ参照符号によって示されている。トランジスタ90は、
ＦＥＴ構造94を含むＦＥＴ92を有する。トランジスタ90
において、構造94はＮ型チャンネル層96およびショッツ
キゲート98を含む単一チャンネル層のＭＥＳＦＥＴ構造
を有する。
【００３９】チャンネル層96は 5,000乃至10,000オング
ストロームの厚さであり、好ましい厚さは 7,500オング
ストロームである。層96は５×1017乃至1018イオン／cm
3 の濃度にシリコンでドープされ、好ましい濃度は 7.5
×1017である。詳細に示されてはいないが、ショッツキ
ゲート98は層96とショッツキバリアを形成し、プラチナ
および金のオーミック接触被覆層を有するチタンのよう
な耐熱性の金属の下部層を含んでいることが好ましい。
【００４０】図５は、接合電界効果トランジスタ（ＪＦ
ＥＴ）構造を持つＦＥＴ構造104 を含むＦＥＴ部分102
を有する本発明を実施した別のハイブリッドトランジス
タ100 を示す。各構造104 は、Ｐ−Ｎダイオード接合を
形成するＮ型層106 およびＰ型層108 を含む。オーミッ
ク接触層110 はＰ型層上に形成されている。オーミック
接触子112 はＮ型層106 の両端および下にあるコレクタ
層48および陰極端子56に接続されている。
【００４１】トランジスタ100 は単一のIII-Ｖ族材料、
好ましくはＧａＡｓまたはＩｎＰで同じ構造として製造
されてもよい。Ｎ型層106 は3,000 乃至6,000 オングス
トロームの厚さであり、好ましい厚さは4,500 オングス
トロームである。層106 はセレニウム（Ｓｅ）、シリコ
ンまたは錫（Ｓｎ）で５×1016乃至２×1017イオン／cm
3 の濃度にドープされ、好ましい濃度は８×1016イオン
／cm3 である。
【００４２】層108 は2,500 乃至5,000 オングストロー
ムの厚さであり、好ましい厚さは3,000 オングストロー
ムである。層108 は1018乃至1019イオン／cm3 、好まし
くは５×1018イオン／cm3 の濃度にベリリウムまたは亜
鉛でドープされる。
【００４３】上記の本発明を含むハイブリッドトランジ
スタは垂直方向の変調により動作するＦＥＴ構造を含ん
でいるが、図６は横方向の変調により動作するＦＥＴ構
造124 を有するＦＥＴ部分122 を含むトランジスタ120
を示す。この構造はＨＥＭＴ、単一または二重チャンネ
ル層ＭＥＳＦＥＴまたはＪＥＦＥＴ構造に構成されるこ
とができる。
【００４４】ＪＦＥＴ構造は、２つの横方向に間隔を隔
てられたチャンネル部分126 を含むものとして図６に示
されている。各部分126 は、金属層132 を介して陰極端
子56に接続されたＮ型チャンネル層128 およびＮ＋接触
層130 を含む。層128 および130 は、図５の構造のよう
に垂直方向ではなく横方向に各コレクタ層48から間隔を
隔てられている。層128 は 1,000乃至 2,000オングスト
ロームの厚さであり、好ましい厚さは 1,500オングスト
ロームである。層128 は５×1018乃至1019、好ましくは
7.5×1018の濃度にベリリウムでドープされる。
【００４５】各ＦＥＴ構造124 は、さらにコレクタ層48
と同時に製造されることができるＰ＋層134 を含む。層
134 はショッツキ金属接触層136 を介して各ゲート電極
70に接続されている。層134 および136 を包囲し、層13
4 および136 上に延在する金属層132 の中央部分の下に
ある間隔は絶縁性のポリアミド材料138 により充填され
ている。
【００４６】トランジスタ124 の動作は、チャンネル層
128 がＰ＋層134 から延在する電界によって垂直方向で
はなく横方向に変調され、注入領域54の一部分および絶
縁材料138 がチャンネル層128 と各層134 との間に介在
していることを除き、図５に示されたトランジスタ104
のものに類似している。横方向の変調構造は、トランジ
スタ124 がトランジスタ124 のオフ状態でチャンネル層
128 中の減少領域の減少された長さのために確実にオフ
に切替えられることができることを保証する。
【００４７】上記のようなハイブリッドトランジスタを
製造する方法は本発明の特に主要な問題ではなく、詳細
な説明はしない。しかしながら、図２乃至図５に示され
たトランジスタはエピタキシャル付着および半導体層の
パターン化を使用して非常に容易に製造され、一方図６
に示されたトランジスタは層44および46のエピタキシャ
ル付着および他の層のイオン注入を使用して非常に容易
に製造される。
【００４８】本発明のいくつかの実施例が図示および説
明されてきたが、当業者は本発明の技術的範囲を逸脱す
ることなく種々の変更および示された以外の別の実施例
を認識するであろう。例えば、本発明のハイブリッドト
ランジスタはＰＮＰバイポーラトランジスタ部分および
ＮチャンネルＦＥＴ部分を含んでいるものとして説明お
よび図示されているが、本発明の技術的範囲内において
ＮＰＮバイポーラトランジスタ部分およびＰチャンネル
ＦＥＴ部分を含むハイブリッドトランジスタを提供する
ように導電型および電圧が逆にされることができる。
【００４９】さらに、エンファンスメントまたはデプレ
ションモードのいずれかで動作するいずれの導電型の接
合ゲートＦＥＴは、ＦＥＴが導電性変調のためにバイポ
ーラトランジスタのベースに要求される極性の電荷キャ
リアを注入する限り、いずれの導電型のバイポーラトラ
ンジスタと組合わせられることもできる。さらに、本発
明の技術的範囲内においてシリコンのようなIII-Ｖ族以
外の材料系でハイブリッドトランジスタが製造されるこ
とができる。したがって、本発明は特に説明された実施
例に制限されるものではない。添付された特許請求の範
囲に限定されているような本発明の技術的範囲を逸脱す
ることなく種々の修正が考慮され、実行されることが可
能である。
【図面の簡単な説明】
【図１】従来の絶縁ゲートバイポーラトランジスタ（Ｉ
ＧＢＴ）を示した簡単な断面図。
【図２】高電子移動度トランジスタ（ＨＥＭＴ）または
二重ドープ層の金属半導体トランジスタ（ＭＥＳＦＥ
Ｔ）チャンネル構造を含む本発明を実施したハイブリッ
ドバイポーラ／電界効果トランジスタの簡単な断面図。
【図３】図２のトランジスタにおける電子およびホール
流を示した拡大された断面図。
【図４】単一ドープ層のＭＥＳＦＥＴチャンネル構造を
含む本発明を実施したハイブリッドバイポーラ／電界効
果トランジスタの簡単な断面図。
【図５】垂直方向に変調された接合電界効果トランジス
タ（ＪＦＥＴ）チャンネルおよびゲート構造を含む本発
明を実施したハイブリッドバイポーラ／電界効果トラン
ジスタの簡単な断面図。
【図６】横方向に変調された接合電界効果トランジスタ
（ＪＦＥＴ）チャンネルおよびゲート構造を含む本発明
を実施したハイブリッドバイポーラ／電界効果トランジ
スタの簡単な断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 29/778 21/338 29/812 21/337 29/808 9055−4Ｍ Ｈ０１Ｌ 29/78 ３２１ Ｊ 7376−4Ｍ 29/80 Ｈ 7376−4Ｍ Ｃ (72)発明者 ピーター・アスベック アメリカ合衆国、カリフォルニア州 92130、サン・ディエゴ、タランテラ・レ ーン 4840 (72)発明者 ジュリア・ジェイ・ブラウン アメリカ合衆国、カリフォルニア州 90405、サンタ・モニカ、パール・ストリ ート 1214

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 コレクタ、エミッタおよび漂遊ベースを
    有する垂直バイポーラトランジスタ手段と、 横方向のチャンネルと、このチャンネルを通って電流を
    導く手段と、およびチャンネルから前記垂直バイポーラ
    トランジスタ手段のベースへの垂直電荷キャリア注入路
    を有する接合ゲートタイプ電界効果トランジスタ手段と
    を具備していることを特徴とするハイブリッドトランジ
    スタ。
  2. 【請求項２】 バイポーラトランジスタ手段および電界
    効果トランジスタ手段はIII-Ｖ族材料から形成されてい
    る請求項１記載のハイブリッドトランジスタ。
  3. 【請求項３】 チャンネルはヘテロ接合構造を含んでい
    る請求項１記載のハイブリッドトランジスタ。
  4. 【請求項４】 電界効果トランジスタ手段は高電子移動
    度トランジスタ（ＨＥＭＴ）構造、接合電界効果トラン
    ジスタ（ＪＦＥＴ）構造または金属半導体電界効果トラ
    ンジスタ（ＭＥＳＦＥＴ）構造を含んでいる請求項１記
    載のハイブリッドトランジスタ。
  5. 【請求項５】 バイポーラトランジスタ手段はＰＮＰ型
    であり、電界効果トランジスタ手段はＮチャンネル型で
    ある請求項１記載のハイブリッドトランジスタ。
  6. 【請求項６】 垂直バイポーラトランジスタ手段はエミ
    ッタ用の１つの導電型の層、漂遊ベースを形成するエミ
    ッタ層上に形成された前記エミッタ層と反対の導電型の
    層、およびベース層上に形成され、コレクタを形成し、
    それらの間の横方向の間隙を限定する前記エミッタ層と
    同じ導電型の２つの横方向に間隔を隔てられたコレクタ
    層を有し、ベース層の一部分は前記間隙中に延在して注
    入領域を構成し、 電界効果トランジスタ手段は前記注入領域上に形成され
    た前記エミッタ層と反対の導電型の横方向のチャンネル
    を有し、 接合型ゲートはチャンネル上に形成され、ゲートはチャ
    ンネルから前記注入領域への垂直方向の注入を制御し、
    それによってベース層の導電度変調を制御する請求項１
    記載のハイブリッドトランジスタ。
  7. 【請求項７】 さらに、コレクタ層に接続された陰極端
    子と、 エミッタ層に接続された陽極端子と、 ゲート層に接続されたゲート端子とを具備している請求
    項６記載のハイブリッドトランジスタ。
  8. 【請求項８】 バイポーラトランジスタ手段のエミッ
    タ、ベースおよびコレクタ層はヒ化ガリウムおよびリン
    化インジウムからなる材料の群から選択された材料から
    形成されている請求項６記載のハイブリッドトランジス
    タ。
  9. 【請求項９】 前記間隙はほぼ 2乃至10マイクロメータ
    の長さである請求項６記載のハイブリッドトランジス
    タ。
  10. 【請求項１０】 チャンネルは、 注入領域上に形成された狭いバンドギャップ材料層と、 狭いバンドギャップ材料層上に形成された広いバンドギ
    ャップ材料層とを含む高電子移動度トランジスタ構造を
    含んでいる請求項６記載のハイブリッドトランジスタ。
  11. 【請求項１１】 狭いバンドギャップ材料層はヒ化ガリ
    ウムインジウムから構成されている請求項１０記載のハ
    イブリッドトランジスタ。
  12. 【請求項１２】 狭いバンドギャップ材料層はほぼ 200
    乃至1,000 オングストロームの厚さを有している請求項
    １１記載のハイブリッドトランジスタ。
  13. 【請求項１３】 狭いバンドギャップ材料層は実質的に
    真性である請求項１１記載のハイブリッドトランジス
    タ。
  14. 【請求項１４】 広いバンドギャップ材料層はヒ化アル
    ミニアムガリウムおよびヒ化アルミニアムインジウムか
    らなる群から選択された材料で構成されている請求項１
    ０記載のハイブリッドトランジスタ。
  15. 【請求項１５】 広いバンドギャップ材料層はほぼ 500
    乃至2,000 オングストロームの厚さを有している請求項
    １４記載のハイブリッドトランジスタ。
  16. 【請求項１６】 広いバンドギャップ材料層はほぼ 2×
    1017乃至 2×1018イオン／cm3 の濃度にシリコンにより
    ドープされる請求項１４記載のハイブリッドトランジス
    タ。
  17. 【請求項１７】 ゲートは広いバンドギャップ材料層と
    ショッツキバリアを形成する材料を含んでいる請求項１
    ４記載のハイブリッドトランジスタ。
  18. 【請求項１８】 前記エミッタ層はＮ型であり、チャン
    ネルは、注入領域上に形成されたＮ型層と、Ｎ型層上に
    形成されたｐ型層とを含んでいる接合電界効果トランジ
    スタ構造を含んでいる請求項８記載のハイブリッドトラ
    ンジスタ。
  19. 【請求項１９】 前記チャンネルの層はIII-Ｖ族材料で
    形成されている請求項１０または１８記載のハイブリッ
    ドトランジスタ。
  20. 【請求項２０】 前記チャンネルのＮ型層およびＰ型層
    はヒ化ガリウムおよびリン化インジウムからなる群から
    選択された材料で形成されている請求項１８記載のハイ
    ブリッドトランジスタ。
  21. 【請求項２１】 前記チャンネルのＮ型層は、ほぼ3,00
    0 乃至6,000 オングストロームの厚さを有している請求
    項１８記載のハイブリッドトランジスタ。
  22. 【請求項２２】 前記チャンネルのＮ型層は、ほぼ 5×
    1016乃至 2×1017イオン／cm3 の濃度にセレニウムおよ
    び錫からなる群から選択された材料によりドープされて
    いる請求項１８記載のハイブリッドトランジスタ。
  23. 【請求項２３】 前記チャンネルのｐ型層はほぼ2,500
    乃至5,000 オングストロームの厚さを有している請求項
    １８記載のハイブリッドトランジスタ。
  24. 【請求項２４】 前記チャンネルのｐ型層はほぼ1018乃
    至1019イオン／cm3の濃度にベリリウムおよび亜鉛から
    なる群から選択された材料によりドープされている請求
    項１８記載のハイブリッドトランジスタ。
  25. 【請求項２５】 チャンネルは、 注入領域上に形成されたＮ型チャンネル層と、 チャンネル層上に形成されたショッツキ層とを含む金属
    半導体電界効果トランジスタ構造を含んでいる請求項６
    記載のハイブリッドトランジスタ。
  26. 【請求項２６】 チャンネル層およびショッツキ層は、
    III-Ｖ族材料で形成されている請求項２５記載のハイブ
    リッドトランジスタ。
  27. 【請求項２７】 チャンネル層は、ほぼ 300乃至1,000
    オングストロームの厚さを有している請求項２６記載の
    ハイブリッドトランジスタ。
  28. 【請求項２８】 ショッツキ層はヒ化アルミニアムガリ
    ウムおよびヒ化アルミニアムガリウムからなる群からか
    ら選択された材料で形成されている請求項２６記載のハ
    イブリッドトランジスタ。
  29. 【請求項２９】 ショッツキ層は実質的に真性である請
    求項２８記載のハイブリッドトランジスタ。
  30. 【請求項３０】 ショッツキ層は、ほぼ1,000 乃至3,00
    0 オングストロームの厚さを有している請求項２８記載
    のハイブリッドトランジスタ。
  31. 【請求項３１】 チャンネル層はIII-Ｖ族材料で形成さ
    れ、ショッツキ層はチャンネル層とショッツキバリアを
    形成する金属から形成されている請求項２５記載のハイ
    ブリッドトランジスタ。
  32. 【請求項３２】 チャンネル層はヒ化ガリウムインジウ
    ムから形成されている請求項２６または３１記載のハイ
    ブリッドトランジスタ。
  33. 【請求項３３】 チャンネル層はIII-Ｖ族材料で形成さ
    れ、ほぼ5,000 乃至10,000オングストロームの厚さを有
    している請求項３１記載のハイブリッドトランジスタ。
  34. 【請求項３４】 チャンネル層は、 2×1017乃至 2×10
    18イオン／cm3 の濃度にシリコン（Ｓｉ）によりドープ
    されている請求項２６または３３記載のハイブリッドト
    ランジスタ。
  35. 【請求項３５】 チャンネルはそれらの間の横方向の間
    隙を限定する２つの横方向に間隔を隔てられた部分を含
    み、 ゲートはチャンネルを通る電子流を横方向に変調するよ
    うにチャンネル部分間の前記間隙を通って注入領域中に
    延在している請求項６記載のハイブリッドトランジス
    タ。
JP5325114A 1992-12-22 1993-12-22 Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ Pending JPH0714845A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/994,734 US5359220A (en) 1992-12-22 1992-12-22 Hybrid bipolar/field-effect power transistor in group III-V material system
US994734 1997-12-19

Publications (1)

Publication Number Publication Date
JPH0714845A true JPH0714845A (ja) 1995-01-17

Family

ID=25540989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5325114A Pending JPH0714845A (ja) 1992-12-22 1993-12-22 Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ

Country Status (6)

Country Link
US (1) US5359220A (ja)
EP (1) EP0603737A2 (ja)
JP (1) JPH0714845A (ja)
KR (1) KR940016780A (ja)
CA (1) CA2111788A1 (ja)
MX (1) MX9308181A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2009212529A (ja) * 2003-02-06 2009-09-17 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体を有する半導体素子
KR101108746B1 (ko) * 2010-07-07 2012-02-24 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5777353A (en) * 1995-11-09 1998-07-07 National Science Council Multiple-function gaas transistors with very strong negative differential resistance phenomena
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US6972448B2 (en) * 2000-12-31 2005-12-06 Texas Instruments Incorporated Sub-lithographics opening for back contact or back gate
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7279697B2 (en) 2003-12-05 2007-10-09 International Rectifier Corporation Field effect transistor with enhanced insulator structure
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7411226B2 (en) * 2005-04-27 2008-08-12 Northrop Grumman Corporation High electron mobility transistor (HEMT) structure with refractory gate metal
JP5880311B2 (ja) * 2012-06-26 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
US9793430B1 (en) * 2016-05-09 2017-10-17 Qatar University Heterojunction schottky gate bipolar transistor
DE102016015475B3 (de) 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
US10468503B1 (en) * 2018-05-15 2019-11-05 International Business Machines Corporation Stacked vertical transport field effect transistor electrically erasable programmable read only memory (EEPROM) devices
DE102020004051B4 (de) 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145486A (en) * 1978-05-08 1979-11-13 Handotai Kenkyu Shinkokai Gaas semiconductor device
FR2507820A1 (fr) * 1981-06-16 1982-12-17 Thomson Csf Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee
US5068705A (en) * 1990-07-31 1991-11-26 Texas Instruments Incorporated Junction field effect transistor with bipolar device and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2009212529A (ja) * 2003-02-06 2009-09-17 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体を有する半導体素子
KR101108746B1 (ko) * 2010-07-07 2012-02-24 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US5359220A (en) 1994-10-25
MX9308181A (es) 1995-01-31
KR940016780A (ko) 1994-07-25
CA2111788A1 (en) 1994-06-23
EP0603737A2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
US7982239B2 (en) Power switching transistors
US4636823A (en) Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs
US4967243A (en) Power transistor structure with high speed integral antiparallel Schottky diode
US5969378A (en) Latch-up free power UMOS-bipolar transistor
US6423986B1 (en) Field-controlled high-power semiconductor devices
EP0144242B1 (en) Compound semiconductor integrated circuit device
US5910665A (en) Low capacitance power VFET method and device
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US5359220A (en) Hybrid bipolar/field-effect power transistor in group III-V material system
US5719411A (en) Three-terminal MOS-gate controlled thyristor structures with current saturation characteristics
KR100204688B1 (ko) 헤테로 인터페이스를 가진 전계효과 트랜지스터
US5879967A (en) Methods forming power semiconductor devices having latch-up inhibiting regions
CN103681866A (zh) 场效应半导体器件及其制造方法
JPH0357614B2 (ja)
JPH09321290A (ja) 絶縁ゲートバイポーラトランジスタを備えた半導体装置
EP0615292A1 (en) Insulated gate bipolar transistor
JPH098301A (ja) 電力用半導体装置
KR20140074971A (ko) 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
US5455442A (en) COMFET switch and method
US5723349A (en) Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure
US5350935A (en) Semiconductor device with improved turn-off capability
JP3163815B2 (ja) 半導体装置
JPH11195784A (ja) 絶縁ゲート形半導体素子
KR100266388B1 (ko) 반도체 장치 및 그 제조 방법
IE56341B1 (en) Multicellular thyristor